TW417064B - A method and system for improving emulation performance by providing instructions that operate on special-purpose register contents - Google Patents

A method and system for improving emulation performance by providing instructions that operate on special-purpose register contents Download PDF

Info

Publication number
TW417064B
TW417064B TW085107506A TW85107506A TW417064B TW 417064 B TW417064 B TW 417064B TW 085107506 A TW085107506 A TW 085107506A TW 85107506 A TW85107506 A TW 85107506A TW 417064 B TW417064 B TW 417064B
Authority
TW
Taiwan
Prior art keywords
instruction
processor
purpose register
operand
patent application
Prior art date
Application number
TW085107506A
Other languages
English (en)
Inventor
James A Kahle
Soummya Mallick
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW417064B publication Critical patent/TW417064B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016Decoding the operand specifier, e.g. specifier format
    • G06F9/30167Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017Runtime instruction translation, e.g. macros
    • G06F9/30174Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

Α7 Β7 4 1%§1告7506號專利申請案 中文説明書修正頁(86年8月) 五、發明説明(· 1 ) · m 請 费 ^ 發明領域 » 本發明係關於一種用以模傲一主處理器之客指令的方法 欠與系統’且更明確地説係關於一種藉由提供運作於特殊用 γ途暫存器内容之指令來改進模倣效能之方法與系統。 七,發明背景 I 以軟體來模倣一主處理器,例如摩托羅拉PowerpcTMt 矣一客指令集,例如英代爾x86指令集,有二種方法。第一 原 金種方法稱爲解譯’且解譯使用解譯程式,而第二種方法稱 g爲動態轉譯,且動態轉譯使用動態轉譯程式。解譯程式模 #擬傳統主處理器以硬禮來執行之掏取,解瑪,與執行循 環°動態轉譯程式擷取並解碼一塊區之客指令並轉譯該等 客指令成爲主指令,且然後再使用該等主指令。每一種方 法皆有其之優點與弱點。 解譯程式一般使用較少之記憶體,但執行速度慢於動態 轉譯程式。當客程式包含經常再使用之部份時,動態轉譯 程式表現良好》但是當客程式修改先前已受到轉譯之部份 時,動態轉譯程式表現不佳。 本發明·之受讓人已發展出協助軟體模倣方法之硬體以獲 得兼具此二種方法之正面特性:解譯程式之小尺寸與動態 轉譯程式之執行速度,的解決方案。在使用該協助硬體之 前 '執行每一客指令之功能所需之主指令序列被编譯成爲 分別之函數,稱爲語意常式,並储存於記憶體。該硬體與 軟體共同運作以擷取客指令,解碼客指令,並分派主處理 器之對應語意常式β • 4 - 本紙張尺度逋用中囷國家樣準(CNS ) 格(210x297公釐) ^ ----- (请先S讀背面之注意事項再填寫本頁)
*1T 經濟部中央標準局員工消费合作社印聚 經濟部中央梯準局貝工消費合作社印架 A7 B7 2 五 — 一 、發明説明( 結^客指令執行一運作於一或更多來源運算元,並儲存 運 ^目的運算元。一般而言,一 2_運算元指令之第一 常是:疋—暫存器之内容或一記憶體,立| :第二運算元通 常=。暫存器之内容或立即資料,而該立即資料是一數値 源運客指令時’硬趙協助單元―般错存客指令之來 :但β疋於主處理器内之—或更多-般用途暫存器(gpr5) 登疋’如果來源運算元是立即資料則一般错存於硬想協 单疋内之特殊用途暫存器(SPR3。 艮;客指令執行一運作,例如加法於一來源運算元與立 P資料時,一般用途暫存器之來源運算元必須加至特殊用 “存器之立即資料。但是,此加法一般是由主處理器之 -整數單元來執行而該整數單元只能相加一般用途暫存器 之内容β對特殊用途暫存器之内容執行運作之語意常式因 此必須包含一移動特殊用途暫存器之内容至一般用途暫存 器之額外主指令。然後整數單元可相加第一—般用途暫存 器之運算元與第二一般用途暫存器之立即資料。此種方法 之缺點是語意常式之额外移動指令之執行可大爲減慢處理 器之模倣效能。 因此,需要一種利用運作於特殊用途暫存器之内容以改 進模傲效能的方法與系統。本發明探討此種需求。 發明摘要 本發明提供一種改進模倣一客指令之處理器之故能的方 法與系統,其中該客指令包含第一運算元與第二運算元。 -5- 本紙浪尺度逋用中國國家楳率{ CNS > Μ洗格< 210X297公嫠) (請先閎讀背面之注項再填寫本頁)
4; 4; 經濟部中央梯準局貝工消費合作社印裝 Α7 Β7 五、發明説明(3 ) 第一運算疋儲存於一般用途暫存器,而第二運算元儲存於 特殊用途暫存器。此種方法與系統提供—利用第一運算元 與第二運算元來執行—運作而無需使第二運算元自特殊用 途暫存器移至一般用途暫存器之主指令。 根據本文所提出之系統與方法,本發明減少運作於立即 資料·^語意常式之指令的數目’因而降低語意常式之執行 時間並增進模傲效能β 附囷簡單説明 囷1是描述一主處理器之高階架構的方塊圖。 囷2是一模倣協助單元之方塊圖。 囷3是一以前技術之整數單元的方塊圖。 囷4是顯示根據本發明之一整數單元的方塊圖。 圖5是一列出對儲存於特殊用途暫存器之立即資料執行運 作之一组主指令的表。 發明説明 本發明係關於模倣主處理器之客指令的改進β下列説明 是要使普通熟悉本技術領域者能夠製造並使用本發明且是 以專利申請與其需求之方式來提供。較佳實例之各種修改 對於熟悉本技術領域者而言應是顯而易見的且本文之通屬 原理可應用於其他實例。因此,無意限制本發明於所展示 之實例而是要涵蓋符合本文所述之原理與特點的最廣範疇 〇 囷1是描述主處理器10之高階架構的方塊囷。一般而言 ,處理器10利用各種硬體元件,例如記憶體12,層2(L2) _____-6-________ 本紙张尺度逍用中國國家#率(CNS > A4洗格(210X297公釐) f #先閑讀背面之注意事項再填寫本頁}
經濟部中央標準局員工消費合作社印袈 4Π064 A7 _____B7 五、發明説明(4 ) 快取記憶體1 4,資料快取記憶體1 6,指令快取記憶體 (IC ) 1 8 ’指令彳宁列(I Q ) 2 〇 ’分支預測單元2 2,功能單元 24-32,與結束緩衝器34,來執行本地敕體指令。 •在本發明之一較佳實例中,處理器丨〇是摩托羅拉公司所 製造且執行PowerPC (PPC)指令集之powerpc。除了執行 P P C指令集以外,處理器1 〇也能夠模倣多個客指令3 8,例 如英代爾x86指令與摩托羅拉68K複雜指令集電腦(CISC) 指令。 負貴協助處理器10模倣客指令38之元件是模倣協助單元 (EAU)3 6。爲使處理器10能夠模倣客指令38,每一客指 令38首先轉譯成爲一组對應之主指令,稱爲語意常式4〇, 而語意常式40在主處理器10執行客指令38的功能。每一 語意常式40儲存於記憶體12之一特定位址位置》客指令 38(與資料)也儲存於記憶體12。 在運作中,處理器10分別快取客指令3 8與資料進入L2快 取記憶體14與快取記憶體16 〇 EAU 36擷取並解碼客指令 38,且然後對映每一客指令38進入對應語意常式40之主 記憶體位址》處理器10擷取位於指定之記憶體位置的語意 常式40進入指令快取記愫體18。然後包含於語意常式40 之主指令轉移至IQ 20 »然後利用分支預測單元2 2與功能 單元24-32來解碼並執行每一主指令。在執行語意常式40 且儲存結果於結束緩衝器34之後,EAU 36對映下一客指令 38之主位址,且此過程重覆》 現在請參看囷2,其展示EAU 36之方塊囷》EAU 36包含 {請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家梂率(CNS ) Α4规格(210XW7公釐) 4U064 A7 B7 經濟部令央揉準局員工消费合作社 -8- 五、發明説明(5 ) 指令緩衝器50,預擷取單元52,特殊用途暫存器(3卩1^54 ,解碼單元56,分支歷史表58,標籤產生單元60,客快 取記憶體(gcache) 6 2,與客快取記憶體指令佇列6 4。EAU 36之功能是協助處理器1〇利用一直接對映方法來模倣客指 令38 » 首先預擷取單元52自資料快取記憶體16預擷取一客指令 38。然後該客指令38載入指令緩衝器50並轉移至解碼單 元56。因爲直接對映一客指令38至一主位址由於該客指令 3 8之語法而複雜化,所以使用解碼單元5 6來解析或解碼客 指令38以決定長度,分支型式,與立即資料。如果指令 是一分支,則使用分支歷史表5 8來預測下一預擷取位址。 客快取記憶體6 2是一陣列且該陣列包含—語意常式4 〇與 其對應之主記憶體位址的一對應項。在解碼客指令38之後 ’標籤產生單元60轉換指令38成爲惟一之運作碼標籤,且 該運作碼標籤是作爲客快取記憶體62之索引以存取對應之 语意常式4 0位址。 當客指令38獲得解碼且對應之語意常式40變爲已知時, 則儲存語意常式40與他們之位址於客快取記憶體指令佇列 64»客快取記億禮指令㈣64之每―令包含—偏移搁與一 資料攔。偏移欄是指向語意常式40之主(p〇werpc(ppc)) 位址之指標。資料棚包含語意常式4〇要處理之客指令的立 。在本發明之-較佳實例中’包含立即資料之偏移 欄與資料欄倚存於特殊用途暫存器54。 請參看圖⑽,處理器10經由線66來翔取指令件祕 冰張尺度適用中困困家輮準(CNs )躺狀(2ι〇χ297公釐 (讀先聞讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 號專利申請案 1中文説明書修正頁(86年8月) 五、發明説明(·6 ) · 之第一項’且自記憶體12擷取適當之語意常式40來執行。 母一语意系式40之最後一指令是一分支指令,而該分支指 令在一較佳實例中是客分派結束(gdisc )指令6 8。當處理器 10擴取並解碼一gdisc指令68時,該gdisc指令68使得處理 器1 0經由線6 8自指令佇列64擷取下一語意常式4 0之位 址〇 在一較佳實例中,要執行之下一語意常式40之位址儲存 於目前之指令指標(1?)70〇8(1丨5£:指令6 8之解碼也導致下— IP 72移入目前之ip 72 °同時在一較佳實例中,gdisc指令 是無條件型分支指令,但可使用導致處理器擷取下一語意 常式之任何指令。 一般而言’有許多種功能不同之客指令,例如資料轉 移,算術,與邏輯指令。該等型式之指令指定是否該指令 要對立即資料,暫存器或記憶體位置執行一運作。舉例而 言,一樣本客指令可具有下列格式: ADD G1, '4 其中"ADD"指令相加一般用途暫存器之内容與立即値4。 再參考圖'2,處理器10利用對應於客"ADD"指令之語意常 式4 0來模倣樣本客指令38。一旦此語意常式40獲得分派, 該語意常式40是由整數單元28與30之一來執行。爲此討論 起見,整數單元28與30完全相同。 現在請參考圖3,其展示一以前技術之整數單元(ιυ)的方 塊圖。IU 31包含多個一般用途暫存器1〇〇,一整數指令單 元102,一算術邏輯單元(ALU)104,一多工器1〇6,與 -9- 本紙乐尺度逋用中囷囷家輮率(CNS ) A4规格(210X297公漦) (請先閲讀背面之注意事項再填寫本頁) 訂 Γ- 4Π064
五、發明説明(7 經濟部争夬梯準.局員工消费合作社印裝 一重新命名緩衝器108。 傳送至IU3i之主整數指令,例如"Add",由整數指令 單元⑽來接收,|整數指令單元1〇2解瑪絲#該等主整 數指令。一般用途暫存器100儲存主整數指令之運算元。 該等運算元是做爲ALU104之輸入,而則⑽對該等運 算元執行所指定之算術運作^ ALU 1〇4之結果輸入至多工 器106,且該多工器之輸出儲存於重新命名缓衝器ι〇8。重 新命名緩衝器之内容稍後可移至一般用途暫存器1〇〇。 儲存IQ 64之諸項的特殊用途暫存器5 4經由客匯流排 (gbus )110搞接至IU28之多工器1〇6。當一客指令指定一個 一般用途暫存器100之一運算元要加至立即資料時,執行 此加法之對應語意常式必須包含一使得立即資料自特殊用 途暫存器54移至一般用途暫存器1〇〇之主指令。 模倣前述客相加指令之一示範語意常式40可包含下列指 令:
MFSPR imm., temp ADD Gl, temp GDISC 主指令MFSPR(自特殊用途暫存器移走)是一移動指令,且 該移動指令拷貝特殊用途暫存器5 4之立即資料至一稱爲 temp之暫時變數,而該暫時變數temp儲存於諸一般用途暫 存器100之一。主"ADD"指令導致ALU 104相加G1之内容 與儲存temp之一般用途暫存器100之内容。然後相加之結 果儲存於重新命名緩衝器108 »如前所述,GDISC指令導致 -10 - 本紙张尺度適用中囷躪家標率(CNS ) A4規格(210X297公釐) (諳先W讀背面之注意事項再填寫本頁}
41Τ064 Α7 Β7 經濟部中央橾準局貝工消費合作社印製 五、發明説明(8 ) 處理器擷取要執行之下一語意常式》 示範語意常式40之額外"MFSPR"指令可大爲減慢處理器 10之模倣效能。這是由於每一次一語意常式對儲存於特殊 用途暫存器54之立即資料執行運作則需要額外之處理器循 環來執行MFSPR指令。 本發明是一種藉由提供直接運作於特殊用途暫存器54内 容之指令來改進模倣效能之方法與系統。爲更明確地顯示 根據本發明之方法與系統,現在請參看描述此種系統之一 實例之方塊圖的囷4。 囷4是一顯示根據本發明之整體單元(11;)28之方塊囷。 根據本發明’本發明提供一仵列匯流排(qbus) 112以直接 核接特殊用途暫存器54至ALU 104。這使得ALU 104可執 行運作於特殊用途暫存器54之内容而無需首先移動特殊用 途暫存器54之内容至一般用途暫存器100。 本發明已定義一组新的主指令以運用此新的特點。該等 新的指令然後用於模倣具有立即資料之客指令38之語意常 式4 0。 現在請參看圈5,其展示一列出一組新ppc指令之表而且 該组新PPC指令對镟存於特殊用途暫存器54之立即資料執 行運作》在該等指令中,簡寫"RT”指定一個一般用途暫存 器100做爲目的地,而簡寫"RA"指定一個一般用途暫存器 100做爲來源》 指令MFGI使得立即資料移出特殊用途暫存器54並放置該 資料於RT。指令ADDFGI相加來自特殊用途暫存器54之立 -11 - 本紙張尺度通用中國國家樣準(CNS ) Α4规格(2丨0X297公羡) (請先Μ讀背面之注意事項再填寫本頁) -* 訂 -^. r ΑΠ06Α A7 B7 五、發明説明(9 經濟部中央樣準局貝工消费合作社印裳 即資料與RA之一運算元,並放置結果於rt。指令SUBfgi 自特殊用途暫存器54之立即資料減去ra之一運算元,並 放置結果於RT。指令SHIFTFGI以RA之一運算元所指定之 偏移數量移出特殊用途暫存器54之立即資料,並放置钟果 於RT。 ° 在該等指令之前’至少二主指令需要對特殊用途暫存器 54之立即資料執行運作。若使用本發明之主指令,只需一 主指令執行此種運作。這減少處理器1〇在語意常式4〇必須 執行之指令的數目且因此增進模倣效能β 藉由核接特殊用途暫存器54至IU 28之ALU 104變爲可行 之該組新的指令並不限於画5所列出之主指令。列於圖5之 資料轉移,算術,與遲輯指令只是做爲範例β 本案提出一種藉由耦接特殊用途暫存器至一整數單元之 ALU來使主指令可直接運作於特殊用途暫存器内容以改進 模傲效能之方法與系統。雖然本發明一直根據所展示之實 例來加以説明,普通熟悉本技術領域者應可輕易認知該等 實例可具有許多變型且該等變型屬於本發明之精神與範疇 。因此,在不偏離附加之申請專利範圍之精神與範疇之下 普通熟悉本技術領域者可實施許多修改。 -12- 本·紙張度適用中國國家樣準(CNS ) Α4洗格(210X297公釐) (請先W讀背面之史意事項再填寫本頁) ."

Claims (1)

  1. A8 BS C8 D8
    、申請專利範圍 一種用以改進一模倣—客指令之處理器之效能的方法, 該客指令包含第-運算元與第二運算^,該種方法包本 下列步驟: " (a) 儲存第一運算元於一個一般用途暫存器並儲存第二 運算元於一個特殊用途暫存器:及 (b) 提供一指令,且該指令利用第一運算元與第二運算 元來執行-運作而無需使得第二運算元自該特殊用 途暫存器移至該一般用途暫存器。 2.根據申請專利範圍第4之方法,其中處理器包含一模 倣協助單元,其中步騍(a)包含下列步驟: (al>提供模倣協助單元之特殊用途暫存器。 3_根據申請專利範圍第2項之—種方法,其中處理器包含 -算術邏輯單元與一多工器’其中該算術邏輯單元耦接 於-般用途暫存器與該多工器之間,其中步樣⑷進 包含下列步驟: (a2)耗接特殊用途暫存器至算術邏輯單元。 4. 根據申請專利範圍第3項之一種方法,其中步驟⑻進— 步包含下列步驟: 經濟部中央梂準局貝工消費合作社印策 (請先閱讀背面之注意事項再填寫本頁) •aT (bl)儲存運作之結果於第三一般用途暫存器。 5. 根據中請專利範固第4項之—種方法,丨中該運作是一 算術運作。 6. 根據申請專利範团第5項之—種方法,其中該 資料轉移運作0 " 7·根據申請專利範固第6項之一種方法,其中該運作是一 -13- 本紙張从適财郎家料(CNS )从胁(加公釐) 經濟部中央標準局貝工消費合作社印敦 ^ Α8 : 0; ' C8 D8 六、申請專利範圍 邏輯運作β 8. 根據申請專利範圍第7項之一種方法,其中處理器利用 一語意常式來模倣客指令且該指令是該語意常式之一指 令。 9. 一種用以模倣一客指令之處理器,該客指令包含第一運 算元與第二運算元,該處理器包含: 用以儲存第一運算元於一個一般用途暫存器且儲存第 二運算元於一個特殊用途暫存器之裝置;及 指令裝置,且該指令裝置利用第一運算元與第二運算 元來執行一運作而無需使得第二運算元自該特殊用途暫 存器移至該一般用途暫存器。 10. 根據申請專利範圍第9項之一種處理器,其中該處理器 進一步包含一模倣協助單元,且其中特殊用途暫存器是 該模做協助單元之一部份。 11. 根據申請專利範園第10項之一種處理器,其中該處理器 進一步包含: —算術遲輯單元;及 一多工器, 其中算術邏輯單元耦接於一般用途暫存器與多工器之 間,且其中特殊用途暫存器耦接至算術運輯單元。 根據申請專利範圍第U項之一種處理器’其中該指令裝 置進一步包含用以儲存運作之結果於第三—般用途&存 器之裝置。 13.根據申請專利範圍第12項之一種處理器,其中該指令裝 ____ - 14 - ( CNS ) Α4*υ«- ( 210X297-^* ) ' ------_ (请先聞讀背面之注意事項再填寫本頁) 訂 -κ- ^ 4170G4
    經濟部中央梂準局員工消f合作社印裝 置是一算術運作。 根據申請專利圍第i 3項之—種處理器,其中該指令裝 置是一資料轉移運作》 根據申請專利範圍第14項之_種處理器,其中該指令装 置是一邏輯運作β 根據申請專利範圍第15項之_種處理器,其中處理器利 用意#式來模倣客指令且該指令裝置是該語意常式 之一指令。 17, -種用以模倣客指令之處理器,其中多個客指令包含立 即資料,該處理器包含: 用以儲存語意常式於特定位址之記憶體該等語意 常式之每一語意常式包含一塊區用以模倣客指令之功能 的主指令; 一用以解碼客指令與分派一對應語意常式之模倣協助 單元,該模倣協助單元包含: 用以儲存多項之多個特殊用途暫存器,其中該等多項 之每一項包含一偏移攔與一資料欄,其中該偏移欄是指 向語意常式之記憶雄位址的指標,而該資料欄是對應客 指令之立即資料: 用以儲存運算元之多個一般用途暫存器;及 語意常式之多個主指令,且該等多個主指令利用一般 用途暫存器之立即資料與運算元來執行運作而無需使得 立即資料自該等特殊用途暫存器移至該等一般用途暫存 器。 14. 15. 16. -15- 本紙張尺度逋用中國躅家揉率(CNS > A4規格(210X297公釐) (锖先Μ讀背面之注$項再填寫本頁) 訂 ^· ΑΠ0641 六、申請專利範圍 18.根據申請專利範圍第1 7項之一種處理器,其中該處理器 進一步包含一用以執行主指令之整數單元,該整數單元 包含一算術邏輯單元與一多工器,其中該算術邏輯單元 耦接於多個一般用途暫存器與該多工器之間,且其中咳 等特殊用途暫存器耦接至該算術邏輯單元。 (請先閎讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貞工消費合作社印製 -16- 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐)
TW085107506A 1996-01-25 1996-06-22 A method and system for improving emulation performance by providing instructions that operate on special-purpose register contents TW417064B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/581,793 US5758140A (en) 1996-01-25 1996-01-25 Method and system for emulating instructions by performing an operation directly using special-purpose register contents

Publications (1)

Publication Number Publication Date
TW417064B true TW417064B (en) 2001-01-01

Family

ID=24326583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085107506A TW417064B (en) 1996-01-25 1996-06-22 A method and system for improving emulation performance by providing instructions that operate on special-purpose register contents

Country Status (5)

Country Link
US (1) US5758140A (zh)
EP (1) EP0786722A1 (zh)
JP (1) JP3193651B2 (zh)
KR (1) KR100237987B1 (zh)
TW (1) TW417064B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044220A (en) * 1997-02-25 2000-03-28 Motorola, Inc. Method and apparatus for operating a data processor to execute software written using a foreign instruction set
US6223339B1 (en) * 1998-09-08 2001-04-24 Hewlett-Packard Company System, method, and product for memory management in a dynamic translator
US6308318B2 (en) * 1998-10-07 2001-10-23 Hewlett-Packard Company Method and apparatus for handling asynchronous exceptions in a dynamic translation system
WO2001025900A1 (en) * 1999-10-06 2001-04-12 Cradle Technologies Risc processor using register codes for expanded instruction set
US6711672B1 (en) * 2000-09-22 2004-03-23 Vmware, Inc. Method and system for implementing subroutine calls and returns in binary translation sub-systems of computers
KR100388943B1 (ko) * 2000-10-23 2003-06-25 아스텔 주식회사 디지털 신호 처리 프로세서의 즉시 데이터 처리 장치
US7219337B2 (en) * 2003-03-06 2007-05-15 Northrop Grumman Corporation Direct instructions rendering emulation computer technique
US7290253B1 (en) 2003-09-30 2007-10-30 Vmware, Inc. Prediction mechanism for subroutine returns in binary translation sub-systems of computers
GB2426083A (en) * 2005-05-09 2006-11-15 Sony Comp Entertainment Europe Software emulation of a pipeline processor
US20070006178A1 (en) * 2005-05-12 2007-01-04 Microsoft Corporation Function-level just-in-time translation engine with multiple pass optimization
CN100447702C (zh) * 2005-05-23 2008-12-31 联想(北京)有限公司 一种防止未被授权程序在计算机系统运行的方法及其系统
US9851969B2 (en) 2010-06-24 2017-12-26 International Business Machines Corporation Function virtualization facility for function query of a processor
US10521231B2 (en) 2010-06-24 2019-12-31 International Business Machines Corporation Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor
JP5367020B2 (ja) * 2011-06-24 2013-12-11 株式会社ソニー・コンピュータエンタテインメント 情報処理装置、情報処理方法、プログラム及び情報記憶媒体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2253430A5 (zh) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
FR2253435A5 (zh) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
US3891974A (en) * 1973-12-17 1975-06-24 Honeywell Inf Systems Data processing system having emulation capability for providing wait state simulation function
US4084235A (en) * 1975-04-14 1978-04-11 Honeywell Information Systems Inc. Emulation apparatus
US4587612A (en) * 1982-10-22 1986-05-06 International Business Machines Corporation Accelerated instruction mapping external to source and target instruction streams for near realtime injection into the latter
JPH07109589B2 (ja) * 1985-07-25 1995-11-22 日本電気株式会社 命令処理方式
US4841476A (en) * 1986-10-06 1989-06-20 International Business Machines Corporation Extended floating point operations supporting emulation of source instruction execution
EP0264215A3 (en) * 1986-10-14 1991-10-23 Amdahl Corporation Fast entry to emulation
JPS63106836A (ja) * 1986-10-24 1988-05-11 Hitachi Ltd 異ア−キテクチヤ・エミユレ−シヨン方式
JPH02236734A (ja) * 1989-03-10 1990-09-19 Nec Corp マイクロプロセッサのエミュレーション方式
US5077657A (en) * 1989-06-15 1991-12-31 Unisys Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor
JPH05181671A (ja) * 1992-01-07 1993-07-23 Kobe Nippon Denki Software Kk ソフトウェア命令のエミュレーション方式
DE4232053C1 (de) * 1992-09-24 1993-11-25 Siemens Ag Schaltung zur Emulationsbeschleunigung
WO1994027215A1 (en) * 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding guest instructions for a host computer
WO1994027214A1 (en) * 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding sequences of guest instructions for a host computer

Also Published As

Publication number Publication date
KR970059922A (ko) 1997-08-12
JPH09212370A (ja) 1997-08-15
EP0786722A1 (en) 1997-07-30
KR100237987B1 (ko) 2000-01-15
US5758140A (en) 1998-05-26
JP3193651B2 (ja) 2001-07-30

Similar Documents

Publication Publication Date Title
TW417064B (en) A method and system for improving emulation performance by providing instructions that operate on special-purpose register contents
KR101642556B1 (ko) 이진 번역을 수행하기 위한 방법 및 시스템
KR100317770B1 (ko) 데이터처리시스템의에뮬레이션모드를위한어드레스변환버퍼
US7203932B1 (en) Method and system for using idiom recognition during a software translation process
EP1701269B1 (en) Invalidating storage, clearing buffer entries
JP3193650B2 (ja) オペレーティング・システムに影響を与えないエミュレーション・コンテキストの保管と復元を行う方法およびシステム
TW470914B (en) Executing partial-width packed data instructions
US20010010072A1 (en) Instruction translator translating non-native instructions for a processor into native instructions therefor, instruction memory with such translator, and data processing apparatus using them
AU593570B2 (en) Digital data processing system
EP2862059A1 (en) Local clearing control
US8769508B2 (en) Virtual machine hardware for RISC and CISC processors
JP2013535063A (ja) 特定の命令がプロセッサによって実行されないようにブロックするためのコンピュータで実装される方法、コンピュータ・システム、およびコンピュータ・プログラム
EP0939370B1 (en) Computer code translator
TW444179B (en) A data processing system having an apparatus for exception tracking during out-of-order operation and method therefor
US5732235A (en) Method and system for minimizing the number of cycles required to execute semantic routines
CN105989758B (zh) 地址翻译方法和装置
TW517187B (en) System and method for invalidating an entry in a translation unit
US7836282B2 (en) Method and apparatus for performing out of order instruction folding and retirement
US9792223B2 (en) Processor including load EPT instruction
US7353163B2 (en) Exception handling method and apparatus for use in program code conversion
CN114691199A (zh) 指令转换装置及其转换方法和系统以及处理器
EP0290111B1 (en) Digital data processing system
CN114691202A (zh) 转换指令的方法及系统
CN114691206A (zh) 执行新增指令的方法及系统
CN114691203A (zh) 执行新增指令的方法及系统

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent