JP2013535063A

JP2013535063A - 特定の命令がプロセッサによって実行されないようにブロックするためのコンピュータで実装される方法、コンピュータ・システム、およびコンピュータ・プログラム

Info

Publication number: JP2013535063A
Application number: JP2013515735A
Authority: JP
Inventors: グレイナー、ダン; オシセク、ダミアン、レオ; スレゲル、ティモシー; ヘラー、リサ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2010-06-24
Filing date: 2010-11-08
Publication date: 2013-09-09
Anticipated expiration: 2030-11-08
Also published as: CA2800640A1; US20190361701A1; SG186079A1; US20110320773A1; AU2010355814B2; US20210255867A1; HRP20131009T1; MX2012014529A; PL2430532T3; CN102906700A; KR101442382B1; CA2800640C; BR112012033816A2; ES2435634T3; US11809870B2; KR20130060233A; ZA201209646B; RU2565514C2; EP2430532A1; HK1180804A1

Abstract

【課題】特定の命令がプロセッサによって実行されないようにブロックするためのコンピュータで実装される方法、コンピュータ・システム、およびコンピュータ・プログラムを提供する。
【解決手段】命令の複数の機能の実行をサポートするプロセッサにおいて、複数の機能のうちの１つまたは複数をブロックするための命令ブロッキング値が設定され、ブロックされた機能のうちの１つを実行しようと試みると、その結果、プログラム例外が発生し、その命令は実行されないが、同じ命令は、ブロックされていない機能であれば、どの機能でも実行できるようになる。
【選択図】図５

Description

本発明は、コンピュータ・システムに関し、詳細には、コンピュータ・システム・プロセッサ命令機能に関する。

商標：ＩＢＭ（Ｒ）は、米国ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ社の登録商標である。Ｓ／３９０、Ｚ９００、ｚ９９０、およびｚ１０ならびにその他の製品名は、インターナショナル・ビジネス・マシーンズ社またはその他の企業の登録商標または製品名である可能性がある。

ＩＢＭは、１９６０年代のＩＢＭ（Ｒ）システム３６０として知られるマシンから現在までの多くの非常に有能なエンジニアの研究により、コンピューティング・システムに対するその本質的な性質のために、「メインフレーム」として知られるようになった特別なアーキテクチャを創出してきたが、そのメインフレームの解説書は、これまでの年月に提示されてきたＩＢＭの解説書に含めることによる相当な貢献として、「メインフレーム」によって表されるコンピューティング・マシンの状態の改善に対する相当な貢献のために、ＩＢＭの発明者によって発明され採用された命令の「メインフレーム」による実装時に実行することができる命令を記述することによりマシンのアーキテクチャを提示するものである。２００９年２月に発行された「IBM(R) z/Architecture(R) Principles of Operation」の第８版は、SA22-7832-07として標準的な出版文献になり、ＩＢＭのｚ１０（Ｒ）メインフレーム・サーバに組み込まれている。

図１を参照すると、従来技術のホスト・コンピュータ・システム５０の代表的なコンポーネントが描かれている。当技術分野で周知のその他のコンポーネントの配置もコンピュータ・システムで使用することができる。代表的なホスト・コンピュータ５０は、主記憶装置（コンピュータ・メモリ２）と通信状態にある１つまたは複数のＣＰＵ１ならびに記憶装置１１への入出力インターフェースおよび他のコンピュータまたはＳＡＮなどと通信するためのネットワーク１０を含む。ＣＰＵ１は、設計された命令セットおよび設計された機能性を有するアーキテクチャに準拠している。ＣＰＵ１は、プログラム・アドレス（仮想アドレス）をメモリの実アドレスに変換するための動的アドレス変換（ＤＡＴ）３を有することができる。ＤＡＴは、典型的に、コンピュータ・メモリ２のブロックへのその後のアクセスがアドレス変換の遅延を必要としないように、変換をキャッシュするための変換索引バッファ（ＴＬＢ）７を含む。典型的に、キャッシュ９は、コンピュータ・メモリ２とプロセッサ１との間で使用される。キャッシュ９は、２つ以上のＣＰＵにとって使用可能な１つの大きいキャッシュと、その大きいキャッシュと各ＣＰＵとの間にあってそれより小さく高速の（下位レベルの）複数キャッシュとを有する階層的なものにすることができる。いくつかの実装例では、命令取り出しおよびデータ・アクセスのために個別の下位レベル・キャッシュを提供するために、この下位レベル・キャッシュが分割される。一実施形態では、命令は、キャッシュ９を介して命令取り出しユニット４によってメモリ２から取り出される。その命令は、命令デコード・ユニット６でデコードされ、（いくつかの実施形態では他の命令とともに）命令実行ユニット８にディスパッチされる。典型的に、いくつかの実行ユニット８、たとえば、演算実行ユニット、浮動小数点実行ユニット、および分岐命令実行ユニットが使用される。その命令は、実行ユニットによって実行され、必要に応じて、命令指定のレジスタまたはメモリからのオペランドにアクセスする。メモリ２からオペランドにアクセスする（ロードまたは保管する）場合、ロード・ストア・ユニット５は、典型的に、実行されている命令の制御下にあるアクセスを処理する。命令は、ハードウェア回路または内部マイクロコード（ファームウェア）であるいはその両方の組み合わせによって実行することができる。

図２には、ホスト・アーキテクチャのホスト・コンピュータ・システム５０をエミュレートする従来技術のエミュレートされたホスト・コンピュータ・システム２１の一例が示されている。エミュレートされたホスト・コンピュータ・システム２１では、ホスト・プロセッサ（ＣＰＵ）１は、エミュレートされたホスト・プロセッサ（または仮想ホスト・プロセッサ）であり、ホスト・コンピュータ５０のプロセッサ１のものとは異なる固有命令セット・アーキテクチャを有するエミュレーション・プロセッサ２７を含む。エミュレートされたホスト・コンピュータ・システム２１は、エミュレーション・プロセッサ２７にとってアクセス可能なメモリ２２を有する。この実施形態例では、メモリ２２は、ホスト・コンピュータ・メモリ２の部分とエミュレーション・ルーチン２３の部分にパーティション化されている。ホスト・コンピュータ・メモリ２は、ホスト・コンピュータ・アーキテクチャに応じてエミュレートされたホスト・コンピュータ２１のプログラムにとって使用可能である。エミュレーション・プロセッサ２７は、エミュレートされたプロセッサ１のものとは異なるアーキテクチャの設計された命令セットの固有命令、すなわち、エミュレーション・ルーチン・メモリ２３から入手した固有命令を実行し、アクセスされたホスト命令の機能をエミュレートするための固有命令実行ルーチンを決定するためにアクセスされたホスト命令（複数も可）をデコードすることができるシーケンス・アクセス／デコード・ルーチンで入手した１つまたは複数の命令を使用することにより、ホスト・コンピュータ・メモリ２内のプログラムから実行するためにホスト命令にアクセスすることができる。ホスト・コンピュータ・システム５０のアーキテクチャのために定義されたその他の機構は、たとえば、汎用レジスタ、制御レジスタ、動的アドレス変換、ならびに入出力サブシステム・サポートおよびプロセッサ・キャッシュなどの機構を含む、設計機構ルーチン（Architected Facilities Routine）によってエミュレートすることができる。また、エミュレーション・ルーチンは、エミュレーション・ルーチンのパフォーマンスを改善するためにエミュレーション・プロセッサ２７で使用可能な機能（汎用レジスタおよび仮想アドレスの動的変換など）を利用することもできる。ホスト・コンピュータ５０の機能をエミュレートする際にプロセッサ２７を支援するために、特殊ハードウェアおよびオフロード・エンジンを設けることもできる。

メインフレームでは、設計された機械命令は、プログラマ、通常現在はしばしばコンパイラ・アプリケーションを経由する「Ｃ」プログラマによって使用される。記憶媒体に保管されたこれらの命令は、本来はｚ／ＡｒｃｈｉｔｅｃｔｕｒｅＩＢＭサーバで実行することができ、または代わって他のアーキテクチャを実行するマシンで実行することができる。これらは、既存のおよび将来のＩＢＭメインフレーム・サーバでならびにＩＢＭの他のマシン（たとえば、ｐＳｅｒｉｅｓ（Ｒ）サーバおよびｘＳｅｒｉｅｓ（Ｒ）サーバ）上でエミュレートすることができる。これらは、ＩＢＭ（Ｒ）、Ｉｎｔｅｌ（Ｒ）、ＡＭＤ（ＴＭ）、サン・マイクロシステムズ社、その他によって製造されたハードウェアを使用する多種多様なマシン上でＬｉｎｕｘを実行するマシンで実行することができる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）下のハードウェア上での実行の他に、http://www.turbohercules.com、http://www.hercules-390.org、およびhttp://www.funsoft.comに記載されているエミュレーションを使用するマシンでもＬｉｎｕｘを使用することができる。エミュレーション・モードでは、エミュレートされたプロセッサのアーキテクチャをエミュレートするために固有プロセッサによってエミュレーション・ソフトウェアが実行される。

固有プロセッサ２７は、典型的に、エミュレートされたプロセッサのエミュレーションを実行するためにファームウェアまたは固有オペレーティング・システムのいずれか一方を含むエミュレーション・ソフトウェア２３を実行する。エミュレーション・ソフトウェア２３は、エミュレートされたプロセッサ・アーキテクチャの命令を取り出して実行する役割を担う。エミュレーション・ソフトウェア２３は、命令境界を追跡するためにエミュレートされたプログラム・カウンタを維持する。エミュレーション・ソフトウェア２３は、一度に１つまたは複数のエミュレートされた機械命令を取り出し、固有プロセッサ２７による実行のためにその１つまたは複数のエミュレートされた機械命令を対応する固有機械命令のグループに変換することができる。これらの変換された命令は、より高速の変換を達成できるようにキャッシュすることができる。それにもかかわらず、エミュレーション・ソフトウェアは、エミュレートされたプロセッサのために作成されたオペレーティング・システムおよびアプリケーションが正しく動作することを保証するために、エミュレートされたプロセッサ・アーキテクチャのアーキテクチャ・ルールを維持しなければならない。さらに、エミュレーション・ソフトウェアは、エミュレートされたプロセッサ上で実行するように設計されたオペレーティング・システムまたはアプリケーション・プログラムがエミュレーション・ソフトウェアを有する固有プロセッサ上で実行できるように、制御レジスタ、汎用レジスタ、浮動小数点レジスタ、たとえばセグメント・テーブルおよびページ・テーブルを含む動的アドレス変換機能、割り込みメカニズム、コンテキスト・スイッチ・メカニズム、時刻（ＴＯＤ）クロック、および入出力サブシステムへの設計されたインターフェースを含むが、これらに限定されないエミュレートされたプロセッサ１アーキテクチャによって識別されたリソースを提供しなければならない。

エミュレートされている特定の命令はデコードされ、この個別命令の機能を実行するためにサブルーチンが呼び出される。エミュレートされたプロセッサ１の機能をエミュレートするエミュレーション・ソフトウェア機能２３は、たとえば、「Ｃ」サブルーチンまたはドライバ、あるいは好ましい実施形態の説明を理解した後で当業者の技能の範囲内になる特定のハードウェアに関するドライバを提供する何らかのその他の方法で実装される。様々なソフトウェアおよびハードウェア・エミュレーション特許としては、Beausoleil他の「Multiprocessor for hardwareemulation」に関する米国特許第５５５１０１３号、Scalzi他の「Preprocessing of stored target routines for emulating incompatibleinstructions on a target processor」という米国特許第６００９２６１号、Davidian他の「Decoding guest instruction to directly access emulation routinesthat emulate the guest instructions」という米国特許第５５７４８７３号、Gorishek他の「Symmetrical multiprocessing bus and chipset used for coprocessorsupport allowing non-native code to run in a system」という米国特許第６３０８２５５号、Lethin他の「Dynamic optimizing object codetranslator for architecture emulation and dynamic optimizing object codetranslation method」という米国特許第６４６３５８２号、およびEric Trautの「Method for emulating guest instructions on a host computer throughdynamic recompilation of host instructions」という米国特許第５７９０８２５号を含むが、これらに限定されない。これらの参考文献は、当業者にとって使用可能なターゲット・マシンのために異なるマシンについて設計された命令フォーマットのエミュレーションを達成するための様々な既知の方法、ならびに上記で参照したものによって使用される商用ソフトウェア技法を示している。

２００９年９月３日に公表されたAstrandの「Selective Exposure to USB DeviceFunctionality for a Virtual Machine」という米国特許出願公報第ＵＳ２００９／０２２２８１４Ａ１号では、仮想計算機（ＶＭ）アプリケーションは、ゲスト・オペレーティング・システム（ＯＳ）を実行し、コンピュータに接続されたＵＳＢデバイスにゲストＯＳが接続できるようにすることができる。ＶＭアプリケーションは、ＵＳＢデバイスの機能の一部のみがゲストＯＳに対して露出されるように、ＵＳＢデバイスに関連する機能をフィルタリングすることができる。

米国特許第５５５１０１３号米国特許第６００９２６１号米国特許第５５７４８７３号米国特許第６３０８２５５号米国特許第６４６３５８２号米国特許第５７９０８２５号米国特許出願公報第ＵＳ２００９／０２２２８１４Ａ１号米国特許出願公報第２００９／００７０７６０号

２００９年２月に発行された「IBM(R)z/Architecture(R) Principles of Operation」の第８版（SA22-7832-07）「Virtualization Overview」というＶＭｗａｒｅ（Ｒ）による白書「VMware VMotion and CPUCompatibility」というＶＭｗａｒｅ（Ｒ）による白書ＶＭｗａｒｅ（Ｒ）による「VMware(R)Infrastructure 3」「Intel(R) Itanium(R) Architecture Software Developer’s Manual, Volume 2, Revision2.2 January 2006」

一実施形態では、特定の命令は、プロセッサによって実行されないようにブロックされる。命令ブロッキング値（instruction blocking value）が設定される。命令はプロセッサによって実行されるために取り出され、その命令は命令コードを含み、その命令はプロセッサによってサポートされ、命令ブロッキング値が命令の実行を許可することに応答して、取り出された命令をプロセッサによって実行し、命令ブロッキング値が命令の実行を許可しないことに応答して、取り出された命令の実行をブロックし、プログラム例外イベント（たとえば、プログラム例外）を引き起こす。

一実施形態では、プロセッサは仮想計算機の論理プロセッサであり、取り出しは論理プロセッサによって実行される。仮想計算機の命令ブロッキング値の決定が行われ、命令ブロッキング値は１つまたは複数の物理プロセッサを有する論理プロセッサ内に設定され、その命令は１つまたは複数の物理プロセッサによってサポートされ、命令ブロッキング値が命令の実行を許可することに応答して、その実行が論理プロセッサによって行われる。

一実施形態では、プロセッサは仮想計算機の論理プロセッサの１つまたは複数の物理プロセッサであり、命令ブロッキング値は１つまたは複数の物理プロセッサ内に設定され、取り出しは１つまたは複数の物理プロセッサによって実行される。

一実施形態では、命令ブロッキング値は、命令の実行をブロックするために仮想計算機について定義され、仮想計算機が物理プロセッサを使用できるようにしたことに応答して命令ブロッキング値を設定し、他の命令ブロッキング値が設定され、他の命令ブロッキング値は他の論理プロセッサを有する他の仮想計算機について定義され、他の仮想計算機が物理プロセッサを使用できるようにしたことに応答して他の命令ブロッキング値を設定し、他の命令ブロッキング値が命令の実行を許可することに応答して、他の論理プロセッサによる命令の実行を許可し、他の命令ブロッキング値が命令の実行を許可しないことに応答して、他の論理プロセッサによる命令の実行を許可しない。

一実施形態では、命令ブロッキング値は、命令の実行をブロックするために仮想計算機について定義され、仮想計算機が物理プロセッサを使用できるようにしたことに応答して命令ブロッキング値を設定し、他の命令ブロッキング値が設定され、他の命令ブロッキング値は他の論理プロセッサを有する他の仮想計算機について定義され、他の仮想計算機が物理プロセッサを使用できるようにしたことに応答して他の命令ブロッキング値を設定し、他の命令ブロッキング値が命令の実行を許可することに応答して、他の仮想計算機が物理プロセッサを使用できるようになっている間に物理プロセッサによる命令の実行を許可し、他の命令ブロッキング値が命令の実行を許可しないことに応答して、他の仮想計算機が物理プロセッサを使用できるようになっている間に物理プロセッサによる命令の実行を許可しない。

一実施形態では、命令は、その命令が許可された機能コードを使用することに応答して、許可された命令になり、命令は、その命令が許可されていない機能コードを使用することに応答して、許可されていない命令になる。

一実施形態では、命令の命令コードを命令ブロッキング値と関連付けることにより、その命令が許可された命令であるかどうかについて判断が行われる。

一実施形態では、取り出された命令は実行すべき機能を指定し、その命令の命令コードは命令ブロッキング値の位置を突き止めるためにテーブル内へのインデックスを付けるために使用され、命令ブロッキング値は許可フィールドを含み、許可フィールドは許可された機能を決定するために使用される。その機能が許可された機能であることに応答して、命令の実行を許可し、その機能が許可されていない機能であることに応答して、命令の実行を許可しない。

上記ならびに追加の目的、特徴、および利点は以下に示す説明で明らかになるであろう。

次に、添付図面に関連して、例としてのみ、本発明の諸実施形態について説明する。

ホスト・コンピュータ・システムの一例を描写する図である。エミュレーション・ホスト・コンピュータ・システムの一例を描写する図である。コンピュータ・システムの一例を描写する図である。コンピュータ・ネットワークの一例を描写する図である。コンピュータ・システムの諸要素の例を描写する図である。実行ユニットの一例を描写する図である。分岐ユニットの一例を描写する図である。ロード／ストア・ユニットの一例を描写する図である。ロジカル・パーティショニングの一例を描写する図である。ロジカル・パーティショニング要素の例を描写する図である。ロジカル・パーティショニング要素の例を描写する図である。命令コード・テーブルの一例を描写する流れ図である。ブロッキング技法の一例を描写する流れ図である。ブロッキング技法の一例を描写する流れ図である。ブロッキング技法の一例を描写する流れ図である。命令ブロッキング技法の流れを描写する図である。命令ブロッキング技法の流れを描写する図である。命令ブロッキング技法の流れを描写する図である。命令ブロッキング技法の流れを描写する図である。

一実施形態は、ソフトウェア（時には、ライセンス内部コード、ファームウェア、マイクロコード、ミリコード、ピココードなどと呼ばれ、そのいずれも本明細書の教示と一貫したものになるであろう）によって実践することができる。図１を参照すると、ソフトウェア・プログラム・コードの一実施形態は、典型的に、ＣＤ−ＲＯＭドライブ、磁気テープ・ドライブ、またはハード・ディスクなどの長期記憶媒体１１からシステム５０のＣＰＵ（中央演算処理装置）１としても知られるプロセッサによってアクセスされる。ソフトウェア・プログラム・コードは、ディスケット、ハード・ディスク、またはＣＤ−ＲＯＭなど、データ処理システムで使用するための様々な既知の媒体のいずれかの上に実施することができる。このコードは、このような媒体上で配布される場合もあれば、他のコンピュータ・システムのユーザによる使用のためにこのような他のコンピュータ・システムへのネットワーク１０により、あるコンピュータ・システムのコンピュータ・メモリ２または記憶装置からユーザに配布される場合もある。

代わって、プログラム・コードは、メモリ２内に実施し、プロセッサ・バスを使用してプロセッサ１によってアクセスすることもできる。このようなプログラム・コードは、様々なコンピュータ・コンポーネントと１つまたは複数のアプリケーション・プログラムの機能および対話を制御するオペレーティング・システムを含む。プログラム・コードは、通常、プロセッサ１による処理に使用可能である場合、高密度記憶媒体１１から高速メモリ２にページングされる。メモリ内、物理媒体上にソフトウェア・プログラム・コードを実施するか、ネットワークを介してソフトウェア・コードを配布するか、あるいはその両方を行うための技法および方法は、周知のものであり、本明細書ではこれ以上考察しない。プログラム・コードは、有形媒体（電子メモリ・モジュール（ＲＡＭ）、フラッシュ・メモリ、コンパクト・ディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含むが、これらに限定されない）上に作成され保管されると、しばしば「コンピュータ・プログラム（computer program product）」と呼ばれる。コンピュータ・プログラム媒体は、典型的に、好ましくはコンピュータ・システム内の処理回路による実行のためにその処理回路によって読み取り可能である。

図３は、諸実施形態を実践することができる代表的なワークステーションまたはサーバ・ハードウェア・システムを示している。図３のシステム１００は、任意選択の周辺装置を含む、パーソナル・コンピュータ、ワークステーション、またはサーバなどの代表的なコンピュータ・システム１０１を含む。ワークステーション１０１は、１つまたは複数のプロセッサ１０６と、既知の技法によりシステム１０１のその他のコンポーネントとプロセッサ（複数も可）１０６との間を接続し、その間の通信を可能にするために使用されるバスとを含む。バスは、プロセッサ１０６をメモリ１０５および、たとえば、ハード・ディスク（たとえば、磁気媒体、ＣＤ、ＤＶＤ、およびフラッシュ・メモリのうちのいずれかを含む）または磁気テープ・ドライブを含むことができる長期記憶装置１０７に接続する。また、システム１０１はユーザ・インターフェース・アダプタも含むことができ、このアダプタはバスを介してマイクロプロセッサ１０６をキーボード１０４、マウス１０３、プリンタ／スキャナ１１０、またはその他のインターフェース・デバイス、あるいはこれらの組み合わせなどの１つまたは複数のインターフェース・デバイスに接続し、その他のインターフェース・デバイスは、タッチ検知スクリーン、デジタル化入力パッドなどの任意のユーザ・インターフェース・デバイスにすることができる。また、バスは、ＬＣＤスクリーンまたはモニターなどのディスプレイ装置１０２をディスプレイ・アダプタを介してマイクロプロセッサ１０６に接続する。

システム１０１は、ネットワーク１０９と通信１０８を行うことができるネットワーク・アダプタを経由してその他のコンピュータまたはコンピュータのネットワークと通信することができる。ネットワーク・アダプタの例は、通信チャネル、トークン・リング、イーサネット、またはモデムである。代わって、ワークステーション１０１は、ＣＤＰＤ（セルラー・デジタル・パケット・データ）カードなどのワイヤレス・インターフェースを使用して通信することもできる。ワークステーション１０１は、ローカル・エリア・ネットワーク（ＬＡＮ）または広域ネットワーク（ＷＡＮ）内のこのようなその他のコンピュータに関連付けられる場合もあれば、ワークステーション１０１は、他のコンピュータなどを含むクライアント／サーバ配置内のクライアントである場合もある。これらの構成のすべてならびに適切な通信ハードウェアおよびソフトウェハは当技術分野で周知のものである。

図４は、一実施形態を実践することができるデータ処理ネットワーク２００を示している。データ処理ネットワーク２００は、無線ネットワークおよび有線ネットワークなどの複数の個別ネットワークを含むことができ、そのそれぞれは複数の個別ワークステーション１０１、２０１、２０２、２０３、２０４を含むことができる。さらに、当業者であれば分かるように、１つまたは複数のＬＡＮを含むことができ、１つのＬＡＮは１つのホスト・プロセッサに結合された複数のインテリジェント・ワークステーションを含むことができる。

さらに図４を参照すると、ネットワークは、ゲートウェイ・コンピュータ（クライアント・サーバ２０６）またはアプリケーション・サーバ（データ・リポジトリにアクセスすることができ、ワークステーション２０５から直接アクセスすることもできるリモート・サーバ２０８）などのメインフレーム・コンピュータまたはサーバも含むことができる。ゲートウェイ・コンピュータ２０６は各ネットワーク２０７への入口点として働く。ゲートウェイは、あるネットワーキング・プロトコルを他のネットワーキング・プロトコルに接続するときに必要になる。ゲートウェイ２０６は、好ましくは、通信リンクにより他のネットワーク（たとえば、インターネット２０７）に結合することができる。また、ゲートウェイ２０６は、通信リンクを使用して、１つまたは複数のワークステーション１０１、２０１、２０２、２０３、２０４に直接結合することもできる。ゲートウェイ・コンピュータは、ＩＢＭ社から入手可能なＩＢＭｅＳｅｒｖｅｒ（ＴＭ）ｚＳｅｒｉｅｓ（Ｒ）ｚ９（Ｒ）サーバを使用して実装することができる。

ソフトウェア・プログラミング・コードは、典型的に、ＣＤ−ＲＯＭドライブまたはハード・ディスクなどの長期記憶媒体１０７からシステム１０１のプロセッサ１０６によってアクセスされる。ソフトウェア・プログラミング・コードは、ディスケット、ハード・ディスク、またはＣＤ−ＲＯＭなど、データ処理システムで使用するための様々な既知の媒体のいずれかの上に実施することができる。このコードは、このような媒体上で配布される場合もあれば、他のコンピュータ・システムのユーザによる使用のためにこのような他のコンピュータ・システムへのネットワークにより、あるコンピュータ・システムのメモリまたは記憶装置からユーザ２１０、２１１に配布される場合もある。

代わって、プログラミング・コード１１１は、メモリ１０５内に実施し、プロセッサ・バスを使用してプロセッサ１０６によってアクセスすることもできる。このようなプログラミング・コードは、様々なコンピュータ・コンポーネントと１つまたは複数のアプリケーション・プログラム１１２の機能および対話を制御するオペレーティング・システムを含む。プログラム・コードは、通常、プロセッサ１０６による処理に使用可能である場合、高密度記憶媒体１０７から高速メモリ１０５にページングされる。メモリ内、物理媒体上にソフトウェア・プログラミング・コードを実施するか、ネットワークを介してソフトウェア・コードを配布するか、あるいはその両方を行うための技法および方法は、周知のものであり、本明細書ではこれ以上考察しない。プログラム・コードは、有形媒体（電子メモリ・モジュール（ＲＡＭ）、フラッシュ・メモリ、コンパクト・ディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含むが、これらに限定されない）上に作成され保管されると、しばしば「コンピュータ・プログラム」と呼ばれる。コンピュータ・プログラム媒体は、典型的に、好ましくはコンピュータ・システム内の処理回路による実行のためにその処理回路によって読み取り可能である。

プロセッサにとって最も容易に使用可能であるキャッシュ（通常はプロセッサの他のキャッシュより高速で小さい）は最下位（Ｌ１またはレベル１）キャッシュであり、主記憶装置（メイン・メモリ）は最上位レベル・キャッシュ（３つのレベルがある場合はＬ３）である。最下位レベル・キャッシュは、しばしば、実行すべき機械命令を保持する命令キャッシュ（Ｉ−Ｃａｃｈｅ）とデータ・オペランドを保持するデータ・キャッシュ（Ｄ−Ｃａｃｈｅ）に分割される。

図５を参照すると、プロセッサ１０６について模範的なプロセッサの一実施形態が描写されている。典型的に、プロセッサのパフォーマンスを改善するために、１つまたは複数のレベルのキャッシュ３０３を使用して、メモリ・ブロックをバッファリングする。キャッシュ３０３は、使用される可能性のあるメモリ・データのキャッシュ・ラインを保持する高速バッファである。典型的なキャッシュ・ラインは、６４、１２８、または２５６バイトのメモリ・データである。個別キャッシュは、しばしば、データをキャッシュするためではなく、命令をキャッシュするために使用される。キャッシュ・コヒーレンス（メモリおよびキャッシュ内のラインのコピーの同期）は、しばしば、当技術分野で周知の様々な「スヌープ」アルゴリズムによって提供される。プロセッサ・システムの主記憶装置１０５は、しばしば、キャッシュと呼ばれる。４つのレベルのキャッシュ３０３を有するプロセッサ・システムでは、主記憶装置１０５は、典型的に、より高速であり、コンピュータ・システムにとって使用可能な不揮発性記憶装置（ＤＡＳＤ、磁気テープなど）の一部分を保持するだけであるので、時にはレベル５（Ｌ５）キャッシュと呼ばれる。主記憶装置１０５は、オペレーティング・システムによって主記憶装置１０５にページインされたデータのページおよび主記憶装置１０５からページアウトされたデータのページを「キャッシュ」する。

プログラム・カウンタ（命令カウンタ）３１１は、実行すべき現在の命令のアドレスを追跡する。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅプロセッサ内のプログラム・カウンタは６４ビットであり、従来のアドレッシング限界をサポートするために３１または２４ビットに切り捨てることができる。プログラム・カウンタは、典型的に、コンテキスト・スイッチ中に持続するようにコンピュータのＰＳＷ（プログラム状況ワード）に実施される。したがって、進行中のプログラムは、プログラム・カウンタ値を有し、たとえば、オペレーティング・システムによって割り込むことができる（プログラム環境からオペレーティング・システム環境へのコンテキスト・スイッチ）。プログラムがアクティブではない間、プログラムのＰＳＷがプログラム・カウンタ値を維持し、オペレーティング・システムが実行中である間、オペレーティング・システムのプログラム・カウンタ（ＰＳＷ内）が使用される。典型的に、プログラム・カウンタは、現在の命令のバイト数に等しい量だけ増分される。ＲＩＳＣ（縮小命令セット・コンピューティング）命令は、典型的に、固定長であり、ＣＩＳＣ（複雑命令セット・コンピューティング）命令は、典型的に、可変長である。ＩＢＭｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの命令は、２、４、または６バイトの長さを有するＣＩＳＣ命令である。プログラム・カウンタ３１１は、たとえば、コンテキスト・スイッチ動作または分岐命令の分岐獲得動作（Branch taken operation）のいずれかによって変更される。コンテキスト・スイッチ動作では、現在のプログラム・カウンタ値は実行中のプログラムに関するその他の状態情報（条件コードなど）とともにプログラム状況ワード（ＰＳＷ）に保存され、実行すべき新しいプログラム・モジュールの命令を指し示す新しいプログラム・カウンタ値がロードされる。分岐命令の結果をプログラム・カウンタ３１１にロードすることにより、プログラムが判断を行うかまたはプログラム内でループできるようにするために、分岐獲得動作が実行される。

典型的に、命令取り出しユニット３０５は、プロセッサ１０６のために命令を取り出すために使用される。取り出しユニットは、「次の順次命令」、分岐獲得命令のターゲット命令、またはコンテキスト・スイッチ後のプログラムの第１の命令を取り出す。現代の命令取り出しユニットは、しばしば、事前取り出しされた命令を使用できる可能性に基づいて、命令を推論的に事前取り出しするために事前取り出し技法を使用する。たとえば、取り出しユニットは、次の順次命令およびその後の順次命令の追加のバイトを含む１６バイトの命令を取り出すことができる。

取り出された命令は、次に、プロセッサ１０６によって実行される。一実施形態では、取り出された命令（複数も可）は、取り出しユニットのディスパッチ・ユニット３０６に渡される。ディスパッチ・ユニットは、命令（複数も可）をデコードし、デコードされた命令（複数も可）に関する情報を適切なユニット３０７、３０８、３１０に転送する。実行ユニット３０７は、典型的に、デコードされた算術命令に関する情報を命令取り出しユニット３０５から受け取り、その命令の命令コードに応じてオペランドについて算術演算を実行する。オペランドは、好ましくは、メモリ１０５、設計されたレジスタ３０９、または実行中の命令の即値フィールドから実行ユニット３０７に提供される。実行の結果は、保管される場合、メモリ１０５、レジスタ３０９、またはその他のマシン・ハードウェア（制御レジスタ、ＰＳＷレジスタなど）に保管される。

図９を参照すると、仮想計算機（ＶＭ）環境の一例が示されている。ハイパーバイザ・プログラム（それ自体がＩＢＭによるｚＶＭなどのオペレーティング・システム（ＯＳ）である可能性がある）は、複数の物理プロセッサと、１つの物理メイン・メモリと、記憶装置、ネットワーク、ディスプレイなどを含む入出力周辺装置と通信するための複数の物理アダプタとを含む、マルチプロセッサ「ハードウェア」コンピュータ・システム上で実行することができる。ハイパーバイザは、ＯＳおよびアプリケーション・プログラムを含むソフトウェアが仮想リソースを使用する仮想計算機内で実行できるように、ＶＭイメージ（たとえば、ＶＭ１、ＶＭ２、およびＶＭ３）を作成する。ＶＭ内で実行されるソフトウェアは、それがＶＭ内で実行していることに気付かず、それらが物理リソースである場合のように仮想リソースを使用して動作する。ＩＢＭによるｚＶＭオペレーティング・システムは「ゲスト」イメージを作成することができ、それぞれのゲスト・イメージは事実上、仮想計算機である。さらに、いずれのｚＶＭゲストも「第２レベル・ゲスト」を作成してそれ自体がｚＶＭＯＳを実行することができる。したがって、仮想計算機（ゲスト・イメージ）は仮想計算機の階層にネストすることができ、それぞれのｚＶＭはそのゲスト・イメージのためにハイパーバイザの役割を果たす。これに反して、マルチプロセッサ・プラットフォームは「物理的にパーティショニング」することができ、それぞれのフィジカル・パーティションにはリソース（プロセッサ、メモリ、入出力）を割り当てることができる。それぞれのフィジカル・パーティション内で実行されるソフトウェアはそのパーティションに割り当てられていないマシンのリソースに気付かないので、そのパーティションはＶＭになる。したがって、マシンのリソースは「仮想化」される。他の実施形態では、ロジカル・パーティションがＶＭになる。

コンピュータ・システム・イメージを仮想化するために当技術分野で知られている方法は数多く存在するので、ゲスト、仮想計算機（ＶＭ）、およびロジカル・パーティションという用語は本明細書では区別なく使用する可能性がある。

仮想化については、たとえば、「VirtualizationOverview」および「VMware VMotion and CPU Compatibility」というＶＭｗａｒｅ（Ｒ）による白書ならびにＶＭｗａｒｅ（Ｒ）による「VMware(R) Infrastructure 3」に描写されている。さらに、２００７年９月６日に出願されたKhatri他による「VIRTUAL MACHINE (VM) MIGRATIONBETWEEN PROCESSOR ARCHITECTURES」という米国特許出願公報第２００９／００７０７６０号では、ＣＰＵＩＤレジスタの選択されたビットをマスクすることによりマシンの同様のプール間でＶＭマイグレーションを可能にするために特定の特徴セットをエミュレートすることについて論じている。

図１０を参照すると、それぞれのＶＭは、異なるＯＳと異なるアプリケーションを有することができる。たとえば、ＯＳ１はＩＢＭによるｚ／ＯＳにすることができ、ＯＳ２はＩＢＭによるｚＬｉｎｕｘにすることができ、あるいはすべてのＯＳがｚ／ＯＳなどの同じＯＳにすることもできる。

ハイパーバイザは、物理的な特徴、リソース、および機能に基づいて、それぞれのＶＭについて論理的な特徴、リソース、および機能を作成する。システムの一例では、動的アドレス変換によりそれぞれのＶＭに物理メモリ部分を割り振ることができ、物理プロセッサは入出力機能のようにＶＭ間で時分割することができる。

図１１を参照すると、それぞれの論理プロセッサは、ハイパーバイザ管理の論理特徴マスク（Logical Feature Mask）を経由して物理特徴レジスタ（physicalfeature register）にアクセスすることができる。したがって、論理プロセッサ上で実行されるソフトウェアは、実際のプロセッサが異なるアーキテクチャ・レベルにある場合でも、共通のプロセッサ・アーキテクチャ・レベル上で動作しているという外観を示すことができる。一例では、物理特徴レジスタは、Ｉｎｔｅｌプロセッサのアーキテクチャ・レベルならびにプログラマにとって使用可能な特定の特徴を示すＩｎｔｅｌＣＰＵＩＤレジスタにすることができる。論理特徴マスクは、ＶＭが対応する論理プロセッサのＣＰＵＩＤを照会するときに仮想計算機（ＶＭ）内のソフトウェアに物理プロセッサＣＰＵＩＤのすべてまたはそのサブセットを提供するようにプログラミングされる。

Ｉｎｔｅｌ（Ｒ）によるｘ８６プロセッサ・アーキテクチャ、すなわち、「Intel(R)Itanium(R) Architecture Software Developer’sManual, Volume 2, Revision 2.2January 2006」には、プロセッサによってサポートされる特徴を識別するためのＣＰＵＩＤレジスタが示されている。ＣＰＵＩＤレジスタは、特権が与えられておらず、ｉｎｄｉｒｅｃｔｍｏｖｅ（ｆｒｏｍ）命令を使用してアクセスされる。レジスタＣＰＵＩＤ数を上回るすべてのレジスタは予約され、それらがアクセスされた場合、予約レジスタ／フィールド障害を発生させる。このような動作については、書き込みは許可されず、いかなる命令も存在しない。ベンダ情報は、ＣＰＵＩＤレジスタ０および１に位置し、プロセッサ実装のためにベンダ名をＡＳＣＩＩで指定する。ストリングの終了後から１６番目のバイトまでのすべてのバイトはゼロになる。それ以前のＡＳＣＩＩ文字は、下位番号レジスタおよび下位番号のバイト位置に置かれる。ＣＰＵＩＤレジスタ４は、プロセッサの特徴に関する一般的なアプリケーションレベルの情報を提供する。これは、所与の特徴がそのプロセッサ・モデルでサポートされるかどうかを示すために使用される１組のフラグ・ビットを含む。１つのビットが１であるとき、その特徴はサポートされ、０であるとき、その特徴はサポートされない。新しい特徴が将来のプロセッサ・モデルに追加される（またはそこから除去される）と、新しい特徴の存在（または除去）は新しい特徴ビットによって示される。ＣＰＵＩＤレジスタ４は論理的に２等分され、そのどちらの部分も一般的な特徴および機能情報を含むが、異なる使用法モデルおよびアクセス機能を有し、この情報は任意の使用可能または使用不可特徴の状況を反映している。ＣＰＵＩＤレジスタ４の上半分と下半分はいずれも間接レジスタ移動（move indirect register）命令によりアクセス可能であり、実装例次第で、このアクセスのための待ち時間は長くなる可能性があり、このアクセス方式は自己選択を使用する短待ち時間コード・バージョン管理には適していない。加えて、ＣＰＵＩＤレジスタ４の上半分はテスト特徴命令を使用してもアクセス可能であり、このアクセスの待ち時間はテスト・ビット命令のものに匹敵し、このアクセス方式は自己選択を使用する短待ち時間コード・バージョン管理を可能にする。

「z/Architecture Principles ofOperation」には、ＩｎｔｅｌＣＰＵＩＤレジスタのように、基礎をなす中央演算処理装置（ＣＰＵ）またはプロセッサの特徴（またはアーキテクチャ・レベル）の知識をソフトウェアに提供する、拡張機構リスト保管（ＳＴＦＬＥ：Store Facility List Extended）命令が示されている。ＳＴＦＬＥ命令は、以下の表１に示すフォーマットを有する。

ＳＴＦＬＥ命令（表１）は、命令コード・フィールド・ビット（０〜１５）と、レジスタ・フィールドＢ２（１６〜１９）と、変位（即値）フィールドＤ２（２０〜３１）とを含む。マシンによってＳＴＦＬＥ命令を実行すると、その命令のＢ２フィールドによって指定されたレジスタの内容を１２ビットのＤ２即値フィールドに加えることによって決定されたプログラム・メモリ位置内の機構に関する情報を提供するビットのリストが保管され、そのメモリ位置は第２オペランド・アドレス（（Ｂ２）＋Ｄ２）によって指定されたダブルワード（８バイト、１つのワードは４バイトである）から始まる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅにおけるプログラム・メモリ位置のアドレスは動的アドレス変換（ＤＡＴ）の対象になる。

予約ビットは、ある機構を表すために現在割り当てられていないビットである。機構ビットが割り当てられている最左端ダブルワードの場合、予約ビットはゼロとして保管される。あるモデルについて最高位番号の機構ビットが割り当てられているダブルワードの右側のダブルワードは、保管される場合もあれば、保管されない場合もある。アクセス例外およびＰＥＲイベントは、保管されないダブルワードについて認識されない。ダブルワード内の第２オペランドのサイズは、汎用レジスタ０のビット５６〜６３に指定された値より１大きい。汎用レジスタ０の残りのビットは割り当てられておらず、ゼロを含むはずであり、そうではない場合、プログラムは将来、矛盾せずに動作しない可能性がある。

第２オペランドのサイズが、あるモデルについて割り当てられた機構ビットのすべてを含むのに十分な大きさである場合、完全な機構リストが第２オペランド位置に保管され、汎用レジスタ０のビット５６〜６３がそのモデルについて割り当てられた機構ビットのすべてを含むのに必要なダブルワードの数より１少ない数を含むように更新され、条件コード０が設定される。

第２オペランドのサイズが、あるモデルについて割り当てられた機構ビットのすべてを含むのに十分な大きさではない場合、第２オペランド・サイズによって指定されたダブルワードの数のみが保管され、汎用レジスタ０のビット５６〜６３がそのモデルについて割り当てられた機構ビットのすべてを含むのに必要なダブルワードの数より１少ない数を含むように更新され、条件コード３が設定される。

この命令を実行した結果、条件コード値が設定され、その条件コード値はプログラム状況ワード（ＰＳＷ）でコンテキスト・スイッチ中に保存される。

特殊条件：
第２オペランドはダブルワード境界上に指定しなければならず、そうではない場合、指定例外が認識される。

結果条件コード：
０完全な機構リストが保管された
１ −
２ −
３不完全な機構リストが保管された

プログラム例外：
・アクセス（保管、第２オペランド）
・動作（拡張機構リスト保管機構がインストールされない場合）
・指定

プログラミング上の注意：
拡張機構リスト保管のパフォーマンスは、記憶装置内のバイトを単純にテストする場合よりかなり遅くなる可能性がある。ある機構の存在について頻繁にテストする必要があるプログラム−−たとえば、その機構をあるパスで使用するが、他のパスでは使用しないというデュアルパス・コード−−は、初期設定中に拡張機構リスト保管命令を１回実行しなければならない。その後、プログラムは、マスク下テスト（TEST UNDER MASK）などの命令を使用して、保管されている結果を検査することにより、その機構の存在についてテストすることができる。

条件コード０が設定された場合、汎用レジスタ０のビット５６〜６３は、保管されたダブルワードの数を示すように更新される。プログラムが汎用レジスタ０内の結果を無視することを選択した場合、拡張機構リスト保管を実行する前に記憶装置内の第２オペランド全体がゼロに設定されることを保証しなければならない。

表２は、従来技術のｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ割り当てＳＴＦＬＥビットとそれぞれの意味を示している。１つのビットは、その意味が真である場合、現在のアーキテクチャ・モードにかかわらず、１に設定される。特定のアーキテクチャ・モードに適用されると言われない限り、１つの意味が現在のアーキテクチャ・モードに適用される。

割り当てられていないビットは新しい機構を示すために予約され、これらのビットは将来、１として保管することができる。

従来技術のｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ機構リストは、以下の表２に示されているように定義される。
表２
ビットが１のときのビットの意味：
０ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの第７章および第１０章の命令要約図に「Ｎ３」とマークされている命令がインストールされる。
１ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードがインストールされる。
２ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードがアクティブである。このビットがゼロである場合、ＥＳＡ／３９０アーキテクチャ・モードがアクティブである。
３ＤＡＴ強化機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。ＤＡＴ強化機構は、ＤＡＴテーブル項目無効化（ＩＤＴＥ：INVALIDATE DAT TABLE ENTRY）命令および比較交換パージ（ＣＳＰＧ：COMPARE AND SWAP AND PURGE）命令を含む。
４ＤＡＴテーブル項目無効化（ＩＤＴＥ）は、１つまたは複数のセグメント・テーブル項目が無効化されたときに、結合された領域セグメント・テーブル項目を選択的にクリアすることにより、無効化クリア動作を実行する。また、ＩＤＴＥは、ＡＳＣＥによるクリア動作も実行する。ビット４が１でない限り、ＩＤＴＥは単純にすべてのＴＬＢをパージする。ビット４が１である場合、ビット３は１である。
５ＤＡＴテーブル項目無効化（ＩＤＴＥ）は、１つまたは複数の領域テーブル項目が無効化されたときに、結合された領域セグメント・テーブル項目を選択的にクリアすることにより、無効化クリア動作を実行する。ビット５が１である場合、ビット３および４は１である。
６ＡＳＮ／ＬＸ再利用（ASN-and-LX reuse）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
７拡張機構リスト保管機構がインストールされる。
８拡張ＤＡＴ機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
９実行状況感知（sense-running-status）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
１０条件付きＳＳＫＥ機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
１１構成トポロジ機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
１６拡張変換機構２がインストールされる。
１７メッセージ・セキュリティ・アシストがインストールされる。
１８長変位（long-displacement）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
１９長変位機構が高いパフォーマンスを有する。ビット１９が１である場合、ビット１８は１である。
２０ＨＦＰ乗算加算／減算（HFP-multiply-and-add/subtract）機構がインストールされる。
２１拡張即値（extended-immediate）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
２２拡張変換機構３がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
２３ＨＦＰ非正規拡張（HFP-unnormalized-extension）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
２４ＥＴＦ２強化機構がインストールされる。
２５急速クロック保管（store-clock-fast）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
２６解析強化機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
２７任意選択指定移動（move-with-optional-specifications）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
２８ＴＯＤクロック・ステアリング（TOD-clock-steering）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
３０ＥＴＦ３強化機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
３１ＣＰＵ時間抽出機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
３２比較交換保管（compare-and-swap-and-store）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
３３比較交換保管機構２がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
３４汎用命令拡張（general-instructions-extension）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
３５拡張実行（execute-extensions）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
３９ＩＢＭ内部使用に割り当てられている。
４１浮動小数点サポート強化機構（ＦＰＲ−ＧＲ転送、ＦＰＳ符号操作、およびＤＦＰ丸め）がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
４２ＤＦＰ（１０進浮動小数点）機構がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。
４３ＤＦＰ（１０進浮動小数点）機構が高いパフォーマンスを有する。ビット４３が１である場合、ビット４２は１である。
４４ＰＦＰＯ命令がｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードでインストールされる。

１つの命令は、アーキテクチャ内の単一機能を実行するか、場合によっては、複数の選択可能機能のうちのいずれかを実行することができる。１つの命令について定義された選択可能機能はマシンごとに異なる可能性がある。たとえば、多機能命令は、設計された命令セットに初めて導入された場合、いくつかの選択可能機能しか有することができない。その後の設計された命令セットは、前に導入された多機能命令に対してより多くの選択可能機能を導入することができる。一実施形態では、ＶＭには物理プロセッサの選択可能機能のサブセットを割り当てることができ、それにより、ＶＭの論理プロセッサ上で実行される命令は、論理プロセッサの使用可能機能のリストを照会することができ、物理プロセッサがもっと多くの選択可能機能を実行できる場合でも、ＶＭに割り当てられた機能のみが返される。一実施形態では、これは、使用可能機能の縮小リストを提示するために、ゲスト（仮想計算機）によるこの照会機能の実行をハイパーバイザがトラップまたはインターセプトできるようにする命令指示機能インターセプト機構（ＦＩＩＩＦ：Function-Indicating-Instruction Interception Facility）により実施される。他の実施形態では、ハイパーバイザは、たとえば、ビット・マスクにより、ゲストに報告すべき機能のセットを指定し、多機能命令の照会機能がこのリストを報告する。さらに、一実施形態では、論理プロセッサ上で実行される命令は、選択された選択可能機能を実行しようと試みる場合、プログラム例外を経験することになる。

選択可能機能を有する命令の一例は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの暗号メッセージ命令である。

暗号メッセージ（ＫＭ）命令は、複数の暗号メッセージ機能のうちのいずれかを実行することができる。暗号メッセージによって提供される機能のうちの１つは、プロセッサによってサポートされる暗号メッセージ機能のビット有効リストについてプロセッサに照会することである。

暗号メッセージ命令（表３）のフォーマットは以下の通りであり、ここでＲ１は第１の汎用レジスタを指定し、Ｒ２は第２の汎用レジスタを指示する。

暗号メッセージ命令（表３）の実行は以下の通りである。
暗黙の汎用レジスタ０内の機能コードによって指定された機能が実行される。
命令のビット１６〜２３は無視される。
汎用レジスタ０のビット位置５７〜６３は機能コードを含む。

暗号メッセージおよびチェーニング付き暗号メッセージについて、それぞれ、現在割り当てられている機能コード（０〜３および１８〜２０）は表４に示されている。その他の機能コードはいずれも割り当てられていない。暗号機能の場合、ビット５６は、暗号化動作が実行されるかまたは暗号化解除動作が実行されるかを指定する修飾ビットである。この修飾ビットは、他のすべての機能について無視される。汎用レジスタ０の他のすべてのビットは無視される。

暗黙の汎用レジスタ１は、記憶装置内のパラメータ・ブロックの最左端バイトの論理アドレスを含む。２４ビットのアドレッシング・モードでは、汎用レジスタ１のビット位置４０〜６３の内容がアドレスを構成し、ビット位置０〜３９の内容は無視される。３１ビットのアドレッシング・モードでは、汎用レジスタ１のビット位置３３〜６３の内容がアドレスを構成し、ビット位置０〜３２の内容は無視される。６４ビットのアドレッシング・モードでは、汎用レジスタ１のビット位置０〜６３の内容がアドレスを構成する。

照会機能は、その他の機能の可用性を示す手段を提供する。命令のフィールドによって指定された汎用レジスタの内容（Ｒ１、Ｒ２）およびＲ２＋１は、照会機能については無視される。

その他のすべての機能の場合、第２オペランド（Ｒ２によって指定される）は、パラメータ・ブロック内の暗号鍵を使用して機能コードによって指定された通りに暗号化され、その結果は第１オペランド位置に置かれる。

チェーニング付き暗号メッセージの場合、暗号化はパラメータ・ブロック内の初期チェーニング値も使用し、このチェーニング値は動作の一部として更新される。２４ビットのアドレッシングのためのレジスタ使用については表５に示されている。

Ｒ１フィールドは汎用レジスタを指定するものであって、偶数番号レジスタを指定しなければならず、そうではない場合、指定例外が認識される。

Ｒ２フィールドは汎用レジスタの奇偶対を指定するものであって、偶数番号レジスタを指定しなければならず、そうではない場合、指定例外が認識される。

第１および第２オペランドの最左端バイトの位置は、それぞれ、Ｒ１およびＲ２汎用レジスタの内容によって指定される。第２オペランド位置のバイト数は汎用レジスタＲ２＋１に指定される。第１オペランドは第２オペランドと同じ長さである。

動作の一部として、汎用レジスタＲ１およびＲ２内のアドレスは処理されたバイト数だけ増分され、汎用レジスタＲ２＋１内の長さは同じ数だけ減分される。アドレスおよび長さの形成および更新はアドレッシング・モードに依存する。

２４ビットのアドレッシング・モードでは、汎用レジスタＲ１およびＲ２のビット位置４０〜６３の内容が、それぞれ、第１および第２オペランドのアドレスを構成し、ビット位置０〜３９の内容は無視され、更新されたアドレスのビット４０〜６３は汎用レジスタＲ１およびＲ２内の対応するビットに取って代わり、更新されたアドレスのビット位置４０からの繰り上がりは無視され、汎用レジスタＲ１およびＲ２のビット位置３２〜３９の内容はゼロに設定される。３１ビットのアドレッシング・モードでは、汎用レジスタＲ１およびＲ２のビット位置３３〜６３の内容が、それぞれ、第１および第２オペランドのアドレスを構成し、ビット位置０〜３２の内容は無視され、更新されたアドレスのビット３３〜６３は汎用レジスタＲ１およびＲ２内の対応するビットに取って代わり、更新されたアドレスのビット位置３３からの繰り上がりは無視され、汎用レジスタＲ１およびＲ２のビット位置３２の内容はゼロに設定される。６４ビットのアドレッシング・モードでは、汎用レジスタＲ１およびＲ２のビット位置０〜６３の内容が、それぞれ、第１および第２オペランドのアドレスを構成し、更新されたアドレスのビット０〜６３は汎用レジスタＲ１およびＲ２の内容に取って代わり、ビット位置０からの繰り上がりは無視される。

２４ビットと３１ビットのどちらのアドレッシング・モードでも、汎用レジスタＲ２＋１のビット位置３２〜６３の内容が、第１および第２オペランド内のバイト数を指定する３２ビットの符号なし２進整数を形成し、ビット位置０〜３１の内容は無視され、更新された値のビット３２〜６３は汎用レジスタＲ２＋１内の対応するビットに取って代わる。６４ビットのアドレッシング・モードでは、汎用レジスタＲ２＋１のビット位置０〜６３の内容が、第１および第２オペランド内のバイト数を指定する６４ビットの符号なし２進整数を形成し、更新された値は汎用レジスタＲ２＋１の内容に取って代わる。

２４ビットまたは３１ビットのアドレッシング・モードでは、汎用レジスタＲ１、Ｒ２、およびＲ２＋１のビット位置０〜３１の内容は常に変わらない。表５は、上述の汎用レジスタの内容を描写している。

アクセス・レジスタ・モードでは、アクセス・レジスタ１、Ｒ１、およびＲ２は、それぞれ、パラメータ・ブロック、第１および第２オペランドを含むアドレス・スペースを指定する。

この結果は、処理が第１および第２の両方のオペランドの左端から始まって、ブロックごとに右に進む場合のように得られる。汎用レジスタＲ２＋１内に指定されたように第２オペランド内のバイト数が処理され、第１オペランド位置に置かれたとき（通常完了という）または第２オペランドの長さより小さく、ＣＰＵが決定したブロック数が処理されたとき（部分完了という）に、動作が終了する。ＣＰＵが決定したブロック数はモデルに依存し、命令が実行されるたびに異なる数になる可能性がある。ＣＰＵが決定したブロック数は、通常、非ゼロである。特定の異常な状況では、この数がゼロになる可能性があり、進行なしで条件コード３が設定される可能性がある。しかし、ＣＰＵは、この進行なしのケースの無限再発を防止する。

以下の状況のいずれかが発生した場合、第１オペランド位置およびチェーニング値フィールド内の結果は予測不能である。
暗号鍵フィールドが第１オペランドのいずれかの部分にオーバラップする。
チェーニング値フィールドが第１オペランドまたは第２オペランドのいずれかの部分にオーバラップする。
第１および第２オペランドが破壊的にオーバラップする。処理が一度に１バイトずつ左から右に実行されると想定して、データがそこに移動した後で第１オペランド位置がソースとして使用されるときに、オペランドは破壊的にオーバラップすると言われる。

通常完了により動作が終了すると、条件コード０が設定され、Ｒ２＋１内の結果値はゼロになる。部分完了により動作が終了すると、条件コード３が設定され、Ｒ２＋１内の結果値は非ゼロになる。

ストレージ変更ＰＥＲイベントが認識されると、そのイベントが報告される前に、４Ｋより少ない追加バイトが第１オペランド位置に保管される。

第２オペランド長が最初にゼロである場合、パラメータ・ブロック、第１オペランド、および第２オペランドはアクセスされず、汎用レジスタＲ１、Ｒ２、およびＲ２＋１は変更されず、条件コード０が設定される。

Ｒ１フィールドとＲ２フィールドの内容が同じである場合、指定されたレジスタの内容は、処理されたバイト数の２倍ではなく、処理されたバイト数だけ増分される。

その他のＣＰＵおよびチャネル・プログラムによって観察されるように、パラメータ・ブロックおよびストレージ・オペランドに対する参照は多重アクセス参照になる可能性があり、これらの記憶位置へのアクセスは必ずしもブロックコンカレント（block-concurrent）ではなく、これらのアクセスまたは参照のシーケンスは未定義である。

特定の異常な状況では、処理された第１および第２オペランドの最後のユニットを反映するためにレジスタおよびチェーニング値を更新せずに条件コード３を設定することにより、命令実行が完了する可能性がある。このケースで処理されたユニットのサイズは状況およびモデルに依存するが、処理されたが報告されていない第１および第２オペランドの一部分が記憶装置内でオーバラップしないように制限される。いずれのケースでも、適用可能であれば、処理された第１オペランド位置のすべてについて、変更ビットが設定され、ＰＥＲストレージ変更イベントが報告される。

オペランドのうち、命令の単一実行で処理されるより大きい部分について、アクセス例外が報告される可能性があるが、オペランドの長さを超える位置または処理されている現在の位置を４Ｋバイトより大きく超える位置については、アクセス例外は認識されない。

暗号メッセージに関する機能コードは以下の通りである。

一例として暗号メッセージ命令を使用すると、マシンの一例は暗号メッセージ機能を実装することができる。この実装例では、ホスト・プロセッサは示されている機能のすべて（機能コード０〜３および１８〜２０）を実装することができる。ホスト・オペレーティング・システム（ＯＳ）（またはハイパーバイザ）は、ゲストＯＳのために１つまたは複数の仮想計算機を作成することができる。仮想計算機は、暗号メッセージ命令を有するものではなく、前のレベルのアーキテクチャについて定義することができる。

一実施形態によれば、命令ブロッキング機構がインストールされ、暗号メッセージ命令がＶＭ用のブロック化命令として指定された場合、基礎をなすホスト・マシンが暗号メッセージ命令をサポートしている場合でも、仮想計算機は、仮想計算機内で実行されるプログラムによる暗号メッセージ命令実行を許可しないであろう。ＶＭ内で暗号メッセージ命令を実行しようと試みると、その結果、プログラム・チェック（プログラム例外）が発生するであろう。

他の実施形態によれば、機能ブロッキング機構がインストールされ、暗号メッセージ機能のサブセット（たとえば、機能コード０〜３）のみがＶＭ内で許可された場合、基礎をなすホスト・マシンが機能コード（０〜３および１８〜２０）をサポートする暗号メッセージ命令をサポートしている場合でも、仮想計算機は、暗号メッセージ実行を許可するであろうが、仮想計算機内で実行されるプログラムによる、０〜３以外の機能コードを有する暗号メッセージ命令の暗号メッセージ命令実行を許可しないであろう。１８〜２０のうちのいずれかなど、０〜３以外の機能コードを有する暗号メッセージ命令を実行しようと試みると、その結果、プログラム・チェック（プログラム例外）が発生するであろう。

他の実施形態では、機能テスト／照会機構がインストールされ、暗号メッセージ機能のサブセット（たとえば、機能コード０〜３）のみがＶＭ内で許可された場合、基礎をなすホスト・マシンが機能コード０〜３および１８〜２０をサポートしている場合でも、暗号メッセージ機能の暗号メッセージ照会を実行すると、機能コード０〜３のみが返されるであろう。

命令ブロッキング機構：
図１２を参照すると、ＶＭ内の仮想アーキテクチャ・レベル（ＶＡＬ）命令ブロッキング機構の機能が示されている。ＶＭ内で実行すべき各命令（記憶装置内の命令の列に示されている通り）は命令コードを含む。いくつかの実装例では、命令コードは命令９０１、９０２、９０３、９０４内の単一フィールドである。他の実装例では、命令コードは、命令９０５（命令コード｜｜命令コード）、９０６（命令コード｜｜命令コード）の２つ以上のフィールドに分散することができる。好ましくは、回路、マイクロコード、またはこれらの組み合わせは、命令コードに基づいて、実行すべき命令が現在の仮想計算機によってサポートされているかどうかを判断することになるであろう。サポートされていない場合、プログラム割り込み、たとえば、プログラム例外が示され、命令が抑制されるであろう。

一実装例では、実行すべき命令の命令コードは、その命令コードに関連する項目の位置を突き止めるために命令コード・テーブル９０７内へのインデックスを付けるために使用されるであろう。突き止められた項目は、その命令コードによってサポートされるマシン・レベル（ＭＬ）を示すコードを含むことになるであろう。他の実装例では、各仮想計算機は命令コード・テーブルを有し、テーブル内の項目は命令コードが仮想計算機によってサポートされているかどうかを示すであろう。

図１３を参照すると、テーブル９０７から入手したコード（マシン・レベル（ＭＬ））１００２は、１００８で仮想計算機の状態記述テーブル１００４の状態記述項目（ＩＢＣ）１００５と照らし合わせて比較され、マシン・レベル・コード１００２がＩＢＣ状態記述項目１００５より大きい場合、その命令は１００７で通常通りに実行され、そうではない場合、実行しようという試みの結果、１００６でプログラム例外が発生するであろう。他の実施形態では、命令コード・フィールドに加えてまたはそれ以外の命令のフィールドは、命令コード・テーブル９０７内へのインデックスを付けるために使用することができる。たとえば、命令コードは、従来のマシン・アーキテクチャにおいて、新しい機能を提供するためにより新しいアーキテクチャ・レベルで使用される予約フィールド（０になるかまたは無視されるもの）を有することができる。一実施形態は、命令コード・テーブル９０７内へのインデックスを付けるための命令コードとともにこれらのビットを含むであろう。他の実施形態では、命令コード・テーブル９０７は、ＭＬフィールドに加えて、関連命令において予約ビットの許可使用を示すために使用されるフィールドを有することができる。たとえば、命令が４つの予約ビットを有する場合、ＭＬテーブルは、すべてのビットが０でなければならない場合に００００を含み、（ＶＭに関する命令の新たに導入された機能を許可して）そのフィールドの対応する事前予約ビットが０または１になり得ることを１が示す場合に選択されたビット内に１を含むことができる。

命令テスト／照会機構：
命令テスト／照会機構の機能ブロッキング機構がインストールされた場合（図１４）、命令コード・テーブル項目１００１は、一実施形態では、機能コード・フィールド（ＦＣｘ）１００３（または機能コード・テーブル１１０８を指すポインタ）をさらに含むことができる。機能コード・フィールド１００３（または機能コード・テーブル１１０８の項目１１０７）は、１１０３で実行すべき機能コード１１０２と比較される。機能コードが匹敵する場合、命令は１１０５で機能コードを使用するために許可され、１１０３で機能コードが匹敵しない場合、命令実行により、１１０４でプログラム例外または指定例外（プログラム・チェック）などのプログラム割り込みが行われる。

図１５を参照すると、命令テスト／照会機構の機能テスト／照会ブロッキング機構がインストールされた場合、命令のインストール済み機能を決定するために任意の照会命令１２０１が実行される場合、１２０５で仮想計算機によって許可された機能コードのみが返される。一実施形態では、このような照会に応答するために仮想計算機によって使用されるビット有効テーブル１１０８が仮想計算機に提供される。他の実施形態では、ＶＭ内の命令の許可された機能コード１１０７の結果を作成するためにホスト・マシンのインストール済み機能コードとのＡＮＤが取られるように、仮想計算機にマスクが提供される（図示せず）。

図１２を参照すると、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ命令フォーマットの例が示されている。フォーマット９０１は２バイトのフォーマットを描写しており、命令コード（Ｏｐ）は上位バイトを占有し、汎用レジスタ・フィールドＲ１およびＲ２は残りのバイトのそれぞれ４ビットを占有する。フォーマット９０２は２バイトの命令コード専用命令フォーマットを描写している。フォーマット９０３は、１バイトの命令コード（Ｏｐ）とそれに続く３つのレジスタ・フィールド（Ｒ１、Ｘ２、およびＢ２）と次の変位フィールド（Ｄ２）と呼ばれる即値フィールドとを有する、４バイト（ワード）の命令を描写している。フォーマット９０４は、２バイトの命令コード（Ｏｐ）とそれに続く４ビットのレジスタ・フォールド（Ｂ２）と次の１２ビットの即値フィールド（Ｉ２）とを有する、４バイトの命令を描写している。フォーマット９０５は、１バイトの命令コード（Ｏｐ）とそれに続く４ビットのマスクＭ１とそれに続く４ビットの命令コード拡張（Ｏｐ）および予約された４ビット・フィールドとそれに続く１２ビットの即値フィールド（Ｉ２）とを有する、４バイトの命令を描写している。フォーマット９０６は、１バイトの命令コード（Ｏｐ）とそれに続く３つのレジスタ・フィールド（Ｒ１、Ｘ２、およびＢ２）と次の変位フィールド（ＤＬ２）と呼ばれる即値フィールドとそれに続く８ビットの即値フィールド（ＤＨ２）および８ビットの命令コード拡張（Ｏｐ）とを有する、６バイトの命令を描写している。

図１２および図１３を参照すると、一実施形態では、仮想計算機の論理プロセッサによる実行のために命令が取り出されると、命令の命令コード（複数も可）を検索引数として使用して、命令コード・テーブル９０７が検索される。１００１でその命令について項目が見つかった場合、その項目は命令許可情報を決定するための情報１００２、１００３を含む。好ましい一実施形態では、１つの項目は、その命令をサポートしているアーキテクチャのマシン・レベルを示すコード（ＭＬ）を指定するフィールド１００２を含む。状態記述１００４は各ＶＭについて提供される。状態記述は、ＶＭがシミュレートする予定のアーキテクチャのマシン・レベルを表すフィールド（ＩＢＣ）１００５を含む。１００５でその命令をサポートしているアーキテクチャのマシン・レベル（ＭＬ）がＶＭがシミュレートする予定のアーキテクチャのマシン・レベル（ＩＢＣ）より大きい場合、プログラム例外（プログラム・チェック）が信号で通知され、一実施形態では、その命令の実行を抑制することができる。これに反して、その命令をサポートしているアーキテクチャのマシン・レベル（ＭＬ）がＶＭがシミュレートする予定のアーキテクチャのマシン・レベル（ＩＢＣ）より大きくない場合、その命令は実行することが許可される。

いくつかの環境では、複数の機能のいずれかを実行することができる命令（上述の暗号メッセージ命令など）が提供される。命令による機能の選択は、その機能を表す機能コード（ＦＣ）を指定することによるものにすることができる。機能コードは、その命令によって間接的に指定するか、または、たとえば、その命令のビットまたはフィールドによって明示的に指定することができる。場合によっては、特定の機能コードをマシン・アーキテクチャ・レベルに最初に実装することができ（たとえば、０〜３）、追加の機能コードをその後のマシン・アーキテクチャ・レベルで追加することができる。ＶＭには、より古いアーキテクチャ・レベルの機能コードのみを実行し、より新しいアーキテクチャ・レベルの機能の実行をブロック（防止）できるようにする能力を提供することができる。

図１４を参照すると、これは、命令コード・テーブル項目１００１内に機能コード・フィールド（ＦＣｘ）１００３を有することによって達成することができる。命令を実行しようとしている場合、ＦＣｘフィールド１００３は、ホスト・プロセッサによってサポートされる実際の機能コードではなく、返すことが許可された機能コード・リストを指定する。一実施形態では、命令コード・テーブル項目のＦＣｘフィールド１００３は、許可された機能コード（ＦＣ）１１０７を含む項目の位置を突き止めるために１１０６でＦＣｘテーブル１１０８内へのインデックスを付けるためにＩＢＣフィールド１００５と連結される。許可されたＦＣ１１０７は、命令１１０２によって指定されたＦＣと比較される（暗号メッセージ命令では、汎用レジスタ０１１０１のビット１１０２は指定されたＦＣ１１０２を含む）。１１０３でＦＣ値が許可されている場合、１１０５でＦＣビットによって表された機能の通常実行が許可される。１１０３でＦＣ値が許可されていない場合、１１０４で指定例外などのプログラム例外（プログラム・チェック）イベントが実行される。同様に、機能照会／テスト動作１２０１（暗号メッセージ命令の照会動作など）を実行するときに、命令コード・テーブル項目のＦＣｘビット１００３は、その命令コードが命令コード・テーブル項目１００１の位置を突き止める命令について許可されたＦＣ１１０７の位置を突き止めるためにＦＣｘテーブル１１０８内へのインデックスを付けるためにＩＢＣビット１００５と連結される。次に、１１０５で許可されたＦＣは機能照会／テスト動作によって指定された位置に返される。

一実施形態では、ＦＣＸビットが０である場合、ＦＣｘテーブル１１０８へのアクセスはまったく実行されず、対応する命令によって示される任意の機能コードが変換なしで使用される。

一実施形態では、命令に対するその他のアーキテクチャ変更は、機能コードについて説明したものと同じメカニズムを使用することができる。この場合、例えば、アーキテクチャ・レベルの命令９０５では、命令コード拡張フィールドとＩ２フィールドとの間のビットが予約されている（００００）。好ましくは、非ゼロ・ビットがまだサポートされていない機能をサポートする環境でその命令が適切に実行することを確認するために、０の有無について予約ビットがテストされる。より新しいアーキテクチャでは、新しい機能を識別するために予約ビットのうちの１つまたは複数を使用して新しい機能を実装する。一例では、これらの４つの予約ビット（Ｒｅｓ）は、図１４にＦＣビット１１０２について示されているようにそれらがサポートされているかどうかを判断するためにＦＣｘテーブル１１０８内へのインデックスを付けることができる。この場合、連結は、機能コードについては０｜｜ＩＢＣ｜｜ＦＣｘになり、新機能許可テスト１１０３については１｜｜ＩＢＣ｜｜ＦＣｘになるであろう。ＦＣ１１０２が許可されたＦＣ１１０７と比較される代わりに、命令９０５のＲｅｓフィールドは、１１０３でその機能が許可されているかどうかを判断するために許可されたＦＣビット１１０７と照らし合わせてチェックされるであろう。

他の実施形態では、命令９０５のＲｅｓフィールドは、そのフィールドによって導入された機能が許可されているかどうかを判断するために命令コード・テーブル９０７内へのインデックスを付けるために、それが９０５の命令コードの第３の命令コード拡張である場合のように連結することができるであろう。

命令の取り出しの一部として、またはそれ以後、ＣＰＵは、その命令の特定の属性、たとえば、オペランドの数、オペランドのタイプ（ストレージまたはレジスタ）、オペランド位置合わせ要件、および許可要件を決定することができる。エミュレーション環境では、この決定は、命令コードをインデックスとして使用する単純なテーブル・ルックアップの結果になる可能性があり、高性能ＣＰＵハードウェア実装例では、この決定は、プロセッサの命令デコード回路内に組み込むことができる。したがって、命令をデコードするときに、その命令に関するマシン・レベルと、許可されたマシン・レベルを示すプログラマブル値とを比較することができる。許可された値より高いマシン・レベルを有する命令をデコードする場合、その命令は、実装例に応じて、ディスパッチ、実行、または完了されないようにブロックされることになり、無効な命令コードに関するマシン依存例外が生成される可能性がある。

仮想アーキテクチャ・レベル機構では、各命令に関連する追加の属性、すなわち、その命令が最初にアーキテクチャに導入されたマシン・レベルを取り入れることができる。このマシン・レベルは、連続体上でエンコードされた数字ポイント（たとえば、第２のファームウェア・レベルの第１０世代マシンを意味する１０．２）にすることができるか、または単純に最新のマシン・レベルに対する値（たとえば、現在のマシンより２世代前のマシンに命令が導入されたことを意味する２［または−２］）にすることができる。

図１６を参照すると、一実施形態では、特定の命令１２５８は、プロセッサによって実行されないようにブロックされる。１２５１で命令ブロッキング値が設定される。１２５２で命令はプロセッサによって実行されるために取り出され、その命令は命令コードを含み、その命令はプロセッサによってサポートされる。命令が実行される場合、実行が許可されるかどうかを判断するために、命令ブロッキング値と命令（または命令の命令コード）との比較が行われる。１２５４で命令ブロッキング値が命令の実行を許可することに応答して、１２５５で取り出された命令をプロセッサによって実行し、１２５４で命令ブロッキング値が命令の実行を許可しないことに応答して、取り出された命令の実行をブロックし、１２５６でプログラム例外イベントを引き起こす。

図１７を参照すると、一実施形態では、プロセッサは仮想計算機の論理プロセッサであり、取り出しは論理プロセッサによって実行される。１２５４で仮想計算機の命令ブロッキング値の決定が行われ、命令ブロッキング値は１つまたは複数の物理プロセッサを有する論理プロセッサ内に設定され、その命令は１つまたは複数の物理プロセッサによってサポートされ、命令ブロッキング値が命令の実行を許可することに応答して、１３５２でその実行が論理プロセッサによって行われる。命令がブロックされる場合、１２５６でプログラム例外イベントが報告される。

図１８を参照すると、一実施形態では、プロセッサは仮想計算機の論理プロセッサの１つまたは複数の物理プロセッサであり、１４５１で命令ブロッキング値は１つまたは複数の物理プロセッサ内に設定され、取り出しは１つまたは複数の物理プロセッサによって実行される。命令がブロックされるかどうかを判断するために、物理プロセッサは１４５２で命令ブロッキング値と実行すべき命令とを比較し、物理プロセッサは１４５４で命令を実行するか、または１４５５でプログラム例外イベントを引き起こす。

図１９を参照すると、一実施形態では、命令ブロッキング値は、命令の実行をブロックするために仮想計算機について定義され、１５５３で仮想計算機が物理プロセッサを使用できるようにしたことに応答して１５５１で命令ブロッキング値を設定し、１５５２で他の命令ブロッキング値が設定され、他の命令ブロッキング値は他の論理プロセッサを有する他の仮想計算機について定義され、１５５３で他の仮想計算機が物理プロセッサを使用できるようにしたことに応答して他の命令ブロッキング値を設定し、１２５４で他の命令ブロッキング値が命令の実行を許可することに応答して、１２５５で他の論理プロセッサによる命令の実行を許可し、１２５４で他の命令ブロッキング値が命令の実行を許可しないことに応答して、１２５６で他の論理プロセッサによる命令の実行を許可しない。

図１６を参照すると、一実施形態では、命令１２５８は、その命令１２５８が複数の選択可能機能のうちの選択済み機能１２５９に関連する許可された機能コードを使用することに応答して、許可された命令になり、命令は、その命令が許可されていない機能コードを使用することに応答して、許可されていない命令になり、機能コードは命令によって指定される。

一実施形態では、取り出された命令は実行すべき機能を指定し、その命令の命令コードは命令ブロッキング値の位置を突き止めるためにテーブル内へのインデックスを付けるために使用され、命令ブロッキング値は許可フィールドを含み、許可フィールドは許可された機能を決定するために使用される。その機能が許可された機能であることに応答して、命令の実行が許可され、その機能が許可されていない機能であることに応答して、命令の実行が許可されない。

上記の説明は、コンピュータ・システムの一実施形態の用語および構造を理解する際に有用である可能性がある。諸実施形態は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅまたはそれについて提供された説明に限定されない可能性がある。諸実施形態は、本明細書の教示とともにその他のコンピュータ製造業者のその他のコンピュータ・アーキテクチャに有利に適用することができる。

好ましい諸実施形態について本明細書で例示し説明してきたが、諸実施形態は本明細書に開示されている正確な構造に限定されない可能性があることは理解すべきである可能性があり、特許請求の範囲に定義された本発明の範囲内に入るすべての変更および修正に対する権利は留保することができる。

Claims

特定の命令がプロセッサによって実行されないようにブロックするためのコンピュータで実装される方法であって、前記方法が、
命令ブロッキング値を設定することと、
前記プロセッサによって実行すべき命令を取り出すことであって、前記命令が命令コードを含み、前記命令が前記プロセッサによってサポートされることと、
前記命令ブロッキング値が前記命令の実行を許可することに応答して、前記取り出された命令を前記プロセッサによって実行することと、
前記命令ブロッキング値が前記命令の実行を許可しないことに応答して、前記取り出された命令の実行をブロックし、プログラム例外イベントを引き起こすこと
を含む、方法。
前記プロセッサが仮想計算機の論理プロセッサであり、前記取り出しが前記論理プロセッサによって実行され、前記方法が、
前記仮想計算機の前記命令ブロッキング値を決定することであって、前記命令ブロッキング値が１つまたは複数の物理プロセッサを有する前記論理プロセッサ内に設定され、前記命令が前記１つまたは複数の物理プロセッサによってサポートされ、前記命令ブロッキング値が前記命令の実行を許可することに応答して、前記実行が前記論理プロセッサによって行われること
をさらに含む、請求項１記載の方法。
前記プロセッサが仮想計算機の論理プロセッサの１つまたは複数の物理プロセッサであり、前記命令ブロッキング値が前記１つまたは複数の物理プロセッサ内に設定され、前記取り出しが前記１つまたは複数の物理プロセッサによって実行される、請求項１記載の方法。
前記命令ブロッキング値が、前記命令の実行をブロックするために前記仮想計算機について定義され、前記仮想計算機が前記物理プロセッサを使用できるようにしたことに応答して前記命令ブロッキング値を設定することと、
他の論理プロセッサを有する他の仮想計算機について定義された他の命令ブロッキング値を設定することであって、前記他の仮想計算機が前記物理プロセッサを使用できるようにしたことに応答して前記他の命令ブロッキング値を設定することと、
前記他の命令ブロッキング値が前記命令の実行を許可することに応答して、前記他の論理プロセッサによる前記命令の実行を許可することと、
前記他の命令ブロッキング値が前記命令の実行を許可しないことに応答して、前記他の論理プロセッサによる前記命令の実行を許可しないこと
をさらに含む、請求項２記載の方法。
前記命令ブロッキング値が、前記命令の実行をブロックするために前記仮想計算機について定義され、前記仮想計算機が前記物理プロセッサを使用できるようにしたことに応答して前記命令ブロッキング値を設定することと、
他の論理プロセッサを有する他の仮想計算機について定義された他の命令ブロッキング値を設定することであって、前記他の仮想計算機が前記物理プロセッサを使用できるようにしたことに応答して前記他の命令ブロッキング値を設定することと、
前記他の命令ブロッキング値が前記命令の実行を許可することに応答して、前記他の仮想計算機が前記物理プロセッサを使用できるようになっている間に前記物理プロセッサによる前記命令の実行を許可することと、
前記他の命令ブロッキング値が前記命令の実行を許可しないことに応答して、前記他の仮想計算機が前記物理プロセッサを使用できるようになっている間に前記物理プロセッサによる前記命令の実行を許可しないこと
をさらに含む、請求項３記載の方法。
前記命令が許可された機能コードを使用することに応答して、前記命令が前記許可された命令になり、前記命令が許可されていない機能コードを使用することに応答して、前記命令が前記許可されていない命令になる、請求項１記載の方法。
前記命令の前記命令コードを前記命令ブロッキング値と関連付けることにより、前記命令が前記許可された命令であるかどうかを判断すること
をさらに含む、請求項２記載の方法。
前記取り出された命令が実行すべき機能を指定し、
前記命令ブロッキング値の位置を突き止めるためにテーブル内へのインデックスを付けるために前記命令コードを使用することであって、前記命令ブロッキング値が許可フィールドを含むことと、
許可された機能を決定するために前記許可フィールドを使用することと、
前記機能が許可された機能であることに応答して、前記命令の前記実行が許可されるものと判断することと、
前記機能が許可されていない機能であることに応答して、前記命令の前記実行が許可されないものと判断すること
をさらに含む、請求項６記載の方法。
特定の命令がプロセッサによって実行されないようにブロックするためのコンピュータ・システムであって、
メモリと、
前記メモリと通信状態にあるプロセッサであって、メモリから命令を取り出すための命令取り出し要素と取り出した命令を実行するための１つまたは複数の実行要素とを含むプロセッサとを含み、
請求項１ないし８のいずれかに記載の方法を実行するように構成された、コンピュータ・システム。
特定の命令がプロセッサによって実行されないようにブロックするためのコンピュータ・プログラムであって、処理回路によって読み取り可能であって、請求項１ないし８のいずれかに記載の方法を実行するために前記処理回路による実行のために命令を保管する有形の記憶媒体を含む、コンピュータ・プログラム。