JPS62123552A - 中央処理装置割当て方式 - Google Patents
中央処理装置割当て方式Info
- Publication number
- JPS62123552A JPS62123552A JP60264310A JP26431085A JPS62123552A JP S62123552 A JPS62123552 A JP S62123552A JP 60264310 A JP60264310 A JP 60264310A JP 26431085 A JP26431085 A JP 26431085A JP S62123552 A JPS62123552 A JP S62123552A
- Authority
- JP
- Japan
- Prior art keywords
- task
- central processing
- instruction
- processing unit
- instruction set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置割当て方式に関し、特にマルチ
プロセッサシステムにおける中央処理装置割当て方式に
関する。
プロセッサシステムにおける中央処理装置割当て方式に
関する。
従来多くのマルチプロセッサシステムにおいては、これ
全構成する複数の中央処理装！１（以下ＣＰＵ と記
す）が、まったく同じアーキテクチャを持つこと全条件
としていた。すなわち、すべてのＣＰＵはマルチプロセ
ッサシステムに実装されているすべての命令セットが実
行可能でなければならなかつ比。
全構成する複数の中央処理装！１（以下ＣＰＵ と記
す）が、まったく同じアーキテクチャを持つこと全条件
としていた。すなわち、すべてのＣＰＵはマルチプロセ
ッサシステムに実装されているすべての命令セットが実
行可能でなければならなかつ比。
また、一部のマルチプロセッサシステムにおいては、こ
れを構成するＣＰＵに対して全命令セットの実行可能性
を条件としないものもあった。このような場合には、プ
ログラムの実行に先立ってどのＣＰＵ上で、そのプログ
ラムの使用している命令セットが実行可能であるかを利
用者が調査し、タスクに割り当てられるべきＣＩ−’Ｕ
ｋ固定的に指定しておく必要があった。
れを構成するＣＰＵに対して全命令セットの実行可能性
を条件としないものもあった。このような場合には、プ
ログラムの実行に先立ってどのＣＰＵ上で、そのプログ
ラムの使用している命令セットが実行可能であるかを利
用者が調査し、タスクに割り当てられるべきＣＩ−’Ｕ
ｋ固定的に指定しておく必要があった。
上述し几従来のマルチプロセッサシステムの構成及びＣ
ＰＵ 割当て方式については、次のような欠点がある。
ＰＵ 割当て方式については、次のような欠点がある。
すなわち、マルチプロセッサシステムに構ｆｆするＣＰ
Ｕが全命令セットの実行可能性を必要とされる場合には
、たとえば、エミュレーション機能の追加の際などに、
一部のＣＰＵ でのみエミュレーション全実行できるよ
うな構成をとることができず、すべてのＣＰＵ がター
ゲットマシンの命令上ノ）ｋ実行できるようにしなけれ
ばならないという欠点がある。
Ｕが全命令セットの実行可能性を必要とされる場合には
、たとえば、エミュレーション機能の追加の際などに、
一部のＣＰＵ でのみエミュレーション全実行できるよ
うな構成をとることができず、すべてのＣＰＵ がター
ゲットマシンの命令上ノ）ｋ実行できるようにしなけれ
ばならないという欠点がある。
一方、個々のＣＰＵ に全命令セットの実行可能性を必
要としない構成においては、あらかじめ利用者がどのＣ
ＰＵ上で実行可能であるかを知っておく必要がありマル
チプロセッサシステム金構成する個々のＣＰＵ の特性
全意識しなければならない。さらに実行に先立って固定
的にＣＰＵ ｆ指定することから、他ＣＰＵ で実行
可能な命令セットを実行する際にも、固定的に指定され
友以外のＣＰ（Ｊ 上で実行することができずシステム
の効果が低下するという欠点がある。
要としない構成においては、あらかじめ利用者がどのＣ
ＰＵ上で実行可能であるかを知っておく必要がありマル
チプロセッサシステム金構成する個々のＣＰＵ の特性
全意識しなければならない。さらに実行に先立って固定
的にＣＰＵ ｆ指定することから、他ＣＰＵ で実行
可能な命令セットを実行する際にも、固定的に指定され
友以外のＣＰ（Ｊ 上で実行することができずシステム
の効果が低下するという欠点がある。
そこで本発明では、一方のＣＰＵ上で実行不可能な命令
セットを検出したときにはこのＣＰＵ に代ってこの命
令セラ１１−代替実行するＣＰＵ ２検索し実行せし
めることにより、マルチプロセッサシステムの効率を向
上できるＣＰＵ 割当て方式全提供するものである。
セットを検出したときにはこのＣＰＵ に代ってこの命
令セラ１１−代替実行するＣＰＵ ２検索し実行せし
めることにより、マルチプロセッサシステムの効率を向
上できるＣＰＵ 割当て方式全提供するものである。
本発明の中央処理装置割当て方式は命令セット切り換え
命令の実行によって切り換えられる複数の命令セラ）１
持ち、複数の中央処理装置によって構成され、個々の中
央処理装置単独では必ずしもすべての命令セラ）ｆ実行
できるとは限らない構成を持つマルチプロセッサシステ
ムの中央処理装置割当て方式において、タスクを実行中
の第１の中央処理装置上で実行不可能な命令セットへの
切り換え命令を実行しようとし之ときに、切り換え後の
命令セットの実行可能な少なくとも１つの第２の中央処
理装置を検索する代替中央処理装置検索手段と、前記複
数の中央処理装置の少なくとも１つの上で実行可能なタ
スク識別名を保持する実行タスク保持手段と、前記実行
タスク保持手段に保持されているタスク毎に該タスクの
実行可能な中央処理装置全指示する実行中央処理装置指
示手段と、前記実行タスク保持手段に保持されているタ
スク毎に該タスクの再開すべき命令のアドレス全保持す
る再開アドレス保持手段と、前記実行タスク保持手段に
保持されているタスク毎に該タスクの再開時に使用すべ
き命令セットの識別名を保持する命令セット保持手段と
を備え、タスクを実行している中央処理装置上で実行不
可能な命令セットへの切り換え命令を実行しようとした
ときには、該タスクを前記実行タスク保持手段に登録し
、前記代替中央処理装置検索手段によって当該命令セッ
トの実行可能な代替中央処理装置を検索し、前記代替中
央処理装置に対する実行可能を示該タスク対応の前記命
令セット保持手段に格納し、前記命令セット切り換え命
令の次の命令のアドレスを該タスク対応の前記再開アド
レス保持手段に格納し、該タスクの実行を中断して、当
該中央処理装置をあき状態にし、前記複数の中央処理装
置の少なくとも１つがあき状態である場合には、前記実
行タスク保持手段に登録されているタスクでかつ該タス
ク対応の前記実行中央処理装置指示手段が前記あき状態
の中央処理装置全実行可能と指示しているタスクを取り
出し、該タスク対応の前記再開アドレス保持手段によっ
て示されるアドレスから、該タスク対応の前記命令セッ
ト保持手段によって示される命令セットでタスクを前記
あき状態の中央処理装置に実行させて構成される。
命令の実行によって切り換えられる複数の命令セラ）１
持ち、複数の中央処理装置によって構成され、個々の中
央処理装置単独では必ずしもすべての命令セラ）ｆ実行
できるとは限らない構成を持つマルチプロセッサシステ
ムの中央処理装置割当て方式において、タスクを実行中
の第１の中央処理装置上で実行不可能な命令セットへの
切り換え命令を実行しようとし之ときに、切り換え後の
命令セットの実行可能な少なくとも１つの第２の中央処
理装置を検索する代替中央処理装置検索手段と、前記複
数の中央処理装置の少なくとも１つの上で実行可能なタ
スク識別名を保持する実行タスク保持手段と、前記実行
タスク保持手段に保持されているタスク毎に該タスクの
実行可能な中央処理装置全指示する実行中央処理装置指
示手段と、前記実行タスク保持手段に保持されているタ
スク毎に該タスクの再開すべき命令のアドレス全保持す
る再開アドレス保持手段と、前記実行タスク保持手段に
保持されているタスク毎に該タスクの再開時に使用すべ
き命令セットの識別名を保持する命令セット保持手段と
を備え、タスクを実行している中央処理装置上で実行不
可能な命令セットへの切り換え命令を実行しようとした
ときには、該タスクを前記実行タスク保持手段に登録し
、前記代替中央処理装置検索手段によって当該命令セッ
トの実行可能な代替中央処理装置を検索し、前記代替中
央処理装置に対する実行可能を示該タスク対応の前記命
令セット保持手段に格納し、前記命令セット切り換え命
令の次の命令のアドレスを該タスク対応の前記再開アド
レス保持手段に格納し、該タスクの実行を中断して、当
該中央処理装置をあき状態にし、前記複数の中央処理装
置の少なくとも１つがあき状態である場合には、前記実
行タスク保持手段に登録されているタスクでかつ該タス
ク対応の前記実行中央処理装置指示手段が前記あき状態
の中央処理装置全実行可能と指示しているタスクを取り
出し、該タスク対応の前記再開アドレス保持手段によっ
て示されるアドレスから、該タスク対応の前記命令セッ
ト保持手段によって示される命令セットでタスクを前記
あき状態の中央処理装置に実行させて構成される。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すプロツク図である。第
１図の参照数字１０１はＣＰＵ割当て部、参照数字１０
２−１．１０２−２および１０２−３はＣＰＵ、参照数
字１０３−１，１０３−２および１０３−３はＣＰＵ上
で実行中のタスクであり本実施例では説明の便宜上、３
つのＣＰＵ からなるマルチプロセッサシステムを想定
している。以下例々のＣＰＵ及びタスクを区別して表現
する必要がある場合には、ＣＰＵＩ 、 Ｃ）’Ｕ２
、 Ｃ）’Ｕ３ 、タスク１．タスク２．タスク３のよ
うに記するものとする。
１図の参照数字１０１はＣＰＵ割当て部、参照数字１０
２−１．１０２−２および１０２−３はＣＰＵ、参照数
字１０３−１，１０３−２および１０３−３はＣＰＵ上
で実行中のタスクであり本実施例では説明の便宜上、３
つのＣＰＵ からなるマルチプロセッサシステムを想定
している。以下例々のＣＰＵ及びタスクを区別して表現
する必要がある場合には、ＣＰＵＩ 、 Ｃ）’Ｕ２
、 Ｃ）’Ｕ３ 、タスク１．タスク２．タスク３のよ
うに記するものとする。
第１図のＣＰＵ割当て部１０１はＣＰＵ 上で実行不
可能な命令セットへの切り換え命令を実行しようとし定
時に、代替ＣＰＵ＝ｉ検索する代替ＣＰＵ検索部１０４
と、タスク毎に設けられ代替実行可能なＣＰＵを指示す
る実行ＣＰＵ指示部１０５−１，１０５−２と、タスク
毎の再開すべき命令のアドレスを保持するレジスタ１０
６−１ 、１０６−２ 、！：、 タスク毎の再開時に
使用すべき命令セット識別名を保持するレジスタ１０７
−１，１０７−２と、ＣＰＵＩ〜３のうちの少なくとも
１つの上で実行可能なタスクの識別名を保持する実行タ
スク保持部１０８とを含んでいる。参照数字１０９−１
，１０９−２は実行タスク保持部１０８中に保持されて
いるＣＰＵＩ〜３のうちの少なくとも１つのＣＰＵ上で
実行可能なタスクである。
可能な命令セットへの切り換え命令を実行しようとし定
時に、代替ＣＰＵ＝ｉ検索する代替ＣＰＵ検索部１０４
と、タスク毎に設けられ代替実行可能なＣＰＵを指示す
る実行ＣＰＵ指示部１０５−１，１０５−２と、タスク
毎の再開すべき命令のアドレスを保持するレジスタ１０
６−１ 、１０６−２ 、！：、 タスク毎の再開時に
使用すべき命令セット識別名を保持するレジスタ１０７
−１，１０７−２と、ＣＰＵＩ〜３のうちの少なくとも
１つの上で実行可能なタスクの識別名を保持する実行タ
スク保持部１０８とを含んでいる。参照数字１０９−１
，１０９−２は実行タスク保持部１０８中に保持されて
いるＣＰＵＩ〜３のうちの少なくとも１つのＣＰＵ上で
実行可能なタスクである。
代替ＣＰＵ検索部１０４は、ＣＰＵ識別名と命令セット
識別名とからなる２次元配列状の表形式をとっておシ各
エントリには、当該ＣＰＵ上で実行可能な命令セットに
は′１＃、実行不可能な命令セットには０″とめ５１ビ
ツトの情報が格納されている。また、実行ＣＰＵ指示部
１０５−１，１０５−２はＣＰＵ個数分のエントリヲ持
ちおのおののＣＰＵに対応して実行可能であれば１＃、
実行不可能であれば０″という１ビツトの情報が格納さ
れている。
識別名とからなる２次元配列状の表形式をとっておシ各
エントリには、当該ＣＰＵ上で実行可能な命令セットに
は′１＃、実行不可能な命令セットには０″とめ５１ビ
ツトの情報が格納されている。また、実行ＣＰＵ指示部
１０５−１，１０５−２はＣＰＵ個数分のエントリヲ持
ちおのおののＣＰＵに対応して実行可能であれば１＃、
実行不可能であれば０″という１ビツトの情報が格納さ
れている。
次に本実施例の動作について、ＣＰＵ上で実行不可能な
命令セットへの切り換え命令を実行しようとじ念場合と
、ＣＰＵがあき状態になっ几場合とに分けて説明する。
命令セットへの切り換え命令を実行しようとじ念場合と
、ＣＰＵがあき状態になっ几場合とに分けて説明する。
ＣＰＵ 上で実行不可能な命令セットへの切り換え命令
を実行しようとした場合は、以下例としてタスク２が命
令セットＢへの切り換え命令を実行しようとじ几場合に
ついて述べる。
を実行しようとした場合は、以下例としてタスク２が命
令セットＢへの切り換え命令を実行しようとじ几場合に
ついて述べる。
命令セラ）Ｂへの切り換え命令がＣＰＵ２上で実行され
ようとした場合ＣＰＵ２上では、それ以降に続く命令セ
ットＢの命令を実行することができない。そこでＣ１’
Ｕ割当て部１０１は代替ＣＰＵ 検索部１０４を使用し
、ＣＰＵ１及びＣＰＵ３上で命令セットＢの命令が実行
可能であることを知る。 代替ＣＰＵ検索部１０４の命
令セットＢに対応するエントリの内容” １ 、０ 、
１ ”が実行Ｃ１−’Ｕ指示部１０５−１中に格納され
る。またタスク２全実行タスク保持部１０８に登録する
とともに砧令セット切り換え命令の次の命令のアドレス
金レジスタ１０６−１に格納し、さらにレジスタ１０７
−１ に命令セットＢの識別名を格納してＣＰＵ２’ｔ
あき状態にする。
ようとした場合ＣＰＵ２上では、それ以降に続く命令セ
ットＢの命令を実行することができない。そこでＣ１’
Ｕ割当て部１０１は代替ＣＰＵ 検索部１０４を使用し
、ＣＰＵ１及びＣＰＵ３上で命令セットＢの命令が実行
可能であることを知る。 代替ＣＰＵ検索部１０４の命
令セットＢに対応するエントリの内容” １ 、０ 、
１ ”が実行Ｃ１−’Ｕ指示部１０５−１中に格納され
る。またタスク２全実行タスク保持部１０８に登録する
とともに砧令セット切り換え命令の次の命令のアドレス
金レジスタ１０６−１に格納し、さらにレジスタ１０７
−１ に命令セットＢの識別名を格納してＣＰＵ２’ｔ
あき状態にする。
中央処理装置があき状態になった場合は、以下例として
ＣＰＵ２があき状態になり、実行タスク保持部１０８中
にタスク４及びタスク５が登録されている場合について
述べる。
ＣＰＵ２があき状態になり、実行タスク保持部１０８中
にタスク４及びタスク５が登録されている場合について
述べる。
ＣＰＵ割当て部１０１は、ＣＰＵ２のあき状態を検出す
ると、実行タスク保持部１０８中に登録されているタス
クで、かつ、Ｃ）’Ｕ２上で実行可能であることが、実
行ＣＰＵ指示部１０５−１によって知られるタスク５′
ｔ−取シ出し、レジスタ１０６中に格納されているアド
レスから、レジスタ１０７に格納されている情報に従っ
て命令セットＣの命令の実行を開始させる。
ると、実行タスク保持部１０８中に登録されているタス
クで、かつ、Ｃ）’Ｕ２上で実行可能であることが、実
行ＣＰＵ指示部１０５−１によって知られるタスク５′
ｔ−取シ出し、レジスタ１０６中に格納されているアド
レスから、レジスタ１０７に格納されている情報に従っ
て命令セットＣの命令の実行を開始させる。
以上が第１図に示されている本実施例の説明であるが、
代替ＣＰ ［Ｊ検索部及び実行ＣＰＵ指示部が本実施例
の実現方式に限られないことは明らかである。また実行
タスク保持部への登録及び実行タスク保持部からの取り
出しの際に、タスクのＣＰＵ割当て優先順位（ディスパ
ッチングプライオリティ）を併用し、ま之、タイムスラ
イスによるＣＰＵの強制取りあげ、あるいは、タスク自
らＣＰＵ ’ｉ放棄する命令等を併用しても、本発明の
効果が同様に発揮されることは、言うまでもなり０〔発
明の効果〕 以上説明したように本発明には、マルチプロセッサシス
テムを構成するＣＰＵ 上で実行不可能な命令セットへ
の切り換えを検出した時に代替中央処理装置を検索する
方式を採用することによってマルチプロセッサシステム
を構成する全中央処理装置が必ずしも全命令セットを実
行できる能力を有する必要がなく、また利用者は個々の
中央処理装置の特性を意識することなくマルチプロセッ
サシステムの利用効率を向上できるとｂう効果がある。
代替ＣＰ ［Ｊ検索部及び実行ＣＰＵ指示部が本実施例
の実現方式に限られないことは明らかである。また実行
タスク保持部への登録及び実行タスク保持部からの取り
出しの際に、タスクのＣＰＵ割当て優先順位（ディスパ
ッチングプライオリティ）を併用し、ま之、タイムスラ
イスによるＣＰＵの強制取りあげ、あるいは、タスク自
らＣＰＵ ’ｉ放棄する命令等を併用しても、本発明の
効果が同様に発揮されることは、言うまでもなり０〔発
明の効果〕 以上説明したように本発明には、マルチプロセッサシス
テムを構成するＣＰＵ 上で実行不可能な命令セットへ
の切り換えを検出した時に代替中央処理装置を検索する
方式を採用することによってマルチプロセッサシステム
を構成する全中央処理装置が必ずしも全命令セットを実
行できる能力を有する必要がなく、また利用者は個々の
中央処理装置の特性を意識することなくマルチプロセッ
サシステムの利用効率を向上できるとｂう効果がある。
第１図は本発明の一実施例を示すブロック図である。
１０１・・・・・・ＣＰ Ｕ割当て部、１０２−１〜１
０２−３・・・・・・ＣＰＵ、１０３−１〜１０３−３
・・・・・・タスク、１０４・・・・・・代替ＣＰＵ検
索部、１０５−１，１０５−２ ・・・・・・実行ＣＰ
Ｕ指示部、１０６−１，１０６−２，１０７−１，１０
７−２・・・・・・レジスタ、１０８・・・・・・実行
タスク保持部、１０９−１，１０９−２・・・・・・タ
スク。 代理人 弁理士 内 原 晋 猶１ 図
０２−３・・・・・・ＣＰＵ、１０３−１〜１０３−３
・・・・・・タスク、１０４・・・・・・代替ＣＰＵ検
索部、１０５−１，１０５−２ ・・・・・・実行ＣＰ
Ｕ指示部、１０６−１，１０６−２，１０７−１，１０
７−２・・・・・・レジスタ、１０８・・・・・・実行
タスク保持部、１０９−１，１０９−２・・・・・・タ
スク。 代理人 弁理士 内 原 晋 猶１ 図
Claims (1)
- 【特許請求の範囲】 命令セット切り換え命令の実行によって切り換えられる
複数の命令セットを持ち、複数の中央処理装置によって
構成され、個々の中央処理装置単独では必ずしもすべて
の命令セットを実行できるとは限らない構成を持つマル
チプロセッサシステムの中央処理装置割当て方式におい
て、 タスクを実行中の第１の中央処理装置上で実行不可能な
命令セットへの切り換え命令を実行しようとしたときに
、切り換え後の命令セットの実行可能な少なくとも１つ
の第２の中央処理装置を検索する代替中央処理装置検索
手段と、 前記複数の中央処理装置の少なくとも１つの上で実行可
能なタスク識別名を保持する実行タスク保持手段と、 前記実行タスク保持手段に保持されているタスク毎に該
タスクの実行可能な中央処理装置を指示する実行中央処
理装置指示手段と、 前記実行タスク保持手段に保持されているタスク毎に該
タスクの再開すべき命令のアドレスを保持する再開アド
レス保持手段と、 前記実行タスク保持手段に保持されているタスク毎に該
タスクの再開時に使用すべき命令セットの識別名を保持
する命令セット保持手段とを備え、タスクを実行してい
る中央処理装置上で実行不可能な命令セットへの切り換
え命令を実行しようとしたときには該タスクを前記実行
タスク保持手段に登録し、前記代替中央処理装置検索手
段によって当該命令セットの実行可能な代替中央処理装
置を検索し、前記代替中央処理装置に対する実行可能を
示す情報を該タスク対応の前記実行中央処理装置指示手
段に格納し、前記切り換え後の命令セット識別名を該タ
スク対応の前記命令セット保持手段に格納し、前記命令
セット切り換え命令の次の命令のアドレスを該タスク対
応の前記再開アドレス保持手段に格納し、該タスクの実
行を中断して、当該中央処理装置をあき状態にし、 前記複数の中央処理装置の少なくとも１つがあき状態で
ある場合には、前記実行タスク保持手段に登録されてい
るタスクでかつ該タスク対応の前記実行中央処理装置指
示手段が前記あき状態の中央処理装置を実行可能と指示
しているタスクを取り出し、該タスク対応の前記再開ア
ドレス保持手段によって示されるアドレスから、該タス
ク対応の前記命令セット保持手段によって示される命令
セットでタスクを前記あき状態の中央処理装置に実行さ
せることを特徴とする中央処理装置割当て方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264310A JPS62123552A (ja) | 1985-11-22 | 1985-11-22 | 中央処理装置割当て方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264310A JPS62123552A (ja) | 1985-11-22 | 1985-11-22 | 中央処理装置割当て方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62123552A true JPS62123552A (ja) | 1987-06-04 |
Family
ID=17401400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60264310A Pending JPS62123552A (ja) | 1985-11-22 | 1985-11-22 | 中央処理装置割当て方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123552A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238556A (ja) * | 1989-03-13 | 1990-09-20 | Hitachi Ltd | プロセススケジューリング方式およびマルチプロセッサシステム |
| US7536534B2 (en) | 2003-02-27 | 2009-05-19 | Nec Electronics Corporation | Processor capable of being switched among a plurality of operating modes, and method of designing said processor |
| US9851969B2 (en) | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US10521231B2 (en) | 2010-06-24 | 2019-12-31 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
| JP2020523680A (ja) * | 2017-06-15 | 2020-08-06 | エイアールエム リミテッド | 命令セット内の変更を制御する装置及び方法 |
-
1985
- 1985-11-22 JP JP60264310A patent/JPS62123552A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238556A (ja) * | 1989-03-13 | 1990-09-20 | Hitachi Ltd | プロセススケジューリング方式およびマルチプロセッサシステム |
| US7536534B2 (en) | 2003-02-27 | 2009-05-19 | Nec Electronics Corporation | Processor capable of being switched among a plurality of operating modes, and method of designing said processor |
| US9851969B2 (en) | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US10521231B2 (en) | 2010-06-24 | 2019-12-31 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
| US10664269B2 (en) | 2010-06-24 | 2020-05-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US11086624B2 (en) | 2010-06-24 | 2021-08-10 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
| US11188326B2 (en) | 2010-06-24 | 2021-11-30 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
| US11809870B2 (en) | 2010-06-24 | 2023-11-07 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
| JP2020523680A (ja) * | 2017-06-15 | 2020-08-06 | エイアールエム リミテッド | 命令セット内の変更を制御する装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3614745A (en) | Apparatus and method in a multiple operand stream computing system for identifying the specification of multitasks situations and controlling the execution thereof | |
| FI78993B (fi) | Oevervakare av driftsystem. | |
| US4951193A (en) | Parallel computer with distributed shared memories and distributed task activating circuits | |
| US7350006B2 (en) | System and method of interrupt handling | |
| EP0087978A2 (en) | Information processing unit | |
| JPH09258980A (ja) | 並列マルチタスキングの方法及びシステム | |
| JPH0814795B2 (ja) | マルチプロセッサ仮想計算機システム | |
| US20150234679A1 (en) | Method to communicate task context information and device therefor | |
| JP2009037271A (ja) | 仮想計算機システムの停止方法および計算機装置 | |
| JPH0544054B2 (ja) | ||
| JPH11259318A (ja) | ディスパッチ方式 | |
| JPS62123552A (ja) | 中央処理装置割当て方式 | |
| JPH06236275A (ja) | スーパースカラ・プロセッサ・システムにおける非逐次命令ディスパッチおよび実行のための方法およびシステム | |
| JPS59167756A (ja) | 仮想計算機のデイスパツチ制御方式 | |
| JP2986930B2 (ja) | 対称型マルチプロセッサのタスクスケジューリング方式 | |
| JPS62123553A (ja) | 中央処理装置割当て方式 | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JP2932547B2 (ja) | 通信レジスタ仮想化方式 | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| JPS6227413B2 (ja) | ||
| JPS62154145A (ja) | 動的拡張ス−パ−バイザ・コ−ル割込み処理方式 | |
| JPS6154542A (ja) | タスク制御方式 | |
| JP3348682B2 (ja) | 再開制御装置および再開制御方法 |