JPH09211434A - 液晶電気光学装置 - Google Patents

液晶電気光学装置

Info

Publication number
JPH09211434A
JPH09211434A JP3545796A JP3545796A JPH09211434A JP H09211434 A JPH09211434 A JP H09211434A JP 3545796 A JP3545796 A JP 3545796A JP 3545796 A JP3545796 A JP 3545796A JP H09211434 A JPH09211434 A JP H09211434A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
electric field
electrode
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3545796A
Other languages
English (en)
Other versions
JP3712772B2 (ja
Inventor
Yoshiharu Hirakata
吉晴 平形
Takeshi Nishi
毅 西
Rumo Satake
瑠茂 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3545796A priority Critical patent/JP3712772B2/ja
Priority to US08/789,458 priority patent/US6449024B1/en
Publication of JPH09211434A publication Critical patent/JPH09211434A/ja
Priority to US10/202,221 priority patent/US7136128B2/en
Priority to US10/836,626 priority patent/US7038754B2/en
Application granted granted Critical
Publication of JP3712772B2 publication Critical patent/JP3712772B2/ja
Priority to US11/465,556 priority patent/US7728942B2/en
Priority to US12/791,562 priority patent/US8199300B2/en
Priority to US13/479,318 priority patent/US8514361B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 基板面に対して、平行な電界により液晶分子
の向きを制御する液晶電気光学装置において、液晶に均
一な電界を形成し、かつ明るいディスプレイを提供す
る。 【構成】 少なくとも一方が透明な一対の基板(10
1)間に、高分子中に分散された液晶材料(104)を
挟持する。そして、一方の基板に、駆動回路、スイッチ
ング素子(300)および液晶駆動用のドレイン(10
2)、コモン電極(103)を形成する。その時、ドレ
イン(102)、コモン電極(103)を壁状に形成す
る。液晶を駆動するのに必要な電界は、壁状のドレイン
ーコモン電極間で基板に平行かつ、セル厚方向に均一に
形成される。

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】本明細書で開示する発明は、良好な
電気特性と良好なコントラストを持ち、画面全体に明る
く均一な表示が得られる液晶電気光学装置に関する。
【0002】
【従来の技術】液晶電気光学装置は、一般的に有機物材
料である液晶材料を、一対の基板間に挟持した構造を有
している。そして、前記一対の基板に形成された電極よ
り発せられる電界の強度を変化させることで、液晶材料
を進行する光を変調する。この光学変調の結果が表示と
なる。
【0003】従って、前記電極に特定の電気信号を印加
すれば、電気信号を視覚的に認識可能な状態として表示
させることが可能である。さらに前記電極を複数組み合
わせ、画像データを印加すれば所望の画像を形成するこ
とができる。
【0004】この従来より用いられている液晶電気光学
装置における光の変調は、前記電界を基板に対して垂直
に印加し、さらにその電界強度を変化させることで、一
般的に棒状の形状を有する前記液晶分子の配向方向を、
基板と平行、あるいは基板に垂直と変化させることで実
現していた。一般的にこの場合、液晶材料の示す特徴の
一つである、光学的異方性を利用して光を変調させるた
め、前記装置には偏光板を配置し、入射光を直線偏光と
なるようにしていた。
【0005】しかし、このような動作方法をとる液晶電
気光学装置は、表示面に対して垂直な方向から見たとき
は正常な表示状態でも、斜めから見ると表示が暗く、不
鮮明になり、さらにカラー表示であれば変色してしまう
現象が見られた。
【0006】この現象は、液晶電気光学装置からの出力
光と液晶分子の配向方向の関係からみると、次のように
説明される。
【0007】液晶分子を基板に垂直な方向に配する構成
を採用した場合、表示に際して、長軸方向をそろえて配
向して状態となる。このような状態においては、位置的
にはランダムに位置する液晶分子の垂直方向面より出力
光を観測することになる。
【0008】この構成において、基板に垂直な方向から
表示を見た場合と、垂直方向から少しずれた方向から見
た場合を比較すると、後者の視点からの表示は、液晶分
子の長軸に対して少し傾いた視点からのものとなる。こ
のことは、出力光の観測面積が表示を見る方向により大
きく異なることを示している。
【0009】このため、観察者に対する視野特性は、前
記垂直方向からずれるほど大きく劣化することになる。
【0010】一方別の問題として、上記構成の液晶電気
光学装置の場合、液晶材料を特定の方向に配向させるた
め、基板には何らかの配向処理を施すのが通常である
が、基板近傍では強い配向力が働いているため、電界印
加時も基板近傍の液晶分子は配向状態を維持するか、配
向状態を変化させたとしても装置中間部に比べ、その度
合いははるかに小さいものとなる。このため、この部分
では光は散乱され表示に影響を与える。
【0011】このような問題を解決する方法として、上
記従来の液晶電気光学装置の動作モードと異なり、液晶
分子が基板に平行な方向にのみ回転することにより、光
学特性を変化させる動作モードが提案されている。その
詳細は、特公昭63−21907号公報等に示されてい
る。以下、この動作モードをIPSモードと称する。
【0012】IPSモードの液晶電気光学装置の特徴
は、液晶材料を駆動するために対向基板側に設けられる
対向電極が、画素電極が設けられている基板側に配置さ
れることである。すなわち、対向する一対の基板の一方
に、画素電極および対向電極が配置される。
【0013】そして、この同一基板上に形成された一対
の電極間において電界を形成する。この電界は、基板お
よび液晶層に平行な方向にその主な成分を有している。
この電界でもって、液晶分子を基板に平行な面内におい
て回転させる。
【0014】この結果、光学的に一軸媒体である液晶材
料は、前記電界により光軸が変化させられ、複屈折効果
が変化することになる。そして液晶層を透過する光の状
態が変化し、表示が可能になる。
【0015】上記のようにIPSモードは、動作の過程
で液晶分子が基板に対し垂直になることがない。従っ
て、動作の過程で液晶分子が垂直に配向することに起因
していた前述の視野角の問題を解決することができる。
【0016】一方、IPSモードの欠点として、電界強
度の不均一性が挙げられる。基板に平行な方向に電界を
印加することにより表示を行うIPSモードは、一方の
基板側のみに電界を形成する電極が設けられている。そ
して、液晶分子に印加される電界は、電極が設けられて
いる基板から距離をおき、対向する基板に近づくほど弱
まる傾向がある。
【0017】そのため、立ち上がり時間のばらつきによ
り、画面全体にわたる均一な表示が得られない。
【0018】また、IPSモードの他の欠点として、そ
の開口率の低さが挙げられる。IPSモードにおいて
は、同一平面上に形成された一対の電極間に形成される
電界によって液晶を制御する。従って、電極の上方およ
びその近傍に存在する液晶を制御することはできない。
このため電極の面積の分は確実に開口率が低下してしま
う。
【0019】特に、IPSモードでは光の偏光を用い
て、明暗を表示するため、偏光板は不可欠な条件であ
り、二枚の偏光板が、更に光透過率を下げる原因となっ
ている。
【0020】また、このような偏光板による光透過率の
低下を改善した液晶電気光学装置として、分散型液晶電
気光学装置が知られている。分散型液晶電気光学装置
は、偏光板や配向を必要としないという特徴を持つ。
【0021】分散型液晶とは、液晶が透光性の高分子材
料により粒状または海綿状に保持されたものである。
【0022】この液晶電気光学装置の作製方法として
は、液晶のカプセル化により高分子材料中に液晶を分散
させ、その高分子材料をフィルムあるいは基板上に薄膜
として形成する方法が知られている。
【0023】ここで、カプセル化物質としてはゼラチ
ン、アラビアゴム、ポリビニルアルコール等が提案され
ている。
【0024】この様にカプセル化された液晶を分散して
内部に有する高分子材料をフィルムあるいは薄膜化した
ものとしては、前述の例以外に、いくつか知られてい
る。例えば、
【0025】(1)液晶材料がエポキシ樹脂中に分散し
たもの。 (2)液晶と光硬化性物質との相分離を利用したもの。 (3)3次元につながった高分子材料中に液晶を含侵さ
せたもの。 などが知られている。本明細書においては、これらに、
代表される、液晶電気光学装置を総称して分散型液晶電
気光学装置と言う。
【0026】上記分散型液晶電気光学装置の動作原理を
以下に示す。まず、分散型液晶電気光学装置において
は、電界が無い場合(無電界時)には液晶は特定の方向
に配列せず様々な方向を向いている。この状態において
は、液晶の屈折率が、液晶を包んでいるポリマーの屈折
率とずれることになり、光は散乱される。そして、光の
透過がある程度妨げられ、白濁状態となる。
【0027】ここで、液晶分子に縦方向電界をかける
と、液晶分子の長軸は基板に対し垂直になる。このた
め、液晶の長軸方向の屈折率とポリマー樹脂の屈折率と
が等しくなるように調整してあれば、屈折率の不均一性
はなくなり、光散乱が抑えられる。この状態において
は、液晶層を光が透過する。
【0028】このように、この電気光学効果は偏光板を
必要としないため光の有効利用が可能となる。
【0029】しかし、現状の分散型の液晶電気光学装置
においては、無電界時の光の散乱の度合いにより不透明
度が決定されるため、コントラストの大きな表示ができ
ないという問題がある。この点では表示の明度で問題が
ある偏光板を利用した液晶電気光学装置が未だ優位性を
保持している。
【0030】さらに別の問題として、電界印加時におい
て、液晶分子の長軸が基板面に対して垂直な方向にそろ
う状態となり、分散型液晶電気光学装置においても前述
した視野角の問題は解決されていない。
【0031】
【発明が解決しようとする課題】以上述べたように、I
PSモードで動作する液晶電気光学装置は、視野角が広
いという特徴を有している。しかし、開口率の向上が困
難、偏光板を使用により画面が暗くなる、電界が不均
一、等種々の欠点を有している。
【0032】これに対して分散型の液晶電気光学装置
は、偏光板を必要とせず入射光をそのまま出力でき光の
有効利用が可能であるという特徴がある。しかし、上記
のように、高いコントラストを実現しにくく、さらに、
前記従来の液晶電気光学装置に見られるように視野角依
存性が大きいという欠点を有している。
【0033】本明細書で開示する発明は、上記の欠点が
無くし、かつ上記の有意性、即ちIPSモードの高視野
角特性、及び分散型液晶電気光学装置の光の有効利用、
という、2つの特徴を兼ね備えた液晶電気光学装置を提
供するものである。
【0034】
【課題を解決するための手段】本明細書で開示する発明
は、横方向電界(基板に平行な方向の電界)により液晶
分子の配列を制御し、光の透過と散乱により表示を実現
する分散型の液晶表示装置であることを基本的な特徴と
する。特に分散型の液晶層を構成する高分子材料とし
て、屈折率に異方性を有する高分子材料を用いることを
特徴とする。
【0035】具体的には、液晶の分子長軸方向の屈折率
と、電界印加時の液晶分子長軸方向の高分子材料の屈折
率を一致させ、かつ、これと直交方向の屈折率を液晶分
子短軸方向の屈折率と一致させる。このように高分子材
料として、屈折率の異なる一軸性のものを使用する。
【0036】このような構成とすることで、複屈折効果
を利用した視野角の向上を得ることができる。また同時
に無電界時の散乱効果を高めることができる。そしてこ
のこにより、コントラストの向上および、偏光板を必要
としないことによる分散型液晶表示装置が有する明るい
表示とを兼ね備えた液晶電気光学装置を得ることができ
る。
【0037】さらに、本明細書で開示する発明では、液
晶材料に駆動電圧を印加するための電極が壁状の形状、
即ち電界を形成する電極の有効面が基板面に垂直もしく
は略垂直な方向を有していることを特徴とする。
【0038】このような構成とすることで、前記電界に
ついてセル厚方向で電界分布を均一化することができ
る。
【0039】即ち本発明は、少なくとも一枚が透光性を
有する基板と、液晶材料が分散した高分子材料よりなる
調光層と基板に平行な方向に電界を印加する手段とを有
し、前記液晶材料の少なくとも一部は電界印加時におい
て基板に平行または概略平行な所定の方向に長軸がそろ
い、前記高分子材料の前記所定の方向における屈折率は
前記液晶材料の長軸方向の屈折率と概略一致し、前記高
分子材料の前記所定の方向と直交する方向における屈折
率は前記液晶材料の短軸方向の屈折率と概略一致し、前
記電界を印加する手段は基板に垂直または概略垂直な方
向に有効面を有することを特徴とする液晶電気光学装置
である。
【0040】上記構成において、電界を印加する手段の
具体的な形状として、所定の高さを有する壁の側部に電
極が形成された構成を挙げることができる。
【0041】上記構成における電界は、一般に一対の電
極を構成するコモン電極とドレイン電極との間で形成さ
れる。
【0042】駆動方法としては、アクティブマトリクス
方式、マルチプレックス方式等を利用することができ
る。
【0043】また、電界を形成するためのアクティブマ
トリクス素子として、薄膜ダイオード、もしくは、薄膜
トランジスターを用いることができる。
【0044】本明細書で開示する発明を利用した構成の
具体的な例として、図1乃至図4に示す構成を挙げるこ
とができる。
【0045】図1に示すのは、垂直面に有効面を有する
電極を壁を構成する支持体の表面に配置した場合の例で
ある。また図2は、壁自体を電極材料で構成し、垂直面
に有効面を有する電極を配置した場合の例である。
【0046】図3(a)は、図1のA−A’断面を示し
たものである。図4(a)は、図3(a)に変形で電極
面を垂直面から少し傾けて配置した場合の例である。
【0047】図3(b)は図2のA−A’断面を示した
ものである。図4(b)は、図3(b)に変形で電極面
を垂直面から少し傾けて配置した場合の例である。
【0048】ここで示す例は、薄膜トランジスタ(TF
T)を用いて、分散型液晶の駆動を行う例である。
【0049】図1及び2に示す構成において、(10
0)、(101)は一対の基板、(102)はドレイン
電極、(103)はコモン電極、(104)は液晶であ
る。また、(105)は所定の高さの電極を形成するた
めに作製された壁である。さらに液晶(104)は高分
子材料(106)中に分散、保持された構成となってい
る。
【0050】また図3、図4に示す構成においては、
(300)はTFT駆動部全体、(301)はゲート
線、(302)はソース線、(303)はドレイン線、
(304)はコモン線である。また(307)は層間絶
縁膜、(308)は島状シリコン膜(活性層)を示す。
なお(100)〜(105)の符号は、図1、2に示さ
れる符号に準ずる。
【0051】本明細書に開示する発明における液晶電気
光学装置での表示は、調光層に入射する光の透過と散乱
とを選択して行う。
【0052】具体的には、電界印加時においてドレイン
電極(102)とコモン電極(103)との間で基板に
対し平行な電界が形成される。そしてこの電界に従って
液晶の分子長軸が一斉にそろった方向に配向する。この
状態においては、入射光が調光層を透過する。また、無
電界時には、各液晶分子がランダムな方向にその長軸を
有し入射光が散乱され、散乱状態が得られる。
【0053】また、液晶(104)が分散している高分
子材料(106)の屈折率を電界印加時における液晶分
子の長軸方向の屈折率(異常光屈折率)と一致させる。
あるいは概略一致させる。かつ、この時、短軸方向と同
じ方向の高分子材料の屈折率(常光屈折率)を液晶分子
の短軸方向の屈折率と一致させる。あるいは概略一致さ
せる。
【0054】第一および第二の基板(100)および
(101)には、透光性を有し、かつ外力に対しある程
度の強度を有する材料、例えばガラス、石英などの無機
材料などを用いることができる。
【0055】特に図3及び図4に示すように、TFT
(300)等を形成する場合には、基板(以下TFT基
板とする)には、無アルカリガラスや石英ガラスが用い
ることが望ましい。また、液晶電気光学装置の軽量化を
目的とする場合、複屈折性の少ないフィルム、例えばP
ES(ポリエチレンサルフェート)などを用いることも
できる。
【0056】TFTとしては活性層にa−Si(アモル
ファスシリコン)又はP−Si(多結晶)シリコンを用
いたものを用いることが出来る。アクティブマトリクス
方式の場合、上記駆動素子の構成は、スタガー型、逆ス
タガー型といった公知の構成を利用することが出来る。
【0057】また、多結晶シリコンを用いたトランジス
タを用いる場合、液晶材料を駆動する周辺駆動回路をT
FTを形成した基板と同一平面上に形成することが可能
となる。
【0058】周辺駆動回路は、アクティブマトリクス回
路を構成するTFTを作製するのと同じプロセスで作製
することが可能である。周辺駆動回路は、一般にn−c
h型のTFTとp−ch型のTFTとを組み合わせた相
補型素子から形成される。
【0059】ドレイン電極やコモン電極及び、ゲート電
極、ゲート線など、画素部及び駆動回路部のTFTの各
電極を構成する材料としては、銅、アルミニウム、タン
タル、チタン、クロムなどの金属材料やシリサイド材料
が用いられる。また、ITO(酸化インジウム・ス
ズ)、酸化スズ、酸化インジウム等の透光性導電材料を
用いてもよい。
【0060】また、上記発明の形状的特徴として、画素
部のドレイン電極(102)やコモン電極(103)は
導体を用い、壁状に構成される点がある。特に隣合う画
素を構成する電極が背合わせの状態で配置される点が特
徴である。
【0061】これらの電極は、図3(b)や図4(b)
に示されるようにそれ自身で壁を構成する構造としても
よい。また図3(a)や図4(a)に示されるように壁
を構成する支持体の表面に配置する構成としてもよい。
【0062】前記壁状電極または壁自体の断面形状は、
長方形の限定されることはなく、台形状、あるいは端部
に曲面を有する構造としてもよい。特に図4に示される
ような台形状とすると、壁状の電極の作製は容易にな
る。また、壁自体の強度を高めることができ、ラビング
等、電極に外力が加わるような工程でも破損されにくい
ものとすることができる。端部に曲面を持たせれば、滑
らかな電界を作り出すこともできる。
【0063】壁(105)を構成する物質としては、ポ
リイミドやアクリル系の有機樹脂や、酸化珪素、窒化珪
素、酸化窒化珪素といった絶縁体が好ましい。
【0064】また、壁(105)を導体とし、その側面
または斜面に電極を設けて画素電極を構成する際には、
導体は各画素電極間が互いに絶縁されるように、各々独
立させるか、画素毎に絶縁物を介して設けられるように
する必要がある。
【0065】壁状の電極または壁の断面を台形とする場
合、台形の斜面の角度は基板面に対して45°以上であ
ることが望ましい。45°より低くなると、ドレイン電
極(102)やコモン電極(103)の基板面上の面積
が増えて開口率が低下してしまうため好ましくない。
【0066】また、壁状の電極または壁の側部の電極
の、底部での一方の側面から他方の側面までの幅(壁の
幅)は、好ましくは10μm以下、より好ましくは5μ
m以下とする。この幅が10μm以上となると画素の開
口率が十分に得られない。
【0067】壁状の画素電極やコモン電極(103)、
または側部にドレイン電極(102)やコモン電極(1
03)が形成された壁の、基板に対する高さ、即ちドレ
イン電極(102)やコモン電極(103)あるいは壁
の底部からその頂点までの高さは、液晶セル厚の1/8
以上が好ましい。電極の高さが液晶セル厚の1/8以下
では、基板面に対して平行な電界を効果的に形成するこ
とが難しくなる。
【0068】本明細書で開示する発明において、コモン
電極(103)は各画素に所定の共通電位を提供するた
めのものである。したがってコモン電極(103)は、
対向する各画素電極すべてに対向する大きさに設けられ
ていてもよいし、画素電極と概略同一の大きさを呈する
コモン電極(103)を、各画素毎に画素電極にそれぞ
れ対向するように設けてもよい。
【0069】さらに、ドレイン電極(102)、コモン
電極(103)、あるいは壁(105)自体は透光性を
有していてもよい。
【0070】また逆に、透光性の壁を構成する材料に黒
色の顔料を混入して、遮光性を高めてもよい。
【0071】また、図3、4に示される、ドレイン線
(303)はITO等を用いて透明電極としてもよい
し、抵抗の小さい金属電極としてもよい。
【0072】また、各層間絶縁物、TFT保護膜として
は、酸化珪素、または窒化珪素を用いることが可能であ
る。
【0073】また、電極間距離は、4μmから30μ
m、より好ましくは4μmから20μmの範囲すること
が好ましい。
【0074】一方、対向基板(100)についてはTF
Tを形成した基板と同種の材料を用いることが可能であ
る。また、対向基板には特に電極を形成する必要はない
が、場合によっては基板の一部もしくは全面に電極を形
成しても構わない。この時の電極材料としては上記の金
属の他、透光性を有する材料、例えばITO等を使用す
ることが出来る。
【0075】また、対向基板上もしくはTFT基板ある
いは両方の基板上にコントラスト向上のため表示に関係
しない部分を遮光する手段(ブラックマトリクス)を配
置することは有効である。この遮光手段は、Cr等の金
属もしくは黒色の顔料が分散された高分子材料などによ
り構成することができる。
【0076】このようにして作製された前記一対の基板
は、一定の間隔をもって重ね合わせられ液晶セルとな
る。
【0077】液晶セルの作製においては、まず前記一対
の基板のいずれか一方に、接着剤としてシール剤(図示
せず)を所望のパターンに形成する。シール剤としては
熱硬化型、紫外線硬化型等の樹脂材料を使用する。前記
樹脂材料としてはエポキシ系、ウレタンアクリレート系
などの材料を使用することが可能である。
【0078】また、他方の基板には前記一対の基板の間
隔をセル全体に一定に保持するためスペーサー(図示せ
ず)を散布する。もちろん壁が、セル厚と同じ厚みを持
つとき、壁そのものをスペーサーの代わりとしても良
い。
【0079】シール剤硬化後、液晶/高分子前駆体材料
の混合材料を液晶セルに真空注入法等により前記基板間
に配置する。
【0080】この時、壁(105)があることで、液晶
/高分子前駆体材料の混合材料の注入が困難な場合、一
方の基板に前記材料を滴下し、他方の基板を重ねて、圧
力をかける、いわゆるラミネート法により行う。
【0081】この時、利用できる液晶材料としてはネマ
チック、コレステリック、スメクチック性を示す材料を
挙げられる。特にネマチック液晶を用い、透明樹脂中に
分散させることが望ましい。
【0082】ここでは、ネマチック液晶の中でも、駆動
方法によって、誘電異方性が正もしくは負を示すものを
適宜選択して使用する。さらに屈折率異方性が小さいも
のを用いると、視野角をより拡大できる。
【0083】液晶を分散して保持する高分子材料として
は、紫外線硬化型のものや、熱硬化型のものを利用する
ことができる。紫外線硬化型としてはウレタンアクリレ
ート系樹脂、また熱硬化型としてはエポキシ系樹脂が例
として挙げられる。
【0084】また、液晶材料と高分子材料の前駆体(高
分子材料が硬化する前の材料)の混合比は重量比で液
晶:高分子=5:5〜9:1とすることが望ましい。特
に7:3の時、良好な表示特性が得られる。
【0085】さらに、液晶材料を高分子材料中に均一に
分散させるには、液晶材料及び高分子材料の前駆体を混
合後、両者が等方相を示す温度まで上昇させ、任意の時
間攪拌後、装置作製工程条件に合った温度まで降下さ
せ、注入法等で基板上に前記材料を配設させる。
【0086】上記液晶を保持する高分子材料に対して、
液晶層に垂直な方向における屈折率の異方性(即ち一軸
性)を与える方法としては、機械的に引き延ばすことに
より、屈折率の異方性を与える方法を挙げることができ
る。また、前記混合材料の硬化の際に電場や磁場を特定
の方向から与えることにより、屈折率の異方性を与える
こともできる。
【0087】また、光硬化型の樹脂において、特定の偏
光状態を有した光を照射することにより、所定の光学異
方性を与える方法を用いることもできる。これらは、液
晶分散後、光の透過量を観測しながら製作してもよい。
【0088】本明細書で開示する発明においては、対向
電極を必要としないため、一枚の基板に電極と液晶層を
形成し、その上に透明保護膜を塗布する構成とすること
もできる。この構成とした場合はは、基板は一枚でよ
い。
【0089】また本明細書で開示する発明において、電
極をセル厚と同じ高さに構成することは好ましい。これ
により、電極がスペーサーの代わりとなる。この場合、
スペーサーを散布する工程を削減でき、なおかつ基板全
体にわたりセル厚方向に均一な電界を提供できる。
【0090】ここで、高分子材料として屈折率が異方性
を有している材料を用いる必要性について説明する。
【0091】従来より公知の液晶層に垂直な方向に電界
を加える型式を有する分散型の液晶電気光学装置におい
ては、電界印加時において、液晶分子の長軸方向が基板
に対して垂直な方向にそろう。
【0092】このとき液晶分子の短軸方向の屈折率と高
分子材料の屈折率(この場合ポリマーの屈折率は等方性
であるとする)とを一致させることにより、液晶層に入
射した光はそのまま透過する。
【0093】一方本明細書に開示する発明の構成を採用
した場合、電界印加時において液晶分子は、その長軸が
基板と平行な方向に配列している。従って、電界印加時
において、入射光は液晶分子の長軸に垂直な方向から各
液晶分子に入射する。
【0094】ここで本明細書で開示する発明のように液
晶分子の長軸方向の屈折率と、電界印加時の液晶分子長
軸方向の高分子材料の屈折率を一致させ、かつ、これと
直交方向の屈折率を液晶分子短軸方向の屈折率と一致さ
せた場合を考える。
【0095】この場合、無電界時の散乱する光の割合を
増やすことができる。即ち、無電界時において、液晶分
子の長軸が液晶層に垂直な方向からずれた場合、入射光
の進路方向における高分子材料と液晶分子との屈折率の
違いをより大きくすることができるので、従来の等方性
のポリマー樹脂を用いた場合に比較して、より激しく入
射光を散乱できる。
【0096】このことにより、電界印加時における入射
光の透過と、無電界時における入射光の散乱との比を大
きくすることができる。そして、高いコントラストを得
ることができる。
【0097】次に、本明細書で開示する発明においてセ
ル厚に対し所定以上の高さを有する壁、あるいは壁状の
電極を形成する意義について説明する。
【0098】この壁、あるいは壁状のドレイン電極(1
02)とコモン電極(103)により、対向基板近傍に
おいても、基板に対して平行もしくは概略平行な電界を
十分な強さで形成することができ、セル厚方向の電界強
度を均一にする事ができる。
【0099】その結果、対向基板(100)近傍に位置
する液晶分子に対しても、ドレイン電極(102)やコ
モン電極(103)が設けられた基板(101)近傍と
同様な電界を印加することが可能となる。
【0100】
【実施例】
〔実施例1〕本実施例では、図3に示す液晶電気光学装
置の構成について詳細に説明する。基板(101)上に
は薄膜トランジスタ(300)、及びコモン電極(10
3)より構成されるアクティブマトリクス回路が形成さ
れている。前記アクティブマトリクス回路構成は図5に
示す。
【0101】図3において1画素は、壁を構成する支持
体(105)の両側面に設けられた電極(102)と、
2つの支持体(105)に設けられた電極(103)と
の間で形成される電界の及ぶ範囲で定義される。図3で
いうと点線(309)で囲った領域が上記の1画素に対
応する。
【0102】ドレイン電極(102)は、絶縁材料より
なる壁(105)の両側面に形成される。ドレイン電極
は、画素毎に絶縁される。また、壁を構成する絶縁材料
はポリイミド系の樹脂を用いた。
【0103】図3(a)において、下地膜(図示せず)
が形成されたガラス基板(101)上に、島状シリコン
膜(308)が設けられ、アルミニウムよりなるゲイト
線(301)が、酸化珪素よりなるゲイト絶縁膜(30
5)を介して設けられ、薄膜トランジスタ(300)を
構成している。
【0104】その上に、窒化珪素よりなる第1の層間絶
縁膜(306)、透光性ポリイミド樹脂よりなる第2の
層間絶縁膜(307)が積層されている。(302)で
示されているのはソース線である。
【0105】また、第2の層間絶縁膜(307)上に
は、ドレイン電極線(303)が設けられ、同電極はコ
ンタクトホールを介して薄膜トランジスタ(300)の
ドレイン領域に接続されている。また、第2の層間絶縁
膜(307)上には、コモン線(304)が設けられて
いる。
【0106】また、薄膜トランジスタ(300)の上方
に、およびコモン線(304)上には、ポリイミド樹脂
よりなる壁(105)が設けられている。
【0107】壁(105)は、図3(a)おいて、長方
形の断面形状を呈している。この時壁の断面形状は図4
(a)に示すように、台形状としてもよい。
【0108】図3(a)および図4(a)において、薄
膜トランジスタ(300)上の壁(105)の側面また
は斜面にはドレイン電極(102)、コモン電極上の壁
(105)の側面または斜面には、コモン電極(10
3)が設けられている。
【0109】ドレイン電極(102)は、壁(105)
の下部領域において、ドレイン電極線(303)と電気
的に接続されている。
【0110】また、コモン電極(103)は、壁105
の下部領域において、コモン線(304)と電気的に接
続されている。ドレイン電極およびコモン電極は、ここ
ではアルミニウムで構成されている。
【0111】このようにして各画素が構成される。すな
わち上記構成による2つのコモン電極とその間のドレイ
ン電極により、1つの画素が構成される。
【0112】また、コモン電極(103)は、ここでは
対向するドレイン電極(102)と概略同一の大きさを
有して画素毎に設けられている。
【0113】〔実施例2〕実施例2では、絶縁材料より
なる壁の両側面に電極を形成する場合の作製工程を示
す。
【0114】まず、図3(a)に示すようにコーニング
1737等のガラスでなる基板(101)上に下地膜と
して酸化珪素膜を熱CVD法により2000Å形成す
る。
【0115】次に、プラズマCVD法によりアモルファ
スシリコン膜を300〜2000Å、例えば500Å形
成する。
【0116】次に、600℃以下、好ましくは550℃
以下の温度で熱アニールを行い、結晶化を行なった。熱
アニール後、レーザー光またはそれと同等な強光により
アニールを行ない、結晶性を高めてもよい。
【0117】特に熱結晶化の際に、アモルファスシリコ
ン膜にニッケル等の結晶化を助長する触媒元素を微量に
添加することで、結晶化が助長され、安価なガラス基板
上に高い結晶性を有するポリシリコン膜を形成すること
ができる。詳細は、特開平6−244103号公報等に
示されている。
【0118】こうして得られたシリコン膜をエッチング
して島状のシリコン膜(308)とする。次に、ゲイト
絶縁膜(305)としての酸化珪素膜を、TEOSを用
いたプラズマCVD法にて500〜1200Å例えば1
000Å形成する。
【0119】その後、スパッタ法によりアルミニウムを
2000〜6000Åの厚さに形成し、これをパターニ
ングしてゲイト線(301)を得る。
【0120】アルミニウムでなるゲイト線(301)
は、その表面に弱酸溶液を化成液とした陽極酸化を施し
て、緻密な陽極酸化膜を数100〜数1000Å程度形
成させてもよい。これにより、薄膜トランジスタのソー
スおよびドレイン領域を形成する際に、ゲイト電極をマ
スクとして不純物イオンを打ち込んだ後に、チャネル領
域とソース・ドレイン領域との間にオフセット領域が形
成され、薄膜トランジスタのOFF電流の低下に寄与す
る。また、積層して設けられる配線間の短絡も防げる。
【0121】次に、イオンドーピング法により、島状シ
リコン領域に対して、ゲイト線をマスクとして自己整合
的に不純物イオンを打ち込み、n型またはp型の導電型
を付与する。
【0122】なお、アクティブマトリクス領域の外側周
辺に、ポリシリコンよりなる薄膜トランジスタで周辺駆
動回路を構成して設ける、いわゆるモノリシック型とす
ることは有効である。その際には、pチャネル型とnチ
ャネル型の薄膜トランジスタを設けて相補構成を得るこ
とができる。
【0123】その上に窒化珪素膜をプラズマCVD法に
よって厚さ3000〜6000Å例えば4000Å形成
し、第1の層間絶縁膜(306)とする。これは、酸化
珪素膜または酸化珪素膜と窒化珪素膜の多層膜としても
よい。
【0124】次に薄膜トランジスタのソース領域上の第
1の層間絶縁膜に、エッチングによりコンタクトホール
を形成する。その上にスパッタ法等により厚さ2000
〜6000Å例えば3000Åのアルミニウム、または
チタンとアルミニウムの多層膜を成膜、パターニングし
て、ソース線(302)を形成する。
【0125】この上に、ポリイミドやアクリル系の透光
性有機樹脂膜を4000〜10000Å例えば5000
Å形成し、第2の層間絶縁膜(307)を形成する。そ
して、薄膜トランジスタ(300)のドレイン領域上に
コンタクトホールを設けた後、導電性材料、たとえばア
ルミニウム、銅、クロム、チタン、ITO等の被膜をス
パッタ法等の公知の方法で形成、パターンニングし、ド
レイン電極線(303)、コモン線(304)を形成す
る。
【0126】次に、基板全面に感光性ポリイミドを塗布
しプリベークした後、フォトリソグラフィーによりパタ
ーニングする。その後ポストベークを施してポリイミド
製の壁(105)を形成する。ここでは、図3(a)に
示すように断面形状はほぼ長方形とし、幅は約2μm、
高さは約6μmとした。
【0127】ポリイミドを感光する際の紫外線の強度や
マスクパターンを適当に制御することで、図4(a)に
示すように、壁(105)の断面形状を台形にすること
も可能である。また、図には示さないが、壁断面に曲面
を持たせることも可能である。
【0128】後の工程において、ドレイン電極やコモン
電極となる導体を成膜する際に、壁(105)の断面形
状が長方形だと、その側面への導体の付着が不十分とな
り、接触不良等を招くことがある。そのような場合には
壁(105)の断面形状を台形とすることが特に好まし
い。
【0129】壁(105)の底部周辺にはポリイミドが
存在しないように十分な洗浄を行なうことが望ましい。
不要なポリイミドが存在すると、後に形成するドレイン
電極やコモン電極と、ドレイン電極線やコモン線との電
気的接続が不十分となるため注意が必要である。
【0130】次に、コモン線(304)やドレイン電極
線(303)と同種または異種の導体、例えばアルミニ
ウムの薄膜を公知の方法例えばスパッタ法により形成し
た後、パターニングしてドレイン電極(102)、コモ
ン電極(103)を得る。このようにして、壁(10
5)の側面にドレイン電極(102)、コモン電極(1
03)を形成することができる。
【0131】次に、一方の基板の周辺にエポキシ樹脂に
よりシール材(図示せず)を形成して基板(100)、
(101)を貼り合わせ、セルを形成する。
【0132】本実施例では、壁(105)にスペーサと
しての基板間隔維持機能を兼ねさせることも可能であ
る。その場合スペーサの散布工程は不要とすることがで
きる。もちろん、通常の液晶表示装置のようにスペーサ
を散布して、基板間隔を維持させてもよい。
【0133】その後真空注入法等により、調光層を構成
する材料を基板間へ注入し、封止する。
【0134】調光層を構成する材料として、ネマティッ
ク液晶と、プレポリマー(高分子材料)との混合均一溶
液を使用する。このプレポリマー(高分子材料)とし
て、ウレタンアクリレート系光硬化型樹脂を用いる。上
記溶液には硬化反応を開始する重合開始剤を添加する。
【0135】この後、基板全面に紫外光を照射して、上
記プレポリマーを硬化(高分子化)させる。
【0136】ここでは、偏光フィルターを使用して、所
定の偏光方向を有した直線偏光の紫外光を照射すること
により、所定の方向に分子構造の配向を有した、高分子
材料を形成する。これにより、屈折率の異方性を有した
高分子材料を形成することができる。
【0137】〔実施例3〕実施例3ではコモン電極(1
03)やドレイン電極(102)自体が、壁状の導電性
材料で構成する場合の作製工程を示す。
【0138】このような電極を作製するには、まず、コ
モン線(304)、ドレイン電極線(303)まで形成
された基板上に、コモン電極(103)およびドレイン
電極(102)を構成する導電性材料、例えばアルミニ
ウムをスパッタ法等の公知の方法により成膜する。
【0139】このとき、膜厚は、壁状に形成されるコモ
ン電極(103)、ドレイン電極(102)が必要とす
る高さ、例えば6μmとする。
【0140】次に、フォトレジストを導電性材料でなる
膜上に形成し、公知のパターニングを行う。
【0141】この時、異方性エッチング、例えばバイア
ス電圧を印加したプラズマエッチングを施し、基板面に
対して直角方向にエッチングをすすめることで、壁状の
電極を形成する。このようにして、壁状のコモン電極
(103)、ドレイン電極(102)が形成される。こ
のようにして作製された壁状のコモン電極(103)、
ドレイン電極(102)は、図3(b)のように、断面
形状が長方形である。
【0142】他方、この断面形状を斜面を有する台形状
としてもよい。この場合、フォトレジストを形成したの
ち、等方性プラズマエッチングあるいはウェットエッチ
ングを施す。また、等方性エッチングと異方性エッチン
グを組み合わせて行なってもよい。
【0143】本実施例ではコモン電極(103)とドレ
イン電極(102)を同じ材料で構成する例を示した
が、互いに異なる材料で構成してもよい。
【0144】以下、実施例2における方法と同様な方法
で液晶電気光学装置を作製する。
【0145】〔実施例4〕本実施例では、図6に示す構
成で面積階調を行う。
【0146】この構成は、2×2で構成される4つの領
域(500)〜(503)を利用して、5つの階調を表
示する。この場合、前記4領域(以降ブロックと称す)
で1画素を構成することになる。
【0147】この手法の利点は、映像データを”H”
と”L”の2値で入力でき、このことでデジタルデータ
として扱えるため、DA(デジタルアナログレベル)変
換回路が不要となる。これにより、周辺回路を含めた制
御回路が液晶パネルのガラスもしくは石英基板上に構成
しやすくなる。
【0148】上記構成を利用してアクティブマトリクス
を構成した例を図5に示す。図5において、ゲート線
(スキャン線)(420)とデータ線(401)は格子
状に配置される。さらに所定の電位に固定されているコ
モン線(430)から、垂直または概略垂直に延在した
コモン電極(図3、図4を参照)が配置されている。こ
のコモン電極に対応して画素電極が配置されている。こ
の画素電極は、薄膜トランジスタ(402)、(40
4)、(406)、(408)のドレインに個別に接続
されている。さらにこの画素電極は、画素電極線を介し
て基板に垂直または概略垂直に延在する。かつ画素電極
は、前記のコモン電極とその電極面が平行または概略平
行に配置される。
【0149】ここでは、データ線(401)への映像信
号a〜dの取り込みは、そのタイミングを水平走査制御
回路(Hドライバー)(421)からのサンプリング信
号(400)により制御し、一定時間取り込んだ前記デ
ータを保持するサンプリングホールド回路(422)に
て行われる。
【0150】前記水平走査制御回路は外部より印加され
る水平走査基準クロックHCLKに同期して動作し水平
走査スタート信号HSYNCにより水平方向の走査が活
性化される。
【0151】これにより前記サンプリング信号(40
0)が活性化されることによりデータ線(401(40
1a),(401b),(401c),(401d))
には映像信号a〜dのデータが供給される。
【0152】垂直方向の走査の制御は垂直制御回路(V
ドライバー)(423)により行われる。前記垂直制御
回路(423)は外部より入力される垂直方向基準クロ
ックVCLKに同期して動作し、垂直動作スタート信号
VSYNCにより垂直方向の走査が活性化する。
【0153】スキャン線(420)はこの垂直制御回路
(423)に接続され2ライン分を同時に走査制御する
ものである。このスキャン線は各薄膜トランジスタのゲ
ート信号となり、対応するトランジスタのソースとドレ
イン間の導通のオンまたはオフを制御する。
【0154】これにより、垂直制御回路(423)から
のスキャン線で選択された2ライン上の水平制御回路で
選ばれた4つのデータ線(1ラインにつき2つのデータ
線)を介して対応するブロックへ映像信号が印加され
る。
【0155】前記のデータ線(401)は、4つの薄膜
トランジスタ(402)、(404)、(406)、
(408)のソースに個別の映像入力レベルを印加する
信号線(401a),(401b),(401c),
(401d)として接続される。前記4つの映像入力に
より、4つの表示ブロックに対応する液晶層(40
3)、(405)、(407)、(409)の明暗が制
御されることになる。
【0156】これが水平制御回路により水平方向画素分
実行された後、垂直制御回路は次のスキャン線を活性化
して同様の動作を最大画素分繰り返すことで階調をもつ
映像表示の1画面が実現される。
【0157】図6に明暗の階調表示例を示す。1画素は
4つの領域(500)、(501)、(502)、(5
03)から構成される。前記スキャン線が活性化された
場合、映像信号a〜dの入力値により図6(a)〜
(e)の5つの表示状態をとることができる。
【0158】(a)はすべての映像入力が”L”のとき
はすべてのブロックで暗状態となる。この状態が1つの
画素で見た場合最も暗い状態となる。
【0159】(b)は映像信号aのみ”H”のときでブ
ロック(500)が明状態となる。
【0160】(c)は映像信号aとbが”H”のときで
ブロック(500)とブロック(501)が明状態とな
る。
【0161】(d)は映像信号aとbとcが”H”のと
きでブロック(503)を除く3つのブロックが明状態
となる(e)はすべての映像入力が”H”のときであ
り、すべてのブロックが明状態となり、1つの画素で見
た場合最も明るい状態となる。このように表示ブロック
の明暗の面積により階調を制御する。
【0162】〔実施例5〕他の階調実現方法としては、
各画素の明および暗の時間を制御して行う方法が考えら
れる。すなわちある一つの画素を表示する表示期間内
(通状は1フレーム)において、明、暗の2つの状態を
変化させて階調表示を行なうものである。
【0163】例えば、ある画素において、表示期間内の
1/2の時間を明、残りの1/2の時間を暗とする。1
フレーム(通常1/30秒)の表示期間内での明、暗の
変化は人間の目では認識できないため、人間の目には、
表示期間内を全て明とした時の1/2の階調で表示が行
なわれているように認識される。この明と暗を呈する時
間を制御することにより、多階調の表示が可能となる。
【0164】この階調表示を行なうためには、1フレー
ムをさらに複数のフレームに分割した映像データを液晶
電気光学装置に入力し、表示させればよい。
【0165】ただし、階調数が増えるほど、フレームの
描き変えに要する時間が短くなるため、より高速な駆動
を行なう必要がある。
【発明の効果】本発明で開示する発明を利用することに
より、均一かつ、高いコントラスト比を有する、明るい
優れた液晶電気光学装置を提供できる。
【図面の簡単な説明】
【図1】 実施例の液晶電気光学装置の概要を示す
図。
【図2】 実施例の液晶電気光学装置の概要を示す
図。
【図3】 図1のA−A’断面から薄膜トランジスタ
の方を見た図。
【図4】 図1のA−A’断面から薄膜トランジスク
の方を見た図において、壁またはコモン電極、ドレイン
電極の断面形状を台形状としたときの図。
【図5】 実施例の面積階調パネルのブロック図。
【図6】 実施例の面積階調表示説明図。
【符号の説明】
100 対向基板 101 基板 102 ドレイン電極 103 コモン電極 104 液晶分子 105 壁 106 高分子材料 300 薄膜トランジスタ 301 スキャン線 302 データ線 303 ドレイン電極線 304 コモン線 305 ゲイト絶縁膜 306 第1の層間絶縁膜 307 第2の層間絶縁膜 308 島状シリコン膜 400 サンプリング信号 401 信号線 402、404 薄膜トランジスタ 406、408 薄膜トランジスタ 403、405 液晶層 407、409 液晶層 420 スキャン線 421 水平走査制御回路 422 サンプリングホールド回路 423 垂直制御ドライバー 430 コモン線 501、502 画素部 503、504 画素部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】少なくとも一枚が透光性を有する基板と、 液晶材料が分散した高分子材料よりなる調光層と基板に
    平行な方向に電界を印加する手段とを有し、 前記液晶材料の少なくとも一部は電界印加時において基
    板に平行または概略平行な所定の方向に長軸がそろい、 前記高分子材料の前記所定の方向における屈折率は前記
    液晶材料の長軸方向の屈折率と概略一致し、 前記高分子材料の前記所定の方向と直交する方向におけ
    る屈折率は前記液晶材料の短軸方向の屈折率と概略一致
    し、 前記電界を印加する手段は基板に垂直または概略垂直な
    方向に有効面を有することを特徴とする液晶電気光学装
    置。
  2. 【請求項2】請求項1において、所定以上の高さを持つ
    電極は、少なくとも液晶層の1/8以上の高さを持つこ
    とを特徴とする液晶電気光学装置。
  3. 【請求項3】請求項2において、画素電極またはコモン
    電極は、その断面が台形状であることを特徴とする液晶
    電気光学装置。
  4. 【請求項4】少なくとも一枚以上が透光性のある、少な
    くとも一枚以上の基板と、 液晶層と、 基板上に配置された電極とを有し、 前記電極に対して基板に平行な方向に印加される電界に
    よって入射光の透過と散乱のモードが選択され、 前記電極は基板に垂直または概略垂直な方向に有効面を
    有することを特徴とする液晶電気光学装置。
  5. 【請求項5】請求項4において、電極断面が矩形状また
    は台形状であることを特徴とする液晶電気光学装置。
  6. 【請求項6】少なくとも一枚が透光性を有する基板と、 液晶材料が分散した高分子材料よりなる調光層と基板に
    平行な方向に電界を印加する手段とを有し、 前記液晶材料の少なくとも一部は電界印加時において基
    板に平行または概略平行な所定の方向に長軸がそろい、 前記高分子材料の前記所定の方向における屈折率は前記
    液晶材料の長軸方向の屈折率と概略一致し、 前記高分子材料の前記所定の方向と直交する方向におけ
    る屈折率は前記液晶材料の短軸方向の屈折率と概略一致
    し、 前記電界を印加する手段は、一対のコモン電極と該一対
    のコモン電極の間に配置された画素電極とで構成される
    ことを特徴とする液晶電気光学装置。
JP3545796A 1996-01-26 1996-01-29 液晶電気光学装置 Expired - Lifetime JP3712772B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3545796A JP3712772B2 (ja) 1996-01-29 1996-01-29 液晶電気光学装置
US08/789,458 US6449024B1 (en) 1996-01-26 1997-01-27 Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
US10/202,221 US7136128B2 (en) 1996-01-26 2002-07-23 Liquid crystal electro-optical device
US10/836,626 US7038754B2 (en) 1996-01-26 2004-05-03 Liquid crystal electro-optical device
US11/465,556 US7728942B2 (en) 1996-01-26 2006-08-18 Liquid crystal electro-optical device
US12/791,562 US8199300B2 (en) 1996-01-26 2010-06-01 Liquid crystal device utilizing electric field parallel to substrate
US13/479,318 US8514361B2 (en) 1996-01-26 2012-05-24 Liquid crystal having common electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3545796A JP3712772B2 (ja) 1996-01-29 1996-01-29 液晶電気光学装置

Publications (2)

Publication Number Publication Date
JPH09211434A true JPH09211434A (ja) 1997-08-15
JP3712772B2 JP3712772B2 (ja) 2005-11-02

Family

ID=12442327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3545796A Expired - Lifetime JP3712772B2 (ja) 1996-01-26 1996-01-29 液晶電気光学装置

Country Status (1)

Country Link
JP (1) JP3712772B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258323A (ja) * 2001-03-02 2002-09-11 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2005537520A (ja) * 2002-09-04 2005-12-08 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング 光学的にアイソトロピックな相を有する媒体を含む電気光学的光モジュレーション素子およびこれを取り付けた電気光学的ディスプレイ
WO2006088096A1 (ja) * 2005-02-17 2006-08-24 Sharp Kabushiki Kaisha ディスプレイ装置
JP2006337840A (ja) * 2005-06-03 2006-12-14 Sharp Corp 両面表示ディスプレイ装置
JP2007183559A (ja) * 2005-12-06 2007-07-19 Sharp Corp ディスプレイ装置
KR100805792B1 (ko) * 2005-12-21 2008-02-21 (재)대구경북과학기술연구원 고분자 분산형 액정 표시 장치
JP2008262055A (ja) * 2007-04-12 2008-10-30 Sharp Corp 液晶表示装置
JP2012208481A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 液晶表示装置及び液晶表示装置の作製方法
JP2012208480A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR101460652B1 (ko) * 2008-05-14 2014-11-13 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR101499242B1 (ko) * 2008-08-29 2015-03-06 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
JP2015520421A (ja) * 2012-06-21 2015-07-16 京東方科技集團股▲ふん▼有限公司 単一基板型表示パネル及びその製造方法
KR20160055378A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258323A (ja) * 2001-03-02 2002-09-11 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2005537520A (ja) * 2002-09-04 2005-12-08 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング 光学的にアイソトロピックな相を有する媒体を含む電気光学的光モジュレーション素子およびこれを取り付けた電気光学的ディスプレイ
WO2006088096A1 (ja) * 2005-02-17 2006-08-24 Sharp Kabushiki Kaisha ディスプレイ装置
JP2006337840A (ja) * 2005-06-03 2006-12-14 Sharp Corp 両面表示ディスプレイ装置
JP2007183559A (ja) * 2005-12-06 2007-07-19 Sharp Corp ディスプレイ装置
KR100805792B1 (ko) * 2005-12-21 2008-02-21 (재)대구경북과학기술연구원 고분자 분산형 액정 표시 장치
JP2008262055A (ja) * 2007-04-12 2008-10-30 Sharp Corp 液晶表示装置
KR101460652B1 (ko) * 2008-05-14 2014-11-13 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR101499242B1 (ko) * 2008-08-29 2015-03-06 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
JP2012208481A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 液晶表示装置及び液晶表示装置の作製方法
JP2012208480A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 液晶表示装置
US9454048B2 (en) 2011-03-11 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method of liquid crystal display device
JP2015520421A (ja) * 2012-06-21 2015-07-16 京東方科技集團股▲ふん▼有限公司 単一基板型表示パネル及びその製造方法
US9983446B2 (en) 2012-06-21 2018-05-29 Boe Technology Group Co., Ltd. Display panel with single substrate and fabricating method thereof
KR20160055378A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법

Also Published As

Publication number Publication date
JP3712772B2 (ja) 2005-11-02

Similar Documents

Publication Publication Date Title
US7728942B2 (en) Liquid crystal electro-optical device
KR100568053B1 (ko) 액티브 매트릭스형 액정 표시 장치
JP2651972B2 (ja) 液晶電気光学装置
JP6240612B2 (ja) 液晶表示装置
JPH11194343A (ja) 液晶表示装置
JP2000305099A (ja) 液晶表示装置
US6873377B2 (en) Liquid crystal display device
JP3712772B2 (ja) 液晶電気光学装置
TWI246618B (en) Liquid crystal display apparatus
JP3819561B2 (ja) 液晶表示装置
JP3643163B2 (ja) 液晶電気光学装置
JP3608755B2 (ja) 液晶電気光学装置及びその駆動方法
JP3983314B2 (ja) 液晶電気光学装置
JP4298055B2 (ja) 液晶パネル及びその製造方法
JP3645348B2 (ja) 液晶電気光学装置
KR101023718B1 (ko) 액정표시장치 및 그의 제조방법
JP2001255524A (ja) 液晶表示素子
JP2004077703A (ja) 液晶表示装置
JPH11119209A (ja) 液晶表示装置
JP2005049909A (ja) 液晶電気光学装置の製造方法
JP4160101B2 (ja) アクティブマトリクス型液晶表示装置
JP2005049894A (ja) アクティブマトリクス型液晶表示装置
JP2005258463A (ja) 液晶電気光学装置
JPH09160071A (ja) 液晶表示装置
JPH07230074A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050217

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050818

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term