JPH09204206A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH09204206A JPH09204206A JP1173896A JP1173896A JPH09204206A JP H09204206 A JPH09204206 A JP H09204206A JP 1173896 A JP1173896 A JP 1173896A JP 1173896 A JP1173896 A JP 1173896A JP H09204206 A JPH09204206 A JP H09204206A
- Authority
- JP
- Japan
- Prior art keywords
- input
- update map
- programmable controller
- control program
- unconditional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】ＳＦＣによる制御プログラムの各制御状態の制
御に必要な入出力点のみをデータ更新の対象とし、入出
力の処理時間を短縮する。 【解決手段】プログラムメモリ４に格納されたシーケン
シャル・ファンクション・チャートによる制御プログラ
ムをスキャン実行する毎にシーケンシャル・ファンクシ
ョン・チャートの現在のアクティブステップに基づいて
更新すべき入出力レジスタの位置情報を抽出するための
条件更新マップを格納する更新対象マップメモリ７を備
え、スキャン実行毎に更新対象マップメモリ７の情報に
基づいて入出力データの更新を行う。
御に必要な入出力点のみをデータ更新の対象とし、入出
力の処理時間を短縮する。 【解決手段】プログラムメモリ４に格納されたシーケン
シャル・ファンクション・チャートによる制御プログラ
ムをスキャン実行する毎にシーケンシャル・ファンクシ
ョン・チャートの現在のアクティブステップに基づいて
更新すべき入出力レジスタの位置情報を抽出するための
条件更新マップを格納する更新対象マップメモリ７を備
え、スキャン実行毎に更新対象マップメモリ７の情報に
基づいて入出力データの更新を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンシャル・
ファンクション・チャート（Sequential Fanction Char
t 以下ＳＦＣと略称）によるプログラム命令を実行する
プグラマブルコントローラに係り、特に入出力の処理時
間を短縮するようにしたプログラマブルコントローラに
関する。
ファンクション・チャート（Sequential Fanction Char
t 以下ＳＦＣと略称）によるプログラム命令を実行する
プグラマブルコントローラに係り、特に入出力の処理時
間を短縮するようにしたプログラマブルコントローラに
関する。
【０００２】
【従来の技術】プログラマブルコントローラ（以下ＰＣ
と略称）は、プログラムメモリに格納された制御プログ
ラムを高速で繰り返し実行すること（サイクリックスキ
ャン方式）により、各種の制御対象との間で多数のディ
ジタル信号やアナログ信号の入出力処理を行うもので、
鉄鋼、製紙プラントや、上下水道などの公共システム、
あるいは自動車産業の組立ラインなど、産業用システム
のプログラム制御に一般的に利用されている。
と略称）は、プログラムメモリに格納された制御プログ
ラムを高速で繰り返し実行すること（サイクリックスキ
ャン方式）により、各種の制御対象との間で多数のディ
ジタル信号やアナログ信号の入出力処理を行うもので、
鉄鋼、製紙プラントや、上下水道などの公共システム、
あるいは自動車産業の組立ラインなど、産業用システム
のプログラム制御に一般的に利用されている。
【０００３】また、大規模の産業用システムでは複数の
ＰＣが用いられ、互いにデータの授受を行ったりする場
合がある。また、サイクリックスキャン方式では、制御
プログラムを１回スキャン実行する度に全ての入出力デ
ータを更新する一括入出力の処理が行われている。
ＰＣが用いられ、互いにデータの授受を行ったりする場
合がある。また、サイクリックスキャン方式では、制御
プログラムを１回スキャン実行する度に全ての入出力デ
ータを更新する一括入出力の処理が行われている。
【０００４】制御プログラムは、一般的にラダーダイヤ
グラム方式のプログラム命令が用いられているが、最近
ではＳＦＣ方式のプログラム命令も混在して用いられる
ようになってきた。図６はＳＦＣ方式のプログラム命令
を用いた制御プログラムの例を示したもので、制御状態
がステップ番号ｎ−１、ｎ、ｎ＋１と順次に遷移する工
程歩進形のプログラム制御に好適な制御方式であり、ア
クティブステップ（制御状態）がステップ番号ｎの場
合、内部出力による条件Ｒ26がオンになったとき、外部
出力Ｙ52をオンにする信号を出力する。また、外部入力
による条件Ｘ60がオンになったとき、制御状態がステッ
プ番号ｎからステップ番号ｎ＋１へ遷移してアクティブ
ステップが変化する。従来は、上述したＳＦＣ方式のプ
ログラム命令を用いた場合でも一括入出力の処理が行わ
れていた。
グラム方式のプログラム命令が用いられているが、最近
ではＳＦＣ方式のプログラム命令も混在して用いられる
ようになってきた。図６はＳＦＣ方式のプログラム命令
を用いた制御プログラムの例を示したもので、制御状態
がステップ番号ｎ−１、ｎ、ｎ＋１と順次に遷移する工
程歩進形のプログラム制御に好適な制御方式であり、ア
クティブステップ（制御状態）がステップ番号ｎの場
合、内部出力による条件Ｒ26がオンになったとき、外部
出力Ｙ52をオンにする信号を出力する。また、外部入力
による条件Ｘ60がオンになったとき、制御状態がステッ
プ番号ｎからステップ番号ｎ＋１へ遷移してアクティブ
ステップが変化する。従来は、上述したＳＦＣ方式のプ
ログラム命令を用いた場合でも一括入出力の処理が行わ
れていた。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＰＣは、制御プログラムを１回スキャン実行す
る度に全ての入出力データの更新が行われ、各スキャン
実行時点の制御状態において必要としない入出力データ
を含めて更新するので、大量の入出力データを扱う場合
にデータの更新に要する時間が増大し、制御プログラム
のスキャン周期が増大し、リアルタイム制御性が低下す
るという問題がある。
た従来のＰＣは、制御プログラムを１回スキャン実行す
る度に全ての入出力データの更新が行われ、各スキャン
実行時点の制御状態において必要としない入出力データ
を含めて更新するので、大量の入出力データを扱う場合
にデータの更新に要する時間が増大し、制御プログラム
のスキャン周期が増大し、リアルタイム制御性が低下す
るという問題がある。
【０００６】本発明は上記の問題に鑑みてなされたもの
で、その目的とするところは、ＳＦＣによる制御プログ
ラムの各制御状態の制御に必要な入出力点を抽出し、抽
出された入出力点をデータ更新の対象とし、入出力の処
理時間を短縮したプログラマブルコントローラを提供す
ることにある。
で、その目的とするところは、ＳＦＣによる制御プログ
ラムの各制御状態の制御に必要な入出力点を抽出し、抽
出された入出力点をデータ更新の対象とし、入出力の処
理時間を短縮したプログラマブルコントローラを提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明のプログラマブル
コントローラは、プログラムメモリに格納されたシーケ
ンシャル・ファンクション・チャートによる制御プログ
ラムをスキャン実行するプログラマブルコントローラ
に、制御プログラムのスキャン実行毎にシーケンシャル
・ファンクション・チャートの現在のアクティブステッ
プに基づいて更新すべき入出力レジスタの位置情報を抽
出するための条件更新マップを格納する更新対象マップ
メモリを備え、スキャン実行毎に前記更新対象マップメ
モリの情報に基づいて入出力データの更新を行う。（請
求項１） 更に、制御プログラムのスキャン実行毎にシーケンシャ
ル・ファンクション・チャートの現在のアクティブステ
ップに基づいて更新すべき入出力レジスタの位置情報を
抽出し前記条件更新マップを作成する条件更新マップ作
成手段を備え、作成された条件更新マップに基づいて前
記更新対象マップメモリの内容を更新する。（請求項
２） 更に、前記条件更新マップ作成手段は、シーケンシャル
・ファンクション・チャートによる制御プログラムをス
キャン実行する度に、現在のアクティブステップとその
前後のステップの入出力命令を認識し更新すべき入出力
レジスタの位置情報を抽出して条件更新マップを作成す
る。（請求項３） 更に、前記条件更新マップ作成手段は、制御プログラム
の実行中に更新すべき入出力レジスタの位置情報を抽出
する。（請求項４） 更に、前記条件更新マップ作成手段は、制御プログラム
のスキャン実行終了後に更新すべき入出力レジスタの位
置情報を抽出する。（請求項５） また、前記制御プログラムはラダーダイヤグラムとシー
ケンシャル・ファンクション・チャートのプログラムが
混在して構成され、前記更新対象マップメモリは、ラダ
ーダイヤグラムによる制御プログラムの入出力レジスタ
の位置情報を抽出するための無条件更新マップを格納す
る無条件更新マップメモリと前記条件更新マップを格納
する条件更新マップメモリとで構成する。（請求項６） 更に、ラダーダイヤグラムによる制御プログラムの入出
力レジスタの位置情報を抽出して無条件更新マップを作
成する無条件更新マップ作成手段を備え、作成された無
条件更新マップを前記無条件更新マップメモリに格納す
る。（請求項７） 更に、前記無条件更新マップ作成手段は、前記制御プロ
グラムからラダーダイヤグラムによる制御プログラムを
検索し、ラダーダイヤグラムによる入出力命令のレジス
タの位置情報を抽出して無条件更新マップを作成する。
（請求項８） 更に、前記無条件更新マップ作成手段は、前記制御プロ
グラムのスキャン実行を開始する前に前記無条件更新マ
ップを作成する。（請求項９）
コントローラは、プログラムメモリに格納されたシーケ
ンシャル・ファンクション・チャートによる制御プログ
ラムをスキャン実行するプログラマブルコントローラ
に、制御プログラムのスキャン実行毎にシーケンシャル
・ファンクション・チャートの現在のアクティブステッ
プに基づいて更新すべき入出力レジスタの位置情報を抽
出するための条件更新マップを格納する更新対象マップ
メモリを備え、スキャン実行毎に前記更新対象マップメ
モリの情報に基づいて入出力データの更新を行う。（請
求項１） 更に、制御プログラムのスキャン実行毎にシーケンシャ
ル・ファンクション・チャートの現在のアクティブステ
ップに基づいて更新すべき入出力レジスタの位置情報を
抽出し前記条件更新マップを作成する条件更新マップ作
成手段を備え、作成された条件更新マップに基づいて前
記更新対象マップメモリの内容を更新する。（請求項
２） 更に、前記条件更新マップ作成手段は、シーケンシャル
・ファンクション・チャートによる制御プログラムをス
キャン実行する度に、現在のアクティブステップとその
前後のステップの入出力命令を認識し更新すべき入出力
レジスタの位置情報を抽出して条件更新マップを作成す
る。（請求項３） 更に、前記条件更新マップ作成手段は、制御プログラム
の実行中に更新すべき入出力レジスタの位置情報を抽出
する。（請求項４） 更に、前記条件更新マップ作成手段は、制御プログラム
のスキャン実行終了後に更新すべき入出力レジスタの位
置情報を抽出する。（請求項５） また、前記制御プログラムはラダーダイヤグラムとシー
ケンシャル・ファンクション・チャートのプログラムが
混在して構成され、前記更新対象マップメモリは、ラダ
ーダイヤグラムによる制御プログラムの入出力レジスタ
の位置情報を抽出するための無条件更新マップを格納す
る無条件更新マップメモリと前記条件更新マップを格納
する条件更新マップメモリとで構成する。（請求項６） 更に、ラダーダイヤグラムによる制御プログラムの入出
力レジスタの位置情報を抽出して無条件更新マップを作
成する無条件更新マップ作成手段を備え、作成された無
条件更新マップを前記無条件更新マップメモリに格納す
る。（請求項７） 更に、前記無条件更新マップ作成手段は、前記制御プロ
グラムからラダーダイヤグラムによる制御プログラムを
検索し、ラダーダイヤグラムによる入出力命令のレジス
タの位置情報を抽出して無条件更新マップを作成する。
（請求項８） 更に、前記無条件更新マップ作成手段は、前記制御プロ
グラムのスキャン実行を開始する前に前記無条件更新マ
ップを作成する。（請求項９）
【０００８】
【発明の実施の形態】図１は、本発明によるＰＣのハー
ドウエア構成の実施例を示したもので、１はＰＣ、２は
ＰＣの全体を統括制御するＣＰＵ、３はオペレーション
プログラムを格納するシステムメモリ、４は制御プログ
ラムを格納するプログラムメモリ、５はプログラミング
装置１２との間で情報の授受を行うためのプログラマイ
ンタフェース、６は入出力信号に割り付けられた入出力
レジスタや演算途中データを格納するメモリでなるデー
タメモリ、７は制御プログラムをスキャン実行する度に
更新する入出力レジスタを決定するためのデータを格納
する更新対象マップメモリ、８は入出力バスインタフェ
ースであり、これらはＣＰＵバス９で接続される。１０
は外部装置との間で情報の授受を行う入出力装置（Ｉ／
Ｏ）、１１は外部装置との間でデータ伝送を行う伝送装
置であり、これらはＩ／Ｏバス１３で入出力バスインタ
フェース８に接続される。１２は制御プログラムをロー
ディングしたり、プログラム制御の実行状態をモニタす
るプログラミング装置である。
ドウエア構成の実施例を示したもので、１はＰＣ、２は
ＰＣの全体を統括制御するＣＰＵ、３はオペレーション
プログラムを格納するシステムメモリ、４は制御プログ
ラムを格納するプログラムメモリ、５はプログラミング
装置１２との間で情報の授受を行うためのプログラマイ
ンタフェース、６は入出力信号に割り付けられた入出力
レジスタや演算途中データを格納するメモリでなるデー
タメモリ、７は制御プログラムをスキャン実行する度に
更新する入出力レジスタを決定するためのデータを格納
する更新対象マップメモリ、８は入出力バスインタフェ
ースであり、これらはＣＰＵバス９で接続される。１０
は外部装置との間で情報の授受を行う入出力装置（Ｉ／
Ｏ）、１１は外部装置との間でデータ伝送を行う伝送装
置であり、これらはＩ／Ｏバス１３で入出力バスインタ
フェース８に接続される。１２は制御プログラムをロー
ディングしたり、プログラム制御の実行状態をモニタす
るプログラミング装置である。
【０００９】図２は、更新対象マップメモリ７の実施例
を示したもので、無条件更新マップメモリ７ａと条件更
新マップメモリ７ｂで構成され、無条件更新マップメモ
リ７ａには制御状態に拘らずスキャン実行毎に更新する
入出力レジスタの位置（アドレス）情報が格納され、条
件更新マップメモリ７ｂにはスキャン実行毎にその時点
におけるアクティブステップの位置に応じて更新する入
出力レジスタの位置（アドレス）情報が格納され、いず
れも各入出力レジスタの位置（アドレス）に対応してビ
ット位置（アドレス）が割り付けられている。
を示したもので、無条件更新マップメモリ７ａと条件更
新マップメモリ７ｂで構成され、無条件更新マップメモ
リ７ａには制御状態に拘らずスキャン実行毎に更新する
入出力レジスタの位置（アドレス）情報が格納され、条
件更新マップメモリ７ｂにはスキャン実行毎にその時点
におけるアクティブステップの位置に応じて更新する入
出力レジスタの位置（アドレス）情報が格納され、いず
れも各入出力レジスタの位置（アドレス）に対応してビ
ット位置（アドレス）が割り付けられている。
【００１０】上記構成においてＰＣを起動させると、Ｃ
ＰＵ２はシステムメモリ３に格納されたオペレーション
プログラムに基づいて図３に示す処理を行う。まず、無
条件更新マップの作成処理２１が実行され、プログラム
メモリ４に格納された制御プログラムの検索が行われ
る。制御プログラムはラダーダイヤグラムとＳＦＣが混
在して構成され、各ラダーダイヤグラムとＳＦＣの先頭
にはプログラム方式を判別するための識別ラベルが設け
られている。無条件更新マップは、ラダーダイヤグラム
によるプログラム部分に使用されている入出力命令（入
出力レジスタ）を検索し、当該入出力レジスタに対応す
る無条件更新マップメモリ７ａのビットに１をセットす
ることによって作成する。次に条件更新マップの初期設
定２２が実行され、条件更新マップメモリ７ｂの全ての
ビットに１をセットする。その後プログラム制御の起動
処理２３が行われ、通常のプログラム制御のスキャン実
行が開始される。
ＰＵ２はシステムメモリ３に格納されたオペレーション
プログラムに基づいて図３に示す処理を行う。まず、無
条件更新マップの作成処理２１が実行され、プログラム
メモリ４に格納された制御プログラムの検索が行われ
る。制御プログラムはラダーダイヤグラムとＳＦＣが混
在して構成され、各ラダーダイヤグラムとＳＦＣの先頭
にはプログラム方式を判別するための識別ラベルが設け
られている。無条件更新マップは、ラダーダイヤグラム
によるプログラム部分に使用されている入出力命令（入
出力レジスタ）を検索し、当該入出力レジスタに対応す
る無条件更新マップメモリ７ａのビットに１をセットす
ることによって作成する。次に条件更新マップの初期設
定２２が実行され、条件更新マップメモリ７ｂの全ての
ビットに１をセットする。その後プログラム制御の起動
処理２３が行われ、通常のプログラム制御のスキャン実
行が開始される。
【００１１】プログラム制御のスキャン実行が開始され
ると、先ず一括入出力処理２４が実行される。本発明の
場合、一括入出力処理は、無条件更新マップメモリ７ａ
と条件更新マップメモリ７ｂのビットデータが１にセッ
トされたビット位置に対応する入出力レジスタが更新対
象とされ、初回のスキャンでは条件更新マップメモリ７
ｂの全てのビットに１がセットされているので全ての入
出力データの更新が行われる。次に通常のプログラム制
御のスキャン実行処理２５が行われる。本実施例の場
合、１スキャンの実行が終わるとＳＦＣによる制御プロ
グラムのアクティブステップ（制御状態）が確定するの
でアクティブステップの番号を保持する処理２６を行
う。その後、条件更新マップの更新処理２７を実行し、
現アクティブステップ、その前段のステップ、その後段
のステップ、及び現アクティブステップにつながるトラ
ンジションの各々に対応するプログラム部分を検索範囲
とし、そのいずれかに存在している入出力レジスタを検
索し、対応する条件更新マップメモリ７ｂのビット位置
に１をセットしその他は０にクリアする。その後、一括
入出力処理２４へ戻されてプログラム制御のスキャン実
行が繰り返される。従って、２回目以降の一括入出力処
理２４では無条件更新マップメモリ７ａと前スキャンで
更新された条件更新マップメモリ７ｂの１にセットされ
たビット位置に基づいて入出力データの更新が行われ
る。
ると、先ず一括入出力処理２４が実行される。本発明の
場合、一括入出力処理は、無条件更新マップメモリ７ａ
と条件更新マップメモリ７ｂのビットデータが１にセッ
トされたビット位置に対応する入出力レジスタが更新対
象とされ、初回のスキャンでは条件更新マップメモリ７
ｂの全てのビットに１がセットされているので全ての入
出力データの更新が行われる。次に通常のプログラム制
御のスキャン実行処理２５が行われる。本実施例の場
合、１スキャンの実行が終わるとＳＦＣによる制御プロ
グラムのアクティブステップ（制御状態）が確定するの
でアクティブステップの番号を保持する処理２６を行
う。その後、条件更新マップの更新処理２７を実行し、
現アクティブステップ、その前段のステップ、その後段
のステップ、及び現アクティブステップにつながるトラ
ンジションの各々に対応するプログラム部分を検索範囲
とし、そのいずれかに存在している入出力レジスタを検
索し、対応する条件更新マップメモリ７ｂのビット位置
に１をセットしその他は０にクリアする。その後、一括
入出力処理２４へ戻されてプログラム制御のスキャン実
行が繰り返される。従って、２回目以降の一括入出力処
理２４では無条件更新マップメモリ７ａと前スキャンで
更新された条件更新マップメモリ７ｂの１にセットされ
たビット位置に基づいて入出力データの更新が行われ
る。
【００１２】ＳＦＣの動作規定では、その時点での制御
動作に関連するのは、現在アクティブなステップ及びそ
のステップの下に接続されたトランジションのみであ
る。また、ステップ遷移が発生する時点に注目すれば、
現在アクティブなステップの前段及び後段のステップ
も、その時点での制御動作に関連すると考える必要があ
る。 本実施例によれば、その時点での制御動作に無関
係な入出力信号はデータ更新処理の対象外とし処理点数
を少なくすることができ、一括入出力の処理時間を短縮
することができ、スキャン時間の短縮を図ることができ
る。
動作に関連するのは、現在アクティブなステップ及びそ
のステップの下に接続されたトランジションのみであ
る。また、ステップ遷移が発生する時点に注目すれば、
現在アクティブなステップの前段及び後段のステップ
も、その時点での制御動作に関連すると考える必要があ
る。 本実施例によれば、その時点での制御動作に無関
係な入出力信号はデータ更新処理の対象外とし処理点数
を少なくすることができ、一括入出力の処理時間を短縮
することができ、スキャン時間の短縮を図ることができ
る。
【００１３】図４は無条件更新マップの作成処理２１の
詳細を示したもので、先ずステップ２１ａでプログラム
メモリ４に格納された制御プログラムの先頭から検索を
開始し、ステップ２１ｂでＳＦＣによるプログラムか否
かを判別する。ＳＦＣのプログラムであればステップ２
１ａへ戻して次の検索を行い、ＳＦＣ以外のプログラム
であればステップ２１ｃで入出力命令か否かを判別す
る。入出力命令であればステップ２１ｄでその入出力命
令のオペランドとして使用されている入出力レジスタを
抽出し、その入出力レジスタに対応する無条件更新マッ
プメモリ７ａのビット位置に１をセットする。そのプロ
グラム部分内にサブルーチンが含まれている場合には、
そのサブルーチン内についても同様に入出力レジスタを
抽出し、対応する無条件更新マップメモリ７ａのビット
位置に１をセットする。図２はアドレスが０と１の入出
力レジスタが無条件更新対象としてマークされた例を示
している。入出力命令でなければステップ２１ｄをスキ
ップする。ステップ２１ｅは制御プログラムがＥＮＤで
あるか否かを判別し、ＥＮＤでなければステップ２１ａ
へ戻しＥＮＤになるまで同様の処理を繰り返す。
詳細を示したもので、先ずステップ２１ａでプログラム
メモリ４に格納された制御プログラムの先頭から検索を
開始し、ステップ２１ｂでＳＦＣによるプログラムか否
かを判別する。ＳＦＣのプログラムであればステップ２
１ａへ戻して次の検索を行い、ＳＦＣ以外のプログラム
であればステップ２１ｃで入出力命令か否かを判別す
る。入出力命令であればステップ２１ｄでその入出力命
令のオペランドとして使用されている入出力レジスタを
抽出し、その入出力レジスタに対応する無条件更新マッ
プメモリ７ａのビット位置に１をセットする。そのプロ
グラム部分内にサブルーチンが含まれている場合には、
そのサブルーチン内についても同様に入出力レジスタを
抽出し、対応する無条件更新マップメモリ７ａのビット
位置に１をセットする。図２はアドレスが０と１の入出
力レジスタが無条件更新対象としてマークされた例を示
している。入出力命令でなければステップ２１ｄをスキ
ップする。ステップ２１ｅは制御プログラムがＥＮＤで
あるか否かを判別し、ＥＮＤでなければステップ２１ａ
へ戻しＥＮＤになるまで同様の処理を繰り返す。
【００１４】図５は条件更新マップの作成処理２７の詳
細を示したもので、先ずステップ２７ａで条件更新マッ
プメモリ７ｂの全てのビットを０にリセットする。次
に、ステップ２７ｂで保持されたアクティブステップに
対応するプログラム部分内の命令語を調べ、オペランド
として使用されている入出力レジスタを抽出し、その入
出力レジスタに対応する条件更新マップメモリ７ｂのビ
ット位置に１をセットする。そのプログラム部分内にサ
ブルーチンが含まれている場合には、そのサブルーチン
内についても同様に入出力レジスタを抽出し、対応する
条件更新マップメモリ７ｂのビット位置に１をセットす
る。更に、当該アクティブステップの前段と後段のステ
ップ及び当該アクティブステップの下に接続されたトラ
ンジションについて、同様に入出力レジスタを抽出し、
対応する条件更新マップメモリ７ｂのビット位置に１を
セットする。例えば、アクティブステップが図６に示す
ようにステップ番号ｎであるとき、前段ステップｎ−
１、現アクティブステップｎ、後段ステップｎ＋１の外
部出力ビットオペランドＹ５０、Ｙ５２、Ｙ５５と、現
アクティブステップｎにつながるトランジションの外部
入力ビットオペランドＸ６０、Ｘ６８が更新の対象と判
断される。外部入力ビットオペランドＸ３９及びＸ７７
はいずれも更新対象外と判断される。また、Ｒ２５及び
Ｒ２６は内部ビットオペランドであるため本判断の対象
外である。
細を示したもので、先ずステップ２７ａで条件更新マッ
プメモリ７ｂの全てのビットを０にリセットする。次
に、ステップ２７ｂで保持されたアクティブステップに
対応するプログラム部分内の命令語を調べ、オペランド
として使用されている入出力レジスタを抽出し、その入
出力レジスタに対応する条件更新マップメモリ７ｂのビ
ット位置に１をセットする。そのプログラム部分内にサ
ブルーチンが含まれている場合には、そのサブルーチン
内についても同様に入出力レジスタを抽出し、対応する
条件更新マップメモリ７ｂのビット位置に１をセットす
る。更に、当該アクティブステップの前段と後段のステ
ップ及び当該アクティブステップの下に接続されたトラ
ンジションについて、同様に入出力レジスタを抽出し、
対応する条件更新マップメモリ７ｂのビット位置に１を
セットする。例えば、アクティブステップが図６に示す
ようにステップ番号ｎであるとき、前段ステップｎ−
１、現アクティブステップｎ、後段ステップｎ＋１の外
部出力ビットオペランドＹ５０、Ｙ５２、Ｙ５５と、現
アクティブステップｎにつながるトランジションの外部
入力ビットオペランドＸ６０、Ｘ６８が更新の対象と判
断される。外部入力ビットオペランドＸ３９及びＸ７７
はいずれも更新対象外と判断される。また、Ｒ２５及び
Ｒ２６は内部ビットオペランドであるため本判断の対象
外である。
【００１５】図２の条件更新マップメモリ７ｂは、抽出
された外部出力ビットオペランドＹ５０、Ｙ５２、Ｙ５
５が出力レジスタのアドレス５に属するビットオペラン
ドであり、外部入力ビットオペランドＸ６０、Ｘ６８が
入力レジスタのアドレス６に属するビットオペランドの
場合を示している。従って、アドレス５と６の入出力レ
ジスタが更新され、それに属する全ての入出力ビットオ
ペランドが更新される。その後ステップ２７ｄで他にア
クティブステップがあるか否かを判別し、全てのアクテ
ィブステップに対して同様の処理を行って終了する。
された外部出力ビットオペランドＹ５０、Ｙ５２、Ｙ５
５が出力レジスタのアドレス５に属するビットオペラン
ドであり、外部入力ビットオペランドＸ６０、Ｘ６８が
入力レジスタのアドレス６に属するビットオペランドの
場合を示している。従って、アドレス５と６の入出力レ
ジスタが更新され、それに属する全ての入出力ビットオ
ペランドが更新される。その後ステップ２７ｄで他にア
クティブステップがあるか否かを判別し、全てのアクテ
ィブステップに対して同様の処理を行って終了する。
【００１６】本実施例では、選択更新マップの更新は毎
スキャンの実行終了時点で行う場合について説明した
が、スキャン実行中に行うことも可能である。また、Ｓ
ＦＣの各ステップに対応した更新対象の入出力レジスタ
を、スキャン実行に先だって予めマップとして記憶して
おき、このマップとアクティブステップに基づいて更新
対象となる入出力レジスタを決定することも可能であ
る。この場合、別の装置によって制御プログラムから抽
出された更新対象の入出力レジスタの情報を受け取り、
更新マップメモリに記憶させることも可能である。
スキャンの実行終了時点で行う場合について説明した
が、スキャン実行中に行うことも可能である。また、Ｓ
ＦＣの各ステップに対応した更新対象の入出力レジスタ
を、スキャン実行に先だって予めマップとして記憶して
おき、このマップとアクティブステップに基づいて更新
対象となる入出力レジスタを決定することも可能であ
る。この場合、別の装置によって制御プログラムから抽
出された更新対象の入出力レジスタの情報を受け取り、
更新マップメモリに記憶させることも可能である。
【００１７】
【発明の効果】本発明のプログラマブルコントローラに
よれば、シーケンシャル、ファンクション、チャートの
制御プログラムを実行する場合、その時点での制御動作
に関係のある入出力信号だけを一括入出力処理の対象と
し、更新データ数を少なくすることができ、一括入出力
の処理時間が短縮され、スキャン時間を短縮し、リアル
タイム制御性を向上させることができる。
よれば、シーケンシャル、ファンクション、チャートの
制御プログラムを実行する場合、その時点での制御動作
に関係のある入出力信号だけを一括入出力処理の対象と
し、更新データ数を少なくすることができ、一括入出力
の処理時間が短縮され、スキャン時間を短縮し、リアル
タイム制御性を向上させることができる。
【図１】本発明のプログラマブルコントローラのハード
ウエアの実施例図
ウエアの実施例図
【図２】更新対象マップメモリの詳細構成図
【図３】オペレーションプログラムの処理内容を示すフ
ローチャート
ローチャート
【図４】無条件更新マップの処理内容を示すフローチャ
ート
ート
【図５】条件更新マップの処理内容を示すフローチャー
ト
ト
【図６】ＳＦＣ方式のプログラム命令を用いた制御プロ
グラムの例
グラムの例
１…プログラマブルコントローラ ２…ＣＰＵ ３…システムメモリ ４…プログ
ラムメモリ ５…プログラマインタフェース ６…データ
メモリ ７…更新対象マップメモリ ７ａ…無条
件更新マップメモリ ７ｂ…条件更新マップメモリ ８…入出力
バスインタフェース ９…ＣＰＵバス １０…入出力
装置 １１…伝送装置 １２…プロ
グラミング装置 １３…Ｉ／Ｏバス ２１…無条件更新マップの作成処理 ２２…条件
更新マップの初期設定 ２３…プログラム制御の起動処理 ２４…一括
入出力処理 ２５…プログラム制御のスキャン実行処理 ２６…アク
ティブステップの保持 ２７…条件更新マップの更新処理
ラムメモリ ５…プログラマインタフェース ６…データ
メモリ ７…更新対象マップメモリ ７ａ…無条
件更新マップメモリ ７ｂ…条件更新マップメモリ ８…入出力
バスインタフェース ９…ＣＰＵバス １０…入出力
装置 １１…伝送装置 １２…プロ
グラミング装置 １３…Ｉ／Ｏバス ２１…無条件更新マップの作成処理 ２２…条件
更新マップの初期設定 ２３…プログラム制御の起動処理 ２４…一括
入出力処理 ２５…プログラム制御のスキャン実行処理 ２６…アク
ティブステップの保持 ２７…条件更新マップの更新処理
Claims (9)
- 【請求項１】プログラムメモリに格納されたシーケンシ
ャル・ファンクション・チャートによる制御プログラム
をスキャン実行するプログラマブルコントローラに、制
御プログラムのスキャン実行毎にシーケンシャル・ファ
ンクション・チャートの現在のアクティブステップに基
づいて更新すべき入出力レジスタの位置情報を抽出する
ための条件更新マップを格納する更新対象マップメモリ
を備え、スキャン実行毎に前記更新対象マップメモリの
情報に基づいて入出力データの更新を行うことを特徴と
するプログラマブルコントローラ。 - 【請求項２】請求項１に記載のプログラマブルコントロ
ーラにおいて、制御プログラムのスキャン実行毎にシー
ケンシャル・ファンクション・チャートの現在のアクテ
ィブステップに基づいて更新すべき入出力レジスタの位
置情報を抽出し前記条件更新マップを作成する条件更新
マップ作成手段を備え、作成された条件更新マップに基
づいて前記更新対象マップメモリの内容を更新すること
を特徴とするプログラマブルコントローラ。 - 【請求項３】請求項２に記載のプログラマブルコントロ
ーラにおいて、前記条件更新マップ作成手段は、シーケ
ンシャル・ファンクション・チャートによる制御プログ
ラムをスキャン実行する度に、現在のアクティブステッ
プとその前後のステップの入出力命令を認識し更新すべ
き入出力レジスタの位置情報を抽出して条件更新マップ
を作成することを特徴とするプログラマブルコントロー
ラ。 - 【請求項４】請求項２に記載のプログラマブルコントロ
ーラにおいて、前記条件更新マップ作成手段は、制御プ
ログラムの実行中に更新すべき入出力レジスタの位置情
報を抽出することを特徴とするプログラマブルコントロ
ーラ。 - 【請求項５】請求項２に記載のプログラマブルコントロ
ーラにおいて、前記条件更新マップ作成手段は、制御プ
ログラムのスキャン実行終了後に更新すべき入出力レジ
スタの位置情報を抽出することを特徴とするプログラマ
ブルコントローラ。 - 【請求項６】請求項１に記載のプログラマブルコントロ
ーラにおいて、前記制御プログラムはラダーダイヤグラ
ムとシーケンシャル・ファンクション・チャートのプロ
グラムが混在して構成され、前記更新対象マップメモリ
は、ラダーダイヤグラムによる制御プログラムの入出力
レジスタの位置情報を抽出するための無条件更新マップ
を格納する無条件更新マップメモリと前記条件更新マッ
プを格納する条件更新マップメモリとで構成することを
特徴とするプログラマブルコントローラ。 - 【請求項７】請求項６に記載のプログラマブルコントロ
ーラにおいて、ラダーダイヤグラムによる制御プログラ
ムの入出力レジスタの位置情報を抽出して無条件更新マ
ップを作成する無条件更新マップ作成手段を備え、作成
された無条件更新マップを前記無条件更新マップメモリ
に格納することを特徴とするプログラマブルコントロー
ラ。 - 【請求項８】請求項７に記載のプログラマブルコントロ
ーラにおいて、前記無条件更新マップ作成手段は、前記
制御プログラムからラダーダイヤグラムによる制御プロ
グラムを検索し、ラダーダイヤグラムによる入出力命令
のレジスタの位置情報を抽出して無条件更新マップを作
成することを特徴とするプログラマブルコントローラ。 - 【請求項９】請求項７に記載のプログラマブルコントロ
ーラにおいて、前記無条件更新マップ作成手段は、前記
制御プログラムのスキャン実行を開始する前に前記無条
件更新マップを作成することを特徴とするプログラマブ
ルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01173896A JP3352871B2 (ja) | 1996-01-26 | 1996-01-26 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01173896A JP3352871B2 (ja) | 1996-01-26 | 1996-01-26 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09204206A true JPH09204206A (ja) | 1997-08-05 |
| JP3352871B2 JP3352871B2 (ja) | 2002-12-03 |
Family
ID=11786380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01173896A Expired - Fee Related JP3352871B2 (ja) | 1996-01-26 | 1996-01-26 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3352871B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081594A1 (en) * | 1998-05-27 | 2001-03-07 | Mitsubishi Denki Kabushiki Kaisha | Peripheral equipment for programmable controller and method for monitoring the same |
-
1996
- 1996-01-26 JP JP01173896A patent/JP3352871B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081594A1 (en) * | 1998-05-27 | 2001-03-07 | Mitsubishi Denki Kabushiki Kaisha | Peripheral equipment for programmable controller and method for monitoring the same |
| EP1081594A4 (en) * | 1998-05-27 | 2009-12-02 | Mitsubishi Electric Corp | PERIPHERAL EQUIPMENT FOR PROGRAMMABLE CONTROLLER AND METHOD OF MONITORING |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3352871B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683549A (en) | Sequence control method and apparatus | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| JP3024422B2 (ja) | プログラマブルコントローラおよびプログラマブルコントローラの運転方法 | |
| US5586337A (en) | Programmable controller with timing control | |
| JP3352871B2 (ja) | プログラマブルコントローラ | |
| US5124910A (en) | Microprogram control apparatus for generating a branch condition signal to be designated by a micro-branch instruction | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH0410081B2 (ja) | ||
| JP2529429B2 (ja) | プログラマブルコントロ―ラ | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| GB2175112A (en) | Sequence control method and apparatus | |
| JP3013619B2 (ja) | プログラマブル・コントローラ | |
| JPS6398704A (ja) | プログラマブルコントロ−ラ | |
| JPS6042968B2 (ja) | 情報処理装置 | |
| JPH05224711A (ja) | プログラマブルコントローラの制御方法 | |
| JPH08161010A (ja) | ラダーシーケンスプログラム演算装置 | |
| JP2629359B2 (ja) | 論理シミュレータ | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPH0981275A (ja) | 演算処理装置 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPS63195735A (ja) | 命令実行方式 | |
| JPH04318625A (ja) | 多分岐命令の処理方式 | |
| JPH10312279A (ja) | ビット検索回路およびこれを有するマイクロプロセッサ | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JPS60225904A (ja) | プログラマブル・コントロ−ラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070920 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080920 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080920 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |