JPH09199595A - トポグラフィ上に酸化ケイ素層を製造する方法 - Google Patents
トポグラフィ上に酸化ケイ素層を製造する方法Info
- Publication number
- JPH09199595A JPH09199595A JP8355985A JP35598596A JPH09199595A JP H09199595 A JPH09199595 A JP H09199595A JP 8355985 A JP8355985 A JP 8355985A JP 35598596 A JP35598596 A JP 35598596A JP H09199595 A JPH09199595 A JP H09199595A
- Authority
- JP
- Japan
- Prior art keywords
- topography
- layer
- organodisiloxane
- polymer
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012876 topography Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract 8
- 229910052814 silicon oxide Inorganic materials 0.000 title claims 2
- 238000000034 method Methods 0.000 claims abstract description 19
- 229920000642 polymer Polymers 0.000 claims abstract description 12
- 239000003960 organic solvent Substances 0.000 claims abstract description 8
- 238000005979 thermal decomposition reaction Methods 0.000 claims abstract description 5
- 125000000962 organic group Chemical group 0.000 claims abstract description 4
- 229910002808 Si–O–Si Inorganic materials 0.000 claims abstract description 3
- 125000000217 alkyl group Chemical group 0.000 claims abstract description 3
- 229910052739 hydrogen Chemical group 0.000 claims abstract description 3
- 239000001257 hydrogen Chemical group 0.000 claims abstract description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- DYZHZLQEGSYGDH-UHFFFAOYSA-N 7-bicyclo[4.2.0]octa-1,3,5-trienyl-[[7,8-bis(ethenyl)-7-bicyclo[4.2.0]octa-1,3,5-trienyl]oxy]silane Chemical compound C1C2=CC=CC=C2C1[SiH2]OC1(C=C)C2=CC=CC=C2C1C=C DYZHZLQEGSYGDH-UHFFFAOYSA-N 0.000 claims description 5
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 2
- 238000006303 photolysis reaction Methods 0.000 claims description 2
- 230000000379 polymerizing effect Effects 0.000 claims description 2
- 238000000197 pyrolysis Methods 0.000 claims description 2
- RKROVEAQFOKAKE-UHFFFAOYSA-N 7-ethenylbicyclo[4.2.0]octa-1,3,5,7-tetraene Chemical group C1=CC=C2C(C=C)=CC2=C1 RKROVEAQFOKAKE-UHFFFAOYSA-N 0.000 claims 1
- AUHZEENZYGFFBQ-UHFFFAOYSA-N mesitylene Substances CC1=CC(C)=CC(C)=C1 AUHZEENZYGFFBQ-UHFFFAOYSA-N 0.000 claims 1
- 125000001827 mesitylenyl group Chemical group [H]C1=C(C(*)=C(C([H])=C1C([H])([H])[H])C([H])([H])[H])C([H])([H])[H] 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000000354 decomposition reaction Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 239000011888 foil Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002329 infrared spectrum Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003490 calendering Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 125000001047 cyclobutenyl group Chemical group C1(=CCC1)* 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000374 eutectic mixture Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006068 polycondensation reaction Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laminated Bodies (AREA)
- Local Oxidation Of Silicon (AREA)
- Silicon Polymers (AREA)
Abstract
(57)【要約】
【課題】 短射程のみならず長射程のプレーナ化特性を
有し、従来のＳｉＯ2 層に比べて明らかに誘電率の低
い、従って寄生容量を低減することができる、装置的に
容易に形成することのできる金属間誘電体として作用す
るＳｉＯ2 層をトポグラフィ上、特にアルミニウム‐ト
ポグラフィ上に製造する方法を提供する。 【解決手段】 トポグラフィ上に有機溶剤に溶かされた
オルガノジシロキサンを施し、このオルガノジシロキサ
ンを重合し、生じた重合体を熱分解及び／又は光分解及
び／又は電子照射により分解し、この重合体をＳｉＯ2
に富んだ層にする。
有し、従来のＳｉＯ2 層に比べて明らかに誘電率の低
い、従って寄生容量を低減することができる、装置的に
容易に形成することのできる金属間誘電体として作用す
るＳｉＯ2 層をトポグラフィ上、特にアルミニウム‐ト
ポグラフィ上に製造する方法を提供する。 【解決手段】 トポグラフィ上に有機溶剤に溶かされた
オルガノジシロキサンを施し、このオルガノジシロキサ
ンを重合し、生じた重合体を熱分解及び／又は光分解及
び／又は電子照射により分解し、この重合体をＳｉＯ2
に富んだ層にする。
Description
【０００１】
【発明の属する技術分野】本発明は、金属間誘電体（Ｉ
ＭＤ）として作用するＳｉＯ2層をトポグラフィ上、特
にアルミニウム−トポグラフィ上に製造する方法に関す
る。
ＭＤ）として作用するＳｉＯ2層をトポグラフィ上、特
にアルミニウム−トポグラフィ上に製造する方法に関す
る。
【０００２】
【従来の技術】集積回路中の金属導電路には殆ど専らア
ルミニウムが使用される。５７０℃ではアルミニウム−
シリコン共融混合物であるため、アルミニウムがシリコ
ンウェハ上に析出されると直ちに、処理温度は約５００
℃以下の範囲に制限される。上下に重なり合うアルミニ
ウム面間の絶縁層としてはＳｉＯ2層が使用される。
ルミニウムが使用される。５７０℃ではアルミニウム−
シリコン共融混合物であるため、アルミニウムがシリコ
ンウェハ上に析出されると直ちに、処理温度は約５００
℃以下の範囲に制限される。上下に重なり合うアルミニ
ウム面間の絶縁層としてはＳｉＯ2層が使用される。
【０００３】このようなＳｉＯ2絶縁層は従来主として
ＳｉＯ2−ＣＶＤ（化学蒸着）析出法により形成されて
いるが、そのうち特にいわゆるシラン法、ＬＴＯ法及び
プラズマ酸化法だけが適している。それというのもこれ
までの他の２つの方法、即ちＴＥＯＳ法及びＨＴＯ法で
は５００℃をはるかに越える温度で行われるからであ
る。これらの従来の析出法の主な欠点は、このようにし
て析出されたＳｉＯ2 層が最良な場合でも部分的にプレ
ーナ化をもたらすに過ぎないことである。従ってこれら
の層は例えば化学機械的研磨又はプレーナ化レジスト−
エッチバックによる経費のかかる別の処理工程でプレー
ナ化されなければならない。しかし良好なプレーナ化は
焦点深度の要求からその後のパターン化工程に不可欠で
ある。
ＳｉＯ2−ＣＶＤ（化学蒸着）析出法により形成されて
いるが、そのうち特にいわゆるシラン法、ＬＴＯ法及び
プラズマ酸化法だけが適している。それというのもこれ
までの他の２つの方法、即ちＴＥＯＳ法及びＨＴＯ法で
は５００℃をはるかに越える温度で行われるからであ
る。これらの従来の析出法の主な欠点は、このようにし
て析出されたＳｉＯ2 層が最良な場合でも部分的にプレ
ーナ化をもたらすに過ぎないことである。従ってこれら
の層は例えば化学機械的研磨又はプレーナ化レジスト−
エッチバックによる経費のかかる別の処理工程でプレー
ナ化されなければならない。しかし良好なプレーナ化は
焦点深度の要求からその後のパターン化工程に不可欠で
ある。
【０００４】もう１つの欠点はこのようにして析出され
たＳｉＯ2層では通常ε≧３．５の誘電率を有すること
である。この比較的高い誘電率は集積回路にしばしば信
号伝送時間を増加するいわゆる寄生容量を生じることに
なる。
たＳｉＯ2層では通常ε≧３．５の誘電率を有すること
である。この比較的高い誘電率は集積回路にしばしば信
号伝送時間を増加するいわゆる寄生容量を生じることに
なる。
【０００５】ＳｉＯ2層を形成するもう１つの方法はス
パッタリング法である。しかしスパッタリングされたＳ
ｉＯ2層は成長率が約１時間につき１μｍと極めて僅か
であり、更にしばしばスパッタリング中にウェハ上に過
剰の粒子の発生が起こるという欠点を有する。
パッタリング法である。しかしスパッタリングされたＳ
ｉＯ2層は成長率が約１時間につき１μｍと極めて僅か
であり、更にしばしばスパッタリング中にウェハ上に過
剰の粒子の発生が起こるという欠点を有する。
【０００６】ＣＶＤ法により析出されたＳｉＯ2層もス
パッタリングされたＳｉＯ2層も一般にトポグラフィ上
に中程度のエッジ被覆が得られるに過ぎず、これはアル
ミニウムパターンの側壁が極めて急峻である場合問題と
なる。更にこれらの両方法は装置に極めて経費を要す
る。
パッタリングされたＳｉＯ2層も一般にトポグラフィ上
に中程度のエッジ被覆が得られるに過ぎず、これはアル
ミニウムパターンの側壁が極めて急峻である場合問題と
なる。更にこれらの両方法は装置に極めて経費を要す
る。
【０００７】最近いわゆるスピン−オン−グラス層を形
成する方法が開発されている。その際溶剤に溶かされた
シラノール又はシロキサンをトポグラフィ上に施し、こ
れを高めた温度で重縮合反応により網状化する。その結
果確かに概ね良好な部分的プレーナ化率が達成される
が、しかし最大層厚は亀裂が形成されることにより約１
μｍに制限され、とりわけ射程の長いプレーナ化を達成
することはできない。
成する方法が開発されている。その際溶剤に溶かされた
シラノール又はシロキサンをトポグラフィ上に施し、こ
れを高めた温度で重縮合反応により網状化する。その結
果確かに概ね良好な部分的プレーナ化率が達成される
が、しかし最大層厚は亀裂が形成されることにより約１
μｍに制限され、とりわけ射程の長いプレーナ化を達成
することはできない。
【０００８】
【発明が解決しようとする課題】従って本発明の課題
は、短射程のみならず長射程のプレーナ化特性を有し、
析出されたＳｉＯ2層に比べて明らかに低い誘電率を有
し、装置に関しても容易に形成することのできる金属間
誘電体として作用するＳｉＯ2層をトポグラフィ上、特
にアルミニウム‐トポグラフィ上に製造する方法を開発
することにある。
は、短射程のみならず長射程のプレーナ化特性を有し、
析出されたＳｉＯ2層に比べて明らかに低い誘電率を有
し、装置に関しても容易に形成することのできる金属間
誘電体として作用するＳｉＯ2層をトポグラフィ上、特
にアルミニウム‐トポグラフィ上に製造する方法を開発
することにある。
【０００９】
【課題を解決するための手段】この課題は本発明によ
り、 ａ）トポグラフィ上に有機溶剤中に溶解された一般式Ｒ
1（Ｒ2）2Ｓｉ−Ｏ−ＳｉＲ2）2Ｒ1（式中Ｒ2はアルキ
ル基又は水素を表し、Ｒ1は重合可能の有機基を表す）
のオルガノジシロキサンを施し、 ｂ）このオルガノジシロキサンを重合し、 ｃ）生じた重合体を熱分解及び／又は光分解及び／又は
電子照射により分解し、重合体を極めてＳｉＯ2に富む
層にする工程を実施することにより解決される。
り、 ａ）トポグラフィ上に有機溶剤中に溶解された一般式Ｒ
1（Ｒ2）2Ｓｉ−Ｏ−ＳｉＲ2）2Ｒ1（式中Ｒ2はアルキ
ル基又は水素を表し、Ｒ1は重合可能の有機基を表す）
のオルガノジシロキサンを施し、 ｂ）このオルガノジシロキサンを重合し、 ｃ）生じた重合体を熱分解及び／又は光分解及び／又は
電子照射により分解し、重合体を極めてＳｉＯ2に富む
層にする工程を実施することにより解決される。
【００１０】このようにして作られた層は僅かな装置費
用で形成可能であり、傑出した短及び長射程のプレーナ
化特性を有し、特にそれらは極めて急峻な側壁を有する
アルミニウムパターンの場合にも抜群のエッジ被覆を有
し、またε＜３の誘電率を有する。従って集積回路内の
寄生容量及び好ましくない信号伝送時間の低減又は削減
を可能にする。
用で形成可能であり、傑出した短及び長射程のプレーナ
化特性を有し、特にそれらは極めて急峻な側壁を有する
アルミニウムパターンの場合にも抜群のエッジ被覆を有
し、またε＜３の誘電率を有する。従って集積回路内の
寄生容量及び好ましくない信号伝送時間の低減又は削減
を可能にする。
【００１１】重合可能の有機基としてはビニルシクロブ
タベンゾール基が有利であり、余分なシリコン原子の遊
離基はメチル基により飽和される。このジビニルシロキ
サン−ビス−ベンゾシクロブテンは典型的には有機溶剤
のミスチレン中に溶解される。経験上このジビニルシロ
キサン−ビス−ベンゾシクロブテンがトポグラフィ上に
ＳｉＯ2層を特に良好に形成するのに適していることが
判明している。
タベンゾール基が有利であり、余分なシリコン原子の遊
離基はメチル基により飽和される。このジビニルシロキ
サン−ビス−ベンゾシクロブテンは典型的には有機溶剤
のミスチレン中に溶解される。経験上このジビニルシロ
キサン−ビス−ベンゾシクロブテンがトポグラフィ上に
ＳｉＯ2層を特に良好に形成するのに適していることが
判明している。
【００１２】例えば有機溶剤中に溶かしたオルガノジシ
ロキサンは遠心塗布（スピン・コーティング）により施
される。遠心塗布は装置的に特に良好に処理可能であ
り、とりわけシリコン技術分野で層を形成するのに最も
廉価な方法である。しかしまた遠心塗布以外の他の被着
方法として例えばロール掛け又はカレンダ掛けも考えら
れる。
ロキサンは遠心塗布（スピン・コーティング）により施
される。遠心塗布は装置的に特に良好に処理可能であ
り、とりわけシリコン技術分野で層を形成するのに最も
廉価な方法である。しかしまた遠心塗布以外の他の被着
方法として例えばロール掛け又はカレンダ掛けも考えら
れる。
【００１３】ジビニルシロキサン−ビス−ベゾシクロブ
テンは約２５０℃の温度で重合すると有利であり、この
重合体はその後少なくとも２つの連続した熱分解サイク
ルで約４５０℃の温度で分解される。この場合熱分解サ
イクルとはウェハを室温から４５０℃に加熱し、その後
再び室温に冷却することを意味する。
テンは約２５０℃の温度で重合すると有利であり、この
重合体はその後少なくとも２つの連続した熱分解サイク
ルで約４５０℃の温度で分解される。この場合熱分解サ
イクルとはウェハを室温から４５０℃に加熱し、その後
再び室温に冷却することを意味する。
【００１４】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
する。
【００１５】図１は本発明によるオルガノジシロキサン
の物質類からの有利なモノマーを示すものである。この
ジビニルシロキサン−ビス−ベンゾシクロブテン（ＤＶ
Ｓ−ＢＣＢ）は遠心塗布によりウェハのトポグラフィ上
に施される。この遠心塗布の原理は図２に示されてい
る。有機溶剤のミスチレン中に溶かされたＤＶＳ−ＢＣ
Ｂ１は真空吸引部材３により遠心板４の中心上に固定さ
れているウェハのトポグラフィ２上に滴下される。例え
ば３０００ｍｉｎ-1で有利にはＤＶＳ−ＢＣＢ３８％を
含んでいる被覆を遠心力により放射状に外側に向けて遠
心塗布して薄い箔を残す。その後加熱板（図示せず）上
で又は調整炉中で２５０℃で乾燥工程を行う。これによ
り生じた箔は約１．６μｍの厚さを有する。
の物質類からの有利なモノマーを示すものである。この
ジビニルシロキサン−ビス−ベンゾシクロブテン（ＤＶ
Ｓ−ＢＣＢ）は遠心塗布によりウェハのトポグラフィ上
に施される。この遠心塗布の原理は図２に示されてい
る。有機溶剤のミスチレン中に溶かされたＤＶＳ−ＢＣ
Ｂ１は真空吸引部材３により遠心板４の中心上に固定さ
れているウェハのトポグラフィ２上に滴下される。例え
ば３０００ｍｉｎ-1で有利にはＤＶＳ−ＢＣＢ３８％を
含んでいる被覆を遠心力により放射状に外側に向けて遠
心塗布して薄い箔を残す。その後加熱板（図示せず）上
で又は調整炉中で２５０℃で乾燥工程を行う。これによ
り生じた箔は約１．６μｍの厚さを有する。
【００１６】図３には図１に示されたモノマーがビニル
基とシクロブテン基との重付加反応によりポリマーに網
状化されることが示されている。このポリマーは更に約
４５０℃での熱処理で分解され、その結果極く僅かな有
機物残渣を有するＳｉＯ2の骨格だけが残留する。従っ
て極めて著しい箔厚の削減が行われる。元の１．６μｍ
の箔厚は約６０％までに収縮する。しかし傑出した短及
び長射程のプレーナ化特性は維持されている。従ってほ
ぼ９０％のプレーナ化率も達成される。
基とシクロブテン基との重付加反応によりポリマーに網
状化されることが示されている。このポリマーは更に約
４５０℃での熱処理で分解され、その結果極く僅かな有
機物残渣を有するＳｉＯ2の骨格だけが残留する。従っ
て極めて著しい箔厚の削減が行われる。元の１．６μｍ
の箔厚は約６０％までに収縮する。しかし傑出した短及
び長射程のプレーナ化特性は維持されている。従ってほ
ぼ９０％のプレーナ化率も達成される。
【００１７】図４に示されている単に網状化されたＤＶ
Ｓ−ＢＣＢ５箔及び室温と４５０℃との間の２つの熱サ
イクル後のＤＶＳ−ＢＣＢ箔６の赤外線スペクトルは、
芳香族環中の振動と関連するピークが約２９００ｃｍ-1
及び約８００ｃｍ-1で完全に消失していることを示して
いる。同じことは約１２５０ｃｍ-1及び約８５０ｃｍ-1
でのＳｉ−ＣＨ3の振動にも該当する。しかし更に約１
０５０ｃｍ-1でのＳｉ−Ｏ−Ｓｉの変角振動は維持され
るので、このことからＳｉＯ2のパターンが形成された
ことは間違いないものと推測される。このことは更に約
１１５０ｃｍ-1で初めは比較的小さなピークが極めて強
い強度に達するという事実により支持される。このピー
クは更にＳｉ−Ｏ−伸縮振動として確認することができ
る。更に１１５０ｃｍ-1で新たに生じたＣ＝Ｃ結合によ
る小さな肩にあたる部分が形成される。ＤＶＳ−ＢＣＢ
箔の熱負荷によるＩＲスペクトルは全体としてＣＶＤ−
ＳｉＯ2又はスピン−オン−グラスのＩＲスペクトルに
顕著に類似するものである。
Ｓ−ＢＣＢ５箔及び室温と４５０℃との間の２つの熱サ
イクル後のＤＶＳ−ＢＣＢ箔６の赤外線スペクトルは、
芳香族環中の振動と関連するピークが約２９００ｃｍ-1
及び約８００ｃｍ-1で完全に消失していることを示して
いる。同じことは約１２５０ｃｍ-1及び約８５０ｃｍ-1
でのＳｉ−ＣＨ3の振動にも該当する。しかし更に約１
０５０ｃｍ-1でのＳｉ−Ｏ−Ｓｉの変角振動は維持され
るので、このことからＳｉＯ2のパターンが形成された
ことは間違いないものと推測される。このことは更に約
１１５０ｃｍ-1で初めは比較的小さなピークが極めて強
い強度に達するという事実により支持される。このピー
クは更にＳｉ−Ｏ−伸縮振動として確認することができ
る。更に１１５０ｃｍ-1で新たに生じたＣ＝Ｃ結合によ
る小さな肩にあたる部分が形成される。ＤＶＳ−ＢＣＢ
箔の熱負荷によるＩＲスペクトルは全体としてＣＶＤ−
ＳｉＯ2又はスピン−オン−グラスのＩＲスペクトルに
顕著に類似するものである。
【００１８】有機物残渣及び熱処理されたＤＶＳ−ＢＣ
Ｂ箔の比較的粗い密度はＣＶＤ−ＳｉＯ2に対して誘電
率を著しく減少させる。これはこうして製造された集積
回路内の寄生容量も低減することになる。
Ｂ箔の比較的粗い密度はＣＶＤ−ＳｉＯ2に対して誘電
率を著しく減少させる。これはこうして製造された集積
回路内の寄生容量も低減することになる。
【図１】ジビニルシロキサン−ビス−ベンゾシクロブテ
ン（ＤＶＳ−ＢＣＢ）の構造式を示す図。
ン（ＤＶＳ−ＢＣＢ）の構造式を示す図。
【図２】遠心塗布製造を概略的に示す図。
【図３】網状化されたＤＶＳ−ＢＣＢの構造式を示す
図。
図。
【図４】ＤＶＳ−ＢＣＢポリマーの赤外線スペクトルを
示す図。
示す図。
１ ＤＶＳ−ＢＣＢ ２ ウェハトポグラフィ ３ 真空吸引部材 ４ 遠心板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 オスワルト シユピントラー ドイツ連邦共和国 85591 フアーターシ ユテツテン ロルチングシユトラーセ 16 (72)発明者 ミヒアエル ロガリ ドイツ連邦共和国 84056 ロツテンブル ク クヴエルシユトラーセ 16
Claims (6)
- 【請求項１】 トポグラフィ、特にアルミニウム−トポ
グラフィ上に金属間誘電体として作用するＳｉＯ2 層を
製造する方法において、 ａ）トポグラフィ上に有機溶剤中に溶かされた一般式Ｒ
1（Ｒ2）2 Ｓｉ−Ｏ−Ｓｉ（Ｒ2）2Ｒ1（式中Ｒ2はアル
キル基又は水素を表し、Ｒ1は重合可能の有機基を表
す）のオルガノジシロキサンを施し、 ｂ）このオルガノジシロキサンを重合し、 ｃ）生じた重合体を熱分解及び／又は光分解及び／又は
電子照射により分解し、重合体を極めてＳｉＯ2に富む
層にすることを特徴とするトポグラフィ上に酸化ケイ素
層を製造する方法。 - 【請求項２】 Ｒ1がビニルシクロブタベンゾール基で
あり、Ｒ2がメチル基であることを特徴とする請求項１
記載の方法。 - 【請求項３】 有機溶剤としてメシチレンを使用するこ
とを特徴とする請求項１又は２記載の方法。 - 【請求項４】 有機溶剤中に溶かされたオルガノジシロ
キサンを遠心塗布により施すことを特徴とする請求項１
乃至３の１つに記載の方法。 - 【請求項５】 ジビニルシロキサン−ビス−ベンゾシク
ロブテンを約２５０℃の温度で重合することを特徴とす
る請求項２乃至４の１つに記載の方法。 - 【請求項６】 重合体を約４５０℃の温度で少なくとも
２つの連続した熱分解サイクルで分解することを特徴と
する請求項２乃至５の１つに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19600305A DE19600305C2 (de) | 1996-01-05 | 1996-01-05 | Herstellverfahren für eine Siliziumdioxid-Schicht auf einer Topographie sowie eine nach diesem Verfahren hergestellte Siliziumdioxidschicht |
| DE19600305.9 | 1996-01-05 | ||
| US08/771,153 US5780103A (en) | 1996-01-05 | 1996-12-20 | Method for forming of a silicon oxide layer on a topography |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199595A true JPH09199595A (ja) | 1997-07-31 |
| JP3805454B2 JP3805454B2 (ja) | 2006-08-02 |
Family
ID=26021912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35598596A Expired - Fee Related JP3805454B2 (ja) | 1996-01-05 | 1996-12-25 | 表面上に酸化ケイ素層を製造する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5780103A (ja) |
| EP (1) | EP0783179B1 (ja) |
| JP (1) | JP3805454B2 (ja) |
| DE (1) | DE19600305C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613834B2 (en) | 2000-03-29 | 2003-09-02 | Fujitsu Limited | Low dielectric constant film material, film and semiconductor device using such material |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3153190B2 (ja) * | 1998-09-21 | 2001-04-03 | 日本電気株式会社 | 高分子膜の製造装置とこの装置を用いた成膜方法 |
| US6090724A (en) * | 1998-12-15 | 2000-07-18 | Lsi Logic Corporation | Method for composing a thermally conductive thin film having a low dielectric property |
| NL1011098C2 (nl) * | 1999-01-21 | 2000-07-24 | Univ Utrecht | Keramische deklaag. |
| US6227944B1 (en) | 1999-03-25 | 2001-05-08 | Memc Electronics Materials, Inc. | Method for processing a semiconductor wafer |
| US6566282B2 (en) * | 2001-06-21 | 2003-05-20 | United Microelectronics Corp. | Method of forming a silicon oxide layer |
| JP3874680B2 (ja) | 2002-03-19 | 2007-01-31 | 三菱電機株式会社 | 対物レンズ駆動装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0791509B2 (ja) * | 1985-12-17 | 1995-10-04 | 住友化学工業株式会社 | 半導体用絶縁膜形成塗布液 |
| US4812588A (en) * | 1987-12-14 | 1989-03-14 | The Dow Chemical Company | Polyorganosiloxane-bridged bisbenzocyclobutene monomers |
| US5232970A (en) * | 1990-08-31 | 1993-08-03 | The Dow Chemical Company | Ceramic-filled thermally-conductive-composites containing fusible semi-crystalline polyamide and/or polybenzocyclobutenes for use in microelectronic applications |
| US5264646A (en) * | 1991-03-28 | 1993-11-23 | The Dow Chemical Company | Process for preparing vinylically-unsaturated compounds |
| US5138081A (en) * | 1991-04-30 | 1992-08-11 | The Dow Chemical Company | Process for purifying vinylically-unsaturated organosilicon compounds |
| US5136069A (en) * | 1991-03-28 | 1992-08-04 | The Dow Chemical Company | Process for preparing vinylically-unsaturated compounds (II) |
| US5380555A (en) * | 1993-02-09 | 1995-01-10 | Dow Corning Toray Silicone Co., Ltd. | Methods for the formation of a silicon oxide film |
| US5416233A (en) * | 1994-01-25 | 1995-05-16 | The Dow Chemical Company | Preparation of vinylsilane-benzocyclobutenes |
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| US5559055A (en) * | 1994-12-21 | 1996-09-24 | Advanced Micro Devices, Inc. | Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance |
| US5491250A (en) * | 1995-03-23 | 1996-02-13 | The Dow Chemical Company | Process for purifying vinylically unsaturated compounds prepared using a palladium-complex catalyst |
| WO1996031805A1 (en) * | 1995-04-03 | 1996-10-10 | The Dow Chemical Company | Photodefineable compositions |
| US5567835A (en) * | 1995-10-27 | 1996-10-22 | The Dow Chemical Company | Preparation of a vinylsiloxane-benzocylobutene from a hydrolyzable vinylsilane-benzocylobutene |
-
1996
- 1996-01-05 DE DE19600305A patent/DE19600305C2/de not_active Expired - Fee Related
- 1996-12-02 EP EP96119305A patent/EP0783179B1/de not_active Expired - Lifetime
- 1996-12-20 US US08/771,153 patent/US5780103A/en not_active Expired - Fee Related
- 1996-12-25 JP JP35598596A patent/JP3805454B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613834B2 (en) | 2000-03-29 | 2003-09-02 | Fujitsu Limited | Low dielectric constant film material, film and semiconductor device using such material |
| US6958525B2 (en) | 2000-03-29 | 2005-10-25 | Fujitsu Limited | Low dielectric constant film material, film and semiconductor device using such material |
| US7235866B2 (en) | 2000-03-29 | 2007-06-26 | Fujitsu Limited | Low dielectric constant film material, film and semiconductor device using such material |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0783179B1 (de) | 2006-05-17 |
| EP0783179A3 (de) | 1997-07-30 |
| EP0783179A2 (de) | 1997-07-09 |
| US5780103A (en) | 1998-07-14 |
| DE19600305A1 (de) | 1997-07-10 |
| DE19600305C2 (de) | 2001-05-03 |
| JP3805454B2 (ja) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602060A (en) | Process for the production of semiconductor devices | |
| US6946382B2 (en) | Process for making air gap containing semiconducting devices and resulting semiconducting device | |
| US6589862B2 (en) | Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices | |
| US20020123240A1 (en) | Electronic device manufacture | |
| KR20110014540A (ko) | 전자 디바이스 제조 | |
| JP2006504855A (ja) | ガス層形成材料 | |
| KR20020075412A (ko) | 화학 증착된 막을 전자 비임으로 변형하여 저 유전 상수의재료를 형성하는 방법 및 이 방법에 의해 형성되는마이크로일렉트로닉 소자 | |
| JP2004511896A (ja) | 誘電フィルム及び材料における疎水性を回復する方法 | |
| JP2002324838A (ja) | デュアルダマシン相互接続における有機物誘電体の密着性を改良する方法 | |
| EP1891146A2 (en) | Organo functionalized silane monomers and siloxane polymers of the same | |
| KR100898158B1 (ko) | 에칭-정지 수지 | |
| WO2004079819A1 (ja) | トレンチ・アイソレーション構造の形成方法 | |
| JP2009532866A (ja) | 機械的特性が改善された多孔性低ｋ層を有するダマシン相互接続 | |
| JPH09199595A (ja) | トポグラフィ上に酸化ケイ素層を製造する方法 | |
| US20070260097A1 (en) | Deposition of Polymeric Materials and Precursors Therefor | |
| US6475917B1 (en) | Method to reduce the metal TiN ARC damage in etching back process | |
| KR100400896B1 (ko) | 토포그래피상에산화규소층을제조하는방법 | |
| US6110649A (en) | Process for manufacture of integrated circuit device | |
| JP2000058540A (ja) | 低誘電率絶縁膜形成用組成物および低誘電率絶縁膜形成方法 | |
| US20070100109A1 (en) | Nanoporous materials and methods of formation thereof | |
| WO2005050727A1 (en) | Zeolite - carbon doped oxide composite low k dielectric | |
| JPH0613370A (ja) | 半導体装置の製造方法 | |
| JPH06151612A (ja) | 半導体装置の製造方法 | |
| JPH01206631A (ja) | 半導体装置の製造方法 | |
| JP2005079307A (ja) | 多孔質絶縁膜の形成方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |