KR100400896B1 - 토포그래피상에산화규소층을제조하는방법 - Google Patents

토포그래피상에산화규소층을제조하는방법 Download PDF

Info

Publication number
KR100400896B1
KR100400896B1 KR1019970000010A KR19970000010A KR100400896B1 KR 100400896 B1 KR100400896 B1 KR 100400896B1 KR 1019970000010 A KR1019970000010 A KR 1019970000010A KR 19970000010 A KR19970000010 A KR 19970000010A KR 100400896 B1 KR100400896 B1 KR 100400896B1
Authority
KR
South Korea
Prior art keywords
sio
layer
organic
topography
flattening
Prior art date
Application number
KR1019970000010A
Other languages
English (en)
Other versions
KR970059310A (ko
Inventor
퇴벤 디르크
그로텔로흐 되르테
슈핀들러 오스발트
로갈리 미하엘
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19600305A external-priority patent/DE19600305C2/de
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR970059310A publication Critical patent/KR970059310A/ko
Application granted granted Critical
Publication of KR100400896B1 publication Critical patent/KR100400896B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C08G77/52Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages containing aromatic rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 금속간 유전체(IMD)로서 작용하는 SiO2층을 제조하는 방법에 관한 것이다.
IMD로서 작용하는 SiO2층은 매우 어렵고 평평화를 위해 연속 과정 단계를 필요로 하는 스퍼터링 또는 CVD 방법을 통해 도포된다. 대안으로서, 더욱 최근에 스핀-온 글래스(spin-on glass)가 사용되지만, 이것에 대한 평평화는 긴-범위 규모에서 불충분하다. 신규 방법은 우수한 국부 및 전체적인 평평화를 이루고 통상적인 방식으로 제조된 SiO2층보다 뚜렷하게 낮은 유전 상수를 가져서 기생 전기 용량을 감소시키고 SiO2층을 얻는 것을 의도하고, 간단한 장치로 제조될 수 있는 것을 의도한다.
본 발명의 방법은 유기 용매에 용해되는 유기 디실록산을 토포그래피에 도포시키는 단계, 유기 디실록산을 중합시키는 단계, 및 생성된 중합체가 분해되고, 본 방법에서 변화시켜 SiO2가 풍부한 층을 형성하는 단계를 포함한다.

Description

토포그래피상에 산화규소층을 제조하는 방법 {PREPARATION METHOD FOR A SILICON OXIDE LAYER ON A TOPOGRAPHY}
본 발명은 토포그래피, 특히 Al 토포그래피상에 금속간 유전체로서 작용하는 SiO2층을 제조하는 방법에 관한 것이다.
집적 회로에서 금속성 전도체 트랙으로 사용되는 물질은 거의 알루미늄뿐이다. 570℃에서의 알루미늄-규소 공융(eutectic)으로 인하여, 알루미늄이 규소 웨이퍼상에 증착되자마자 처리 온도는 약 500℃ 미만으로 한정된다. 겹쳐진 알루미늄 평면 사이에 사용되는 절연층은 SiO2층이다.
이러한 SiO2절연층은, 특히 실란 방법, LTO 방법 및 플라즈마 산화물 방법만이 관련된 SiO2CVD 증착 방법을 통해 주로 생성되어 왔는데, 그 이유는 다른 2가지의 일반적으로 사용되는 방법인 TEOS 방법과 HTO 방법이 500℃ 보다 훨씬 높은 온도에서 수행되기 때문이다. 이러한 일반적으로 사용되는 증착 방법의 주된 단점은 이렇게 증착된 SiO2층이 단지 국부적으로 평탄화된다는 것이다. 결과적으로, 이러한 층은 성가신 추가 공정 단계, 예컨대 화학-기계적 폴리싱(polishing) 또는 평탄화 레지스트 에치백(etchback)을 통해 평탄화되어야 한다. 그러나, 후속 패턴화 단계에서의 초점 심도 요건으로 인하여, 양호한 평탄화가 중요하다.
이렇게 증착된 SiO2층과 관련된 또 다른 단점은 이러한 층이 일반적으로 ε≥3.5 의 유전 상수를 가지는 것이다. 생성된 집적 회로에 있어서, 이러한 비교적 높은 유전 상수는 종종 신호 전달 시간의 증가를 수반하는 소위 기생 용량이 발생함을 의미한다.
SiO2층을 생성시키는 또 다른 방법은 스퍼터링(sputtering)이다. 그러나, 스퍼터링된 SiO2층은 성장 속도(시간 당 약 1μm)가 매우 낮고, 더욱이 스퍼터 증착 동안에 웨이퍼상에 너무 많은 입자가 쌓이는 단점이 있다.
CVD 방법에 의해 증착되는 SiO2층 및 스퍼터링된 SiO2층 2가지 모두에 의해 토포그래피상에 달성되는 스텝 커버리지 (step coverage)는 대체로 단지 평균 정도이고, 알루미늄 패턴의 측벽이 매우 가파른 경우 문제가 야기된다. 더욱이, 상기 2가지 방법 모두는 매우 복잡한 장치를 필요로 한다.
더욱 최근에, 스핀-온 글래스(spin-on glass)층을 생성시키는 방법들이 공지되었다. 이것은 용매에 용해된 실란올 또는 실록산을 토포그래피에 도포한 후, 중축합 반응을 통해 증가된 온도에서 가교시키는 것을 포함한다. 상기 방법으로부터 일반적으로 양호한 국부적 평탄화도가 이루어지지만, 크래킹으로 인하여 최대층 두께는 약 1 μm로 제한되고, 특히, 긴 범위의 평탄화를 달성하는 것은 가능하지 않다.
본 발명의 목적은 금속간 유전체로서 작용하고, 짧은 범위 및 긴 범위의 평탄화 특성 둘 모두를 가지고, 증착된 SiO2층의 유전 상수 보다 현저하게 낮은 유전 상수를 가지며, 간단한 장치로 생성될 수 있는 SiO2층을 토포그래피상에, 특히 Al 토포그래피상에 생성시키는 방법을 개발하는 데에 있다.
도 1은 디비닐실록산-비스-벤조시클로부텐(DVS-BCB)의 구조식이고,
도 2는 스핀-코팅 과정의 개략도이고,
도 3은 가교된 DVS-BCB 의 구조이고,
도 4는 열로딩 (thermal loading) 전 및 450℃에서 열로딩을 2회 실시한 후의 DVS-BCB 중합체의 적외선 스펙트럼이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 유기 용매 메시틸렌에 용해되어 있는 DVS-BCB
2: 웨이퍼 토포그래피
4: 스피닝 플레이트
상기 목적은 본 발명에 따라 하기 단계를 포함하는 제조 방법에 의해 달성된다:
a) 유기 용매중에 용해되어 있고 화학식 R1(R2)2Si-O-Si(R2)2R1(여기에서, R1은 중합성 유기 라디칼이고 R2는 알킬 라디칼 또는 수소이다)을 갖는 유기 디실록산을 토포그래피에 도포시키는 단계;
b) 유기 디실록산을 중합시키는 단계: 및
c) 생성된 중합체를 열분해 및/또는 광분해 및/또는 전자 조사에 의해 분해시켜서, 중합체가 변화하여 SiO2가 풍부한 층이 되도록 하는 단계.
이와 같이 제조된 층은 간단한 장치에 의해 수득될 수 있고, 탁월한 짧은 범위 및 긴 범위 평탄화 특성을 가지고, 특히, 매우 가파른 측벽이 있는 알루미늄 패턴의 경우에도 우수한 스텝 커버리지를 가지며, ε< 3 의 유전 상수를 가진다. 결과적으로, 집적 회로내의 기생 용량 및 이에 따른 불량한 신호 전달 시간이 감소되거나 제거될 수 있다.
바람직하게는, 중합성 유기 라디칼은 비닐시클로부타벤젠 라디칼이고, 규소 원자의 남아있는 자유 결합은 메틸기에 의해 포화된다. 디비닐실록산-비스-벤조시클로부텐은 일반적으로 유기 용매 메시틸렌에 용해된다. 상기 디비닐실록산-비스-벤조시클로부텐은 토포그래피상에 SiO2층을 생성시키는 데에 특히 적합한 것으로 경험칙상 밝혀졌다.
일반적으로, 유기 용매에 용해된 유기 디실록산은 스핀-코팅에 의해 도포된다. 스핀-코팅은 장치적 관점에서 특히 편리한 방법이고, 때때로 규소 기술로 층을 생성시키는 가장 저렴한 방법이다. 그러나, 스핀-코팅 이외의 도포 방법, 예컨대 로울-코팅 또는 캘린더 코팅이 마찬가지로 고려될 수 있다.
바람직하게는, 디비닐실록산-비스-벤조시클로부텐을 약 250℃에서 중합시킨 후, 중합체를 약 450℃에서 2회 이상의 연속 열분해 주기로 분해시킨다. 이러한 경우, 열분해 주기는 웨이퍼가 실온 내지 450℃에서 가열되고 나서 실온까지 다시 냉각되는 것을 의미한다.
본 발명은 도면에 의해 예시되고 도면을 참조로 하여 상세하게 설명된다.
도 1은 본 발명에 따른 물질의 유기 디실록산 클래스로부터의 바람직한 단량체를 도시한다. 상기 디비닐실록산-비스-벤조시클로부텐(DVS-BCB)은 스핀-코팅을 통해 웨이퍼 토포그래피에 도포된다. 스핀-코팅의 원리는 도 2로부터 요약될 수 있다. 유기 용매 메시틸렌에 용해된 DVS-BCB(1)은 스피닝 플레이트(4) 상에서 진공 흡입에 의해 중심에 유지되는 웨이퍼 토포그래피(2)에 한방울씩 도포된다. 일반적으로, 3000 min-1에서, 바람직하게 38%의 DVS-BCB를 함유하는 코팅은 원심력에 의해 바깥쪽으로 방사상으로 퍼져나가서 얇은층만이 남는다. 열판(도시되지 않음)상에서 또는 컨디셔닝 노에서 약 250℃에서 건조 단계가 수행된다. 상기 방법으로 형성된 필름의 두께는 약 1.6μm이다.
도 3은 도 1에 도시된 단량체가 비닐기와 시클로부텐기 사이의 중첨가 반응을 통해 가교되어 중합체를 형성하는 것을 나타낸다. 그리고 나서 상기 중합체는 약 450℃에서의 열처리에 의해 분해되어, 그 결과로 몇 개의 유기 잔기를 가지는 SiO2골격만이 남는다. 이것은 필름 두께의 매우 현저한 감소에 의해 달성된다.본래 두께가 1.6μm인 필름은 처리 도중에 약 60% 까지 수축한다. 그러나, 탁월한 짧은 범위 및 긴 범위 평탄화 특성이 유지되며, 이로써 거의 90%의 중합도가 달성된다.
실온 및 450℃ 사이에서의 2회 열주기 후의 도 4에 도시된 가교된 DVS-BCB(5) 및 DVS-BCB 필름(6)의 적외선 스펙트럼은 약 2900 cm-1및 약 800 cm-1에서의 방향족 고리의 진동과 관련된 피크가 완전하게 사라졌음을 나타낸다. 이는 약 1250 cm-1및 약 850 cm-1에서의 Si-CH3진동에도 동일하게 적용된다. 그러나, 동시에, 약 1050cm-1에서의 Si-O-Si 굽힘 진동이 유지되어, SiO2구조가 형성되었음이 확실히 추측된다. 이는 초기에는 다소 작았던 약 1150cm-1에서의 피크의 세기가 매우 현저하게 증가하였다는 사실에 의해 추가로 지지된다. 상기 피크는 Si-O 신축 진동으로서 다시 확인될 수 있다. 부가적으로, 1150cm-1에서 작은 쇼울더(shoulder)가 생성되는데, 이는 새롭게 형성된 C=C 결합으로부터 발생할 수 있다. DVS-BCB 필름의 열로딩 후의 IR 스펙트럼은 총괄적으로 CVD-SiO2및 스핀-온 글래스의 IR 스펙트럼과 두드러지게 유사하다.
본 발명에 따라서, 열적으로 처리된 DVS-BCB 필름의 유기 잔기 및 상대적으로 낮은 밀도는 CVD-SiO2와 관련된 유전 상수를 상당히 감소시킨다. 한편 본 명세서에서 제조된 집적 회로내의 기생 용량의 현저한 감소를 수반한다.

Claims (6)

  1. 금속간 유전체(IMD)로서 작용하는 SiO2층을 토포그래피상에 생성시키는 방법으로서,
    a) 유기 용매중에 용해되어 있고 화학식 R1(R2)2Si-O-Si(R2)2R1(여기에서, R1은 중합성 유기 라디칼이고 R2는 알킬 라디칼 또는 수소이다)을 갖는 유기 디실록산을 토포그래피에 도포시키는 단계;
    b) 유기 디실록산을 중합시키는 단계: 및
    c) 생성된 중합체를 열분해, 광분해, 또는 전자 조사에 의해 분해시켜서, 중합체가 변화하여 SiO2가 풍부한 층이 되도록 하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서, R1이 비닐시클로부타벤젠 라디칼이고 R2가 메틸 라디칼인 것을 특징으로 하는 방법.
  3. 제 1 항 또는 2 항에 있어서, 사용된 유기 용매가 메시틸렌인 것을 특징으로 하는 방법.
  4. 제 1 항 또는 2 항에 있어서, 유기 용매중에 용해되어 있는 유기 디실록산이스핀-코팅에 의해 도포되는 것을 특징으로 하는 방법.
  5. 제 2 항에 있어서, 디비닐실록산-비스-벤조시클로부텐이 250℃에서 중합되는 것을 특징으로 하는 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 중합체가 450℃에서 2회 이상의 연속 열분해 주기로 분해되는 것을 특징으로 하는 방법.
KR1019970000010A 1996-01-05 1997-01-03 토포그래피상에산화규소층을제조하는방법 KR100400896B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19600305A DE19600305C2 (de) 1996-01-05 1996-01-05 Herstellverfahren für eine Siliziumdioxid-Schicht auf einer Topographie sowie eine nach diesem Verfahren hergestellte Siliziumdioxidschicht
DE19600305.9 1996-01-05

Publications (2)

Publication Number Publication Date
KR970059310A KR970059310A (ko) 1997-08-12
KR100400896B1 true KR100400896B1 (ko) 2003-11-14

Family

ID=36571420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000010A KR100400896B1 (ko) 1996-01-05 1997-01-03 토포그래피상에산화규소층을제조하는방법

Country Status (3)

Country Link
KR (1) KR100400896B1 (ko)
DE (1) DE59611347D1 (ko)
TW (1) TW344000B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095103A (ko) 2001-06-11 2002-12-20 제이에스알 가부시끼가이샤 실리카막의 형성 방법, 실리카막, 절연막 및 반도체 장치

Also Published As

Publication number Publication date
DE59611347D1 (de) 2006-06-22
TW344000B (en) 1998-11-01
KR970059310A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
US5602060A (en) Process for the production of semiconductor devices
US20020123240A1 (en) Electronic device manufacture
US7163780B2 (en) Electronic device manufacture
EP1891146B1 (en) Organo functionalized silane monomers and siloxane polymers of the same
Volksen et al. Low dielectric constant materials
US6395649B1 (en) Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US5895263A (en) Process for manufacture of integrated circuit device
KR20110014540A (ko) 전자 디바이스 제조
EP1207217A1 (en) Method of forming an interlayer insulating film
CN101044604B (zh) 新聚有机硅氧烷介电材料
EP0701277A2 (en) Interconnection method using a porous insulator for line to line capacitance reduction
KR100612064B1 (ko) 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능
JP2008511711A5 (ko)
JP2003501832A (ja) シロキサン誘電性フィルムを電子装置の有機物誘電性フィルムの集積化に使用する方法
JP3805454B2 (ja) 表面上に酸化ケイ素層を製造する方法
KR100400896B1 (ko) 토포그래피상에산화규소층을제조하는방법
EP0794569A2 (en) Amorphous carbon film, formation process thereof, and semiconductor device making use of the film
JP2006503165A (ja) オルガノシロキサン
KR0168461B1 (ko) 반도체장치의 제조방법
JP2604370B2 (ja) 平坦化材料および平坦化方法
LAYER Lee et a
JPH09205088A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070829

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee