JPH09194276A - メタライズ組成物及びそれを用いた配線基板 - Google Patents
メタライズ組成物及びそれを用いた配線基板Info
- Publication number
- JPH09194276A JPH09194276A JP8007201A JP720196A JPH09194276A JP H09194276 A JPH09194276 A JP H09194276A JP 8007201 A JP8007201 A JP 8007201A JP 720196 A JP720196 A JP 720196A JP H09194276 A JPH09194276 A JP H09194276A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- metallized
- composition
- insulating substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】格別な焼成治具や、複数の焼成行程を必要とせ
ずに絶縁基体とメタライズ配線層とを同時焼成でき、製
造コストが低く、かつ反りやうねり等の変形を効果的に
防止できるメタライズ組成物と、それを用いた平坦度の
良好な配線基板を得る。 【解決手段】アルミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基
体に、タングステン（Ｗ）またはモリブデン（Ｍｏ）の
少なくとも一種を主成分とし、チタン（Ｔｉ）、バナジ
ウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）の各炭
化物のいずれか一種を１〜５重量％含有させたメタライ
ズ組成物で配線パターンを形成し、同時焼成してメタラ
イズ配線層を有する配線基板とする。
ずに絶縁基体とメタライズ配線層とを同時焼成でき、製
造コストが低く、かつ反りやうねり等の変形を効果的に
防止できるメタライズ組成物と、それを用いた平坦度の
良好な配線基板を得る。 【解決手段】アルミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基
体に、タングステン（Ｗ）またはモリブデン（Ｍｏ）の
少なくとも一種を主成分とし、チタン（Ｔｉ）、バナジ
ウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）の各炭
化物のいずれか一種を１〜５重量％含有させたメタライ
ズ組成物で配線パターンを形成し、同時焼成してメタラ
イズ配線層を有する配線基板とする。
Description
【０００１】
【発明の属する技術分野】本発明は、アルミナ質セラミ
ックスを用いた絶縁基体用のメタライズ組成物及びそれ
を用いた配線基板に関するもので、特に絶縁基体とメタ
ライズ層の同時焼成可能温度範囲でほぼ一定の焼成収縮
率を示すメタライズ組成物と、それを用いた配線基板と
して、アルミナ質セラミックスから成る絶縁基体と配線
層とを同時に焼成する多層配線基板や半導体素子収納用
パッケージ等、とりわけ半導体素子がコンパクトに収容
搭載でき、半導体素子の他にコンデンサや抵抗体等の各
種電子部品を密に搭載することができる平坦度が良好で
低コストの配線基板に適用されるものである。
ックスを用いた絶縁基体用のメタライズ組成物及びそれ
を用いた配線基板に関するもので、特に絶縁基体とメタ
ライズ層の同時焼成可能温度範囲でほぼ一定の焼成収縮
率を示すメタライズ組成物と、それを用いた配線基板と
して、アルミナ質セラミックスから成る絶縁基体と配線
層とを同時に焼成する多層配線基板や半導体素子収納用
パッケージ等、とりわけ半導体素子がコンパクトに収容
搭載でき、半導体素子の他にコンデンサや抵抗体等の各
種電子部品を密に搭載することができる平坦度が良好で
低コストの配線基板に適用されるものである。
【０００２】
【従来の技術】従来より、半導体素子収納用パッケージ
や混成集積回路装置等に用いられる配線基板は、アルミ
ナ質セラミックスから成る絶縁基体の表面あるいは内部
にタングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点
金属から成るメタライズ層が配設され、該メタライズ層
はスルーホール導体で互いに接続されており、例えば半
導体素子収納用パッケージに適用する場合には、前記絶
縁基体の凹部底面に半導体素子を接着固定し、該半導体
素子はボンディングワイヤを介して前記メタライズ層と
電気的に接続され、更に前記凹部を塞ぐように蓋体を接
合して前記半導体素子が絶縁基体の凹部内に気密に収容
されて最終製品となっていた。
や混成集積回路装置等に用いられる配線基板は、アルミ
ナ質セラミックスから成る絶縁基体の表面あるいは内部
にタングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点
金属から成るメタライズ層が配設され、該メタライズ層
はスルーホール導体で互いに接続されており、例えば半
導体素子収納用パッケージに適用する場合には、前記絶
縁基体の凹部底面に半導体素子を接着固定し、該半導体
素子はボンディングワイヤを介して前記メタライズ層と
電気的に接続され、更に前記凹部を塞ぐように蓋体を接
合して前記半導体素子が絶縁基体の凹部内に気密に収容
されて最終製品となっていた。
【０００３】近年、高周波化および高密度化が進むＩＣ
やＬＳＩ等の半導体素子を搭載する配線基板は、半導体
素子の高速化と放熱性を良好ならしめるとともに該半導
体素子をコンパクトに搭載するため、例えば、半導体素
子の表面電極を前記配線基板の配線用電極にハンダバン
プ等により直接接続するフリップチップ接続法等が採用
されるようになってきている。
やＬＳＩ等の半導体素子を搭載する配線基板は、半導体
素子の高速化と放熱性を良好ならしめるとともに該半導
体素子をコンパクトに搭載するため、例えば、半導体素
子の表面電極を前記配線基板の配線用電極にハンダバン
プ等により直接接続するフリップチップ接続法等が採用
されるようになってきている。
【０００４】前記フリップチップ接続法は、前述のよう
に半導体素子の表面電極を直接、配線基板の配線用電極
に接続することから高い平坦度が要求されており、該平
坦度を確保するために配線基板を構成する積層体の密度
や焼成時の温度分布を均一にする等の各種方法が講じら
れてきた。
に半導体素子の表面電極を直接、配線基板の配線用電極
に接続することから高い平坦度が要求されており、該平
坦度を確保するために配線基板を構成する積層体の密度
や焼成時の温度分布を均一にする等の各種方法が講じら
れてきた。
【０００５】しかしながら、前記電気絶縁性アルミナ質
焼結体とメタライズ層との熱膨張係数は、例えば、室温
から５００℃の温度範囲で、それぞれ約７．５×１０-6
／℃と４．５〜５．４×１０-6／℃程度を示し、その値
が大きく異なることから、同時焼成すると焼成過程での
収縮差に伴って配線基板に反りやうねり等を生じ、例え
ば反りでは単位長さ当たり１．０４μｍ／ｍｍを越える
ような変形が発生し、平坦度の良好な高品質の配線基板
を歩留り良く得ることが困難であった。
焼結体とメタライズ層との熱膨張係数は、例えば、室温
から５００℃の温度範囲で、それぞれ約７．５×１０-6
／℃と４．５〜５．４×１０-6／℃程度を示し、その値
が大きく異なることから、同時焼成すると焼成過程での
収縮差に伴って配線基板に反りやうねり等を生じ、例え
ば反りでは単位長さ当たり１．０４μｍ／ｍｍを越える
ような変形が発生し、平坦度の良好な高品質の配線基板
を歩留り良く得ることが困難であった。
【０００６】そこで、係る問題を解消するために、治具
を用いて矯正する方法や、無機材料の軟化温度より高く
絶縁基体であるセラミック基板の焼成温度より低い温度
で予備焼結した後、荷重をかけて本焼成する方法等、各
種提案がなされている（特公平２−２５２７７号公報、
特開平４−３１３６８号公報参照）。
を用いて矯正する方法や、無機材料の軟化温度より高く
絶縁基体であるセラミック基板の焼成温度より低い温度
で予備焼結した後、荷重をかけて本焼成する方法等、各
種提案がなされている（特公平２−２５２７７号公報、
特開平４−３１３６８号公報参照）。
【０００７】
【発明が解決しようとする課題】しかしながら、前記提
案では多層配線基板の反りやうねり等の変形は低減され
るものの、治具の取り扱いが煩雑でかつ該治具の維持管
理や、あるいは予備焼結した後、更に本焼成するという
複数の焼成工程を要すること等、いずれも製造コストが
著しく増大するという課題があった。
案では多層配線基板の反りやうねり等の変形は低減され
るものの、治具の取り扱いが煩雑でかつ該治具の維持管
理や、あるいは予備焼結した後、更に本焼成するという
複数の焼成工程を要すること等、いずれも製造コストが
著しく増大するという課題があった。
【０００８】
【発明の目的】本発明は前記課題に鑑みなされたもの
で、その目的は絶縁基体とメタライズ層とを同時焼成で
き、焼成治具や複数の焼成行程を必要とせず、製造コス
トが低く、かつ反りやうねり等の変形を効果的に防止で
きるメタライズ組成物及びそれを用いた平坦度の良好な
配線基板を提供することにある。
で、その目的は絶縁基体とメタライズ層とを同時焼成で
き、焼成治具や複数の焼成行程を必要とせず、製造コス
トが低く、かつ反りやうねり等の変形を効果的に防止で
きるメタライズ組成物及びそれを用いた平坦度の良好な
配線基板を提供することにある。
【０００９】
【課題を解決するための手段】本発明者は、アルミナ
（Ａｌ2 Ｏ3 ）を含有する絶縁基体にタングステン
（Ｗ）またはモリブデン（Ｍｏ）の少なくとも一種を主
成分とするメタライズ層を形成するためのメタライズ組
成物として、チタン（Ｔｉ）、バナジウム（Ｖ）、ニオ
ブ（Ｎｂ）、タンタル（Ｔａ）の各炭化物のいずれか一
種を１〜５重量％含有させることにより、前記目的が達
成されることを知見したものである。
（Ａｌ2 Ｏ3 ）を含有する絶縁基体にタングステン
（Ｗ）またはモリブデン（Ｍｏ）の少なくとも一種を主
成分とするメタライズ層を形成するためのメタライズ組
成物として、チタン（Ｔｉ）、バナジウム（Ｖ）、ニオ
ブ（Ｎｂ）、タンタル（Ｔａ）の各炭化物のいずれか一
種を１〜５重量％含有させることにより、前記目的が達
成されることを知見したものである。
【００１０】また、かかる知見から本発明の配線基板
は、アルミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基体に、タ
ングステン（Ｗ）またはモリブデン（Ｍｏ）の少なくと
も一種を主成分とするメタライズ組成物に、チタン（Ｔ
ｉ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル
（Ｔａ）の各炭化物のいずれか一種を１〜５重量％含有
させて成るメタライズ配線層を有することを特徴とする
ものである。
は、アルミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基体に、タ
ングステン（Ｗ）またはモリブデン（Ｍｏ）の少なくと
も一種を主成分とするメタライズ組成物に、チタン（Ｔ
ｉ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル
（Ｔａ）の各炭化物のいずれか一種を１〜５重量％含有
させて成るメタライズ配線層を有することを特徴とする
ものである。
【００１１】
【作用】本発明によれば、メタライズ組成物として主成
分のタングステン（Ｗ）またはモリブデン（Ｍｏ）の高
融点金属に、チタン（Ｔｉ）、バナジウム（Ｖ）、ニオ
ブ（Ｎｂ）、タンタル（Ｔａ）の各炭化物のいずれか一
種を１〜５重量％含有させることにより、前記炭化物は
タングステン（Ｗ）またはモリブデン（Ｍｏ）の粒子間
に介在して該高融点金属の焼結性を制御するように作用
し、その結果、メタライズ層の焼成収縮率が絶縁基体と
メタライズ層の同時焼成可能温度範囲でほぼ一定の焼成
収縮率を示すこととなる。
分のタングステン（Ｗ）またはモリブデン（Ｍｏ）の高
融点金属に、チタン（Ｔｉ）、バナジウム（Ｖ）、ニオ
ブ（Ｎｂ）、タンタル（Ｔａ）の各炭化物のいずれか一
種を１〜５重量％含有させることにより、前記炭化物は
タングステン（Ｗ）またはモリブデン（Ｍｏ）の粒子間
に介在して該高融点金属の焼結性を制御するように作用
し、その結果、メタライズ層の焼成収縮率が絶縁基体と
メタライズ層の同時焼成可能温度範囲でほぼ一定の焼成
収縮率を示すこととなる。
【００１２】
【発明の実施の形態】以下、本発明のメタライズ組成物
及びそれを用いた配線基板について詳細に述べる。
及びそれを用いた配線基板について詳細に述べる。
【００１３】本発明のメタライズ組成物は、タングステ
ン（Ｗ）、モリブデン（Ｍｏ）の一種以上から成る高融
点金属を主成分とし、チタン（Ｔｉ）、バナジウム
（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）の各炭化物
のいずれか一種を１〜５重量％含有させたもので、ま
た、本発明の配線基板は係るメタライズ組成物を、アル
ミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基体の表面もしくは
その内部に配線層として印刷形成し、同時焼成してメタ
ライズ配線層を被着形成したものである。
ン（Ｗ）、モリブデン（Ｍｏ）の一種以上から成る高融
点金属を主成分とし、チタン（Ｔｉ）、バナジウム
（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）の各炭化物
のいずれか一種を１〜５重量％含有させたもので、ま
た、本発明の配線基板は係るメタライズ組成物を、アル
ミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基体の表面もしくは
その内部に配線層として印刷形成し、同時焼成してメタ
ライズ配線層を被着形成したものである。
【００１４】本発明におけるメタライズ組成物中の高融
点金属としてはタングステン（Ｗ）またはモリブデン
（Ｍｏ）が挙げられ、双方を混合することも可能であ
る。
点金属としてはタングステン（Ｗ）またはモリブデン
（Ｍｏ）が挙げられ、双方を混合することも可能であ
る。
【００１５】また、本発明のメタライズ組成物において
含有させるＴｉ、Ｖ、Ｎｂ、Ｔａの炭化物は、その含有
量が１重量％未満であるとメタライズ層の焼成収縮率が
絶縁基体とメタライズ層の同時焼成可能温度範囲で前述
のように大きく異なり、反りやうねり等の変形を効果的
に防止することができないことから、前記炭化物のの含
有量は１重量％以上に限定される。
含有させるＴｉ、Ｖ、Ｎｂ、Ｔａの炭化物は、その含有
量が１重量％未満であるとメタライズ層の焼成収縮率が
絶縁基体とメタライズ層の同時焼成可能温度範囲で前述
のように大きく異なり、反りやうねり等の変形を効果的
に防止することができないことから、前記炭化物のの含
有量は１重量％以上に限定される。
【００１６】逆に、前記炭化物の含有量が５重量％を越
えると、該炭化物がアルミナ（Ａｌ2 Ｏ3 ）を含有する
絶縁基体中に拡散し、該絶縁基体表面を変色させて外観
不良を起こす他、メタライズ層の電気抵抗値が増大する
恐れがあることから、前記炭化物の含有量は１〜５重量
％の範囲に限定される。
えると、該炭化物がアルミナ（Ａｌ2 Ｏ3 ）を含有する
絶縁基体中に拡散し、該絶縁基体表面を変色させて外観
不良を起こす他、メタライズ層の電気抵抗値が増大する
恐れがあることから、前記炭化物の含有量は１〜５重量
％の範囲に限定される。
【００１７】また、前記炭化物の粒径が高融点金属の
Ｗ、Ｍｏの粒径より大きくなると、該炭化物がＷもしく
はＭｏの粒子間に均一に分散しなくなり、その結果、不
均質な組織のメタライズ層が形成され、焼成収縮率も場
所によって異なる恐れがあり、添加する炭化物の粒径は
前記高融点金属の粒径よりも小さいものにしておくこと
が好ましい。
Ｗ、Ｍｏの粒径より大きくなると、該炭化物がＷもしく
はＭｏの粒子間に均一に分散しなくなり、その結果、不
均質な組織のメタライズ層が形成され、焼成収縮率も場
所によって異なる恐れがあり、添加する炭化物の粒径は
前記高融点金属の粒径よりも小さいものにしておくこと
が好ましい。
【００１８】次に、本発明のメタライズ組成物を用いた
配線基板を図面に基づき具体的に説明する。
配線基板を図面に基づき具体的に説明する。
【００１９】図１は本発明の配線基板を半導体素子がフ
リップチップ接続法で収容搭載される半導体素子収納用
パッケージに適用した場合の一実施例を示す斜視図であ
り、図２は図１の半導体素子収納用パッケージに半導体
素子を搭載した状態を示す要部断面図である。
リップチップ接続法で収容搭載される半導体素子収納用
パッケージに適用した場合の一実施例を示す斜視図であ
り、図２は図１の半導体素子収納用パッケージに半導体
素子を搭載した状態を示す要部断面図である。
【００２０】図１及び図２において、１は高融点金属を
主成分とするメタライズ配線層３を絶縁基体２中に一体
的に形成した配線基板であり、各層のメタライズ配線層
３は絶縁基体２を貫通して設けたスルーホール導体４で
互いに接続されている。
主成分とするメタライズ配線層３を絶縁基体２中に一体
的に形成した配線基板であり、各層のメタライズ配線層
３は絶縁基体２を貫通して設けたスルーホール導体４で
互いに接続されている。
【００２１】また、図２に示す半導体素子を搭載した状
態の半導体素子収納用パッケージは半導体素子５の表面
電極を絶縁基体２の上面中央部にスルーホール導体４で
引き出された図１に示す配線用電極６にハンダバンプ７
で直接接続されており、そこから各層のメタライズ配線
層３を接続するスルーホール導体４を介して下面に導出
されている。
態の半導体素子収納用パッケージは半導体素子５の表面
電極を絶縁基体２の上面中央部にスルーホール導体４で
引き出された図１に示す配線用電極６にハンダバンプ７
で直接接続されており、そこから各層のメタライズ配線
層３を接続するスルーホール導体４を介して下面に導出
されている。
【００２２】かくして絶縁基体２の下面に導出された部
位には、外部電気回路と直接接続する外部リード端子８
が電気的に接続されて、外部リード端子８に半導体素子
５の各電極が電気的に導通するようになっており、最終
的に前記半導体素子５の上部には、封止材を介して金属
やセラミックス等から成る蓋体（不図示）を接合し、半
導体素子５を絶縁基体２の上面中央部に気密に搭載する
こととなる。
位には、外部電気回路と直接接続する外部リード端子８
が電気的に接続されて、外部リード端子８に半導体素子
５の各電極が電気的に導通するようになっており、最終
的に前記半導体素子５の上部には、封止材を介して金属
やセラミックス等から成る蓋体（不図示）を接合し、半
導体素子５を絶縁基体２の上面中央部に気密に搭載する
こととなる。
【００２３】
【実施例】次に、本発明のメタライズ組成物とそれを用
いた配線基板を評価するに際し、先ず、出発原料として
粒径１〜３μｍのＷ、Ｍｏ粉末と、前記粒径より小さい
粒径のＴｉ、Ｖ、Ｎｂ、Ｔａの炭化物粉末を表１に示す
割合にそれぞれ秤量し、これら原料粉末に有機溶剤と溶
媒を添加して混練機で１０時間混練してペースト状のメ
タライズ用試料を作製した。
いた配線基板を評価するに際し、先ず、出発原料として
粒径１〜３μｍのＷ、Ｍｏ粉末と、前記粒径より小さい
粒径のＴｉ、Ｖ、Ｎｂ、Ｔａの炭化物粉末を表１に示す
割合にそれぞれ秤量し、これら原料粉末に有機溶剤と溶
媒を添加して混練機で１０時間混練してペースト状のメ
タライズ用試料を作製した。
【００２４】一方、絶縁基体用のアルミナ質成形体とし
て、Ａｌ2 Ｏ3 が９２重量％に対して、ＳｉＯ2 、Ｍｇ
Ｏ、ＣａＯ等を８重量％添加混合した原料粉末に、周知
の有機バインダー、可塑剤、溶剤を添加して泥漿を調製
し、該泥漿を周知のドクターブレード法やカレンダーロ
ール法等のテープ成形技術により、厚さ約３００μｍの
セラミックグリーンシートに成形した。
て、Ａｌ2 Ｏ3 が９２重量％に対して、ＳｉＯ2 、Ｍｇ
Ｏ、ＣａＯ等を８重量％添加混合した原料粉末に、周知
の有機バインダー、可塑剤、溶剤を添加して泥漿を調製
し、該泥漿を周知のドクターブレード法やカレンダーロ
ール法等のテープ成形技術により、厚さ約３００μｍの
セラミックグリーンシートに成形した。
【００２５】かくして得られたペースト状のメタライズ
用試料を、前記セラミックグリーンシートの一方の外表
面全面に、あるいは所定の配線パターン状にスクリーン
印刷法により印刷し、これらを複数枚積層圧着した後、
該積層体を縦７０ｍｍ、横７０ｍｍの正方形に切断し、
これを窒素と水素からなる還元雰囲気中、１５３０〜１
５６０℃の温度範囲で焼成し、アルミナ質焼結体から成
る絶縁基体表面とその内部に厚さ約２０μｍのメタライ
ズ配線層を形成した評価用の配線基板試料を作製した。
用試料を、前記セラミックグリーンシートの一方の外表
面全面に、あるいは所定の配線パターン状にスクリーン
印刷法により印刷し、これらを複数枚積層圧着した後、
該積層体を縦７０ｍｍ、横７０ｍｍの正方形に切断し、
これを窒素と水素からなる還元雰囲気中、１５３０〜１
５６０℃の温度範囲で焼成し、アルミナ質焼結体から成
る絶縁基体表面とその内部に厚さ約２０μｍのメタライ
ズ配線層を形成した評価用の配線基板試料を作製した。
【００２６】尚、メタライズ組成物中に前記炭化物を全
く含有させない試料を用いて前記同様にして作製した配
線基板試料を比較例とした。
く含有させない試料を用いて前記同様にして作製した配
線基板試料を比較例とした。
【００２７】先ず、前記評価用の配線基板試料を用い
て、該配線基板試料表面の中央部、２０ｍｍ角の部分の
平坦度をダイヤモンド針を装着した接触型表面粗さ計で
対角線方向に反り形状を計測し、単位長さ当たりの反り
（μｍ／ｍｍ）を算出してその最大値を平坦度として評
価した。
て、該配線基板試料表面の中央部、２０ｍｍ角の部分の
平坦度をダイヤモンド針を装着した接触型表面粗さ計で
対角線方向に反り形状を計測し、単位長さ当たりの反り
（μｍ／ｍｍ）を算出してその最大値を平坦度として評
価した。
【００２８】また、前記配線基板試料の外表面前面に形
成したメタライズ配線層表面にニッケル（Ｎｉ）を被覆
し、該Ｎｉ被覆層上に鉄−ニッケル系のリードピンを銀
ロウにて接合した後、該リードピンを１０ｍｍ／ｍｉｎ
の引っ張り速度で引っ張り、該リードピンが剥離した時
の荷重をメタライズ強度として評価した。
成したメタライズ配線層表面にニッケル（Ｎｉ）を被覆
し、該Ｎｉ被覆層上に鉄−ニッケル系のリードピンを銀
ロウにて接合した後、該リードピンを１０ｍｍ／ｍｉｎ
の引っ張り速度で引っ張り、該リードピンが剥離した時
の荷重をメタライズ強度として評価した。
【００２９】
【表１】
【００３０】表から明らかなように、メタライズ組成物
中に炭化物を全く含有させていない比較例である試料番
号１、１７、２３は、いずれも平坦度が１．０５μｍ／
ｍｍ以上と大であり、炭化物の含有量が１．０重量％未
満の試料番号２、７、１２、１８、２７、３２、あるい
は同含有量が５．０重量％を越える試料番号６、１１、
１６、２２、３１、３６では平坦度が１．０４μｍ／ｍ
ｍ以上を示しており、本願の目的を達成し得ない。
中に炭化物を全く含有させていない比較例である試料番
号１、１７、２３は、いずれも平坦度が１．０５μｍ／
ｍｍ以上と大であり、炭化物の含有量が１．０重量％未
満の試料番号２、７、１２、１８、２７、３２、あるい
は同含有量が５．０重量％を越える試料番号６、１１、
１６、２２、３１、３６では平坦度が１．０４μｍ／ｍ
ｍ以上を示しており、本願の目的を達成し得ない。
【００３１】それに対して、本願発明に係る試料はいず
れも平坦度が１．０３μｍ／ｍｍ以下と極めて優れてい
ることが分かる。
れも平坦度が１．０３μｍ／ｍｍ以下と極めて優れてい
ることが分かる。
【００３２】
【発明の効果】本発明のメタライズ組成物及びそれを用
いた配線基板によれば、タングステン（Ｗ）、モリブデ
ン（Ｍｏ）の一種以上から成る高融点金属を主成分と
し、チタン（Ｔｉ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）の各炭化物のいずれか一種を１
〜５重量％含有させたメタライズ組成物であって、配線
基板として前記メタライズ組成物をアルミナ（Ａｌ2 Ｏ
3 ）を含有する絶縁基体の表面もしくはその内部に配線
層として印刷形成し、同時焼成してメタライズ配線層を
形成したことから、焼成治具や複数の焼成行程を必要と
せず、絶縁基体とメタライズ層との同時焼成が可能で、
低い製造コストで配線基板の反りやうねり等の変形を効
果的に防止でき、平坦度の良好な配線基板を得ることが
できる。
いた配線基板によれば、タングステン（Ｗ）、モリブデ
ン（Ｍｏ）の一種以上から成る高融点金属を主成分と
し、チタン（Ｔｉ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）の各炭化物のいずれか一種を１
〜５重量％含有させたメタライズ組成物であって、配線
基板として前記メタライズ組成物をアルミナ（Ａｌ2 Ｏ
3 ）を含有する絶縁基体の表面もしくはその内部に配線
層として印刷形成し、同時焼成してメタライズ配線層を
形成したことから、焼成治具や複数の焼成行程を必要と
せず、絶縁基体とメタライズ層との同時焼成が可能で、
低い製造コストで配線基板の反りやうねり等の変形を効
果的に防止でき、平坦度の良好な配線基板を得ることが
できる。
【図１】本発明のメタライズ組成物を用いた配線基板
を、半導体素子がフリップチップ接続法で収容搭載され
る半導体素子収納用パッケージに適用した場合の一実施
例を示す斜視図である。
を、半導体素子がフリップチップ接続法で収容搭載され
る半導体素子収納用パッケージに適用した場合の一実施
例を示す斜視図である。
【図２】図１の半導体素子収納用パッケージに半導体素
子を搭載した状態を示す要部断面図である。
子を搭載した状態を示す要部断面図である。
１ 配線基板 ２ 絶縁基体 ３ メタライズ配線層
Claims (2)
- 【請求項１】アルミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基
体にタングステン（Ｗ）またはモリブデン（Ｍｏ）の少
なくとも一種を主成分とするメタライズ層を形成するた
めのメタライズ組成物であって、チタン（Ｔｉ）、バナ
ジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）の各
炭化物のいずれか一種を１〜５重量％含有していること
を特徴とするメタライズ組成物。 - 【請求項２】アルミナ（Ａｌ2 Ｏ3 ）を含有する絶縁基
体に、タングステン（Ｗ）またはモリブデン（Ｍｏ）の
少なくとも一種を主成分とし、チタン（Ｔｉ）、バナジ
ウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）の各炭
化物のいずれか一種を１〜５重量％含有して成るメタラ
イズ配線層を有することを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00720196A JP3450111B2 (ja) | 1996-01-19 | 1996-01-19 | メタライズ組成物及びそれを用いた配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00720196A JP3450111B2 (ja) | 1996-01-19 | 1996-01-19 | メタライズ組成物及びそれを用いた配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09194276A true JPH09194276A (ja) | 1997-07-29 |
| JP3450111B2 JP3450111B2 (ja) | 2003-09-22 |
Family
ID=11659423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00720196A Expired - Fee Related JP3450111B2 (ja) | 1996-01-19 | 1996-01-19 | メタライズ組成物及びそれを用いた配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3450111B2 (ja) |
-
1996
- 1996-01-19 JP JP00720196A patent/JP3450111B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3450111B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6582541B2 (en) | Monolithic ceramic substrate, manufacturing and designing methods therefor, and electronic device | |
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| EP0470839B1 (en) | Ceramic substrate having wiring incorporating silver | |
| JP4782397B2 (ja) | 導体ペーストおよびそれを用いた配線基板の製造方法 | |
| JP3450119B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3450111B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3301914B2 (ja) | 配線基板 | |
| JP3366479B2 (ja) | メタライズ組成物及び配線基板の製造方法 | |
| JP3420424B2 (ja) | 配線基板 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3934811B2 (ja) | 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 | |
| JP3273113B2 (ja) | 多層配線基板 | |
| JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
| JP3314131B2 (ja) | 配線基板 | |
| JP2003068937A (ja) | セラミック配線基板及びその製造方法 | |
| JP3905991B2 (ja) | ガラスセラミック配線基板 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3784221B2 (ja) | 配線基板およびその製造方法 | |
| JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JPH10212136A (ja) | 低温焼成セラミックス | |
| JP4627903B2 (ja) | セラミック配線基板及びその製造方法 | |
| JP3329974B2 (ja) | コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ | |
| JP3631590B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |