JPH09191323A - マルチポートフレーム交換方式 - Google Patents
マルチポートフレーム交換方式Info
- Publication number
- JPH09191323A JPH09191323A JP224296A JP224296A JPH09191323A JP H09191323 A JPH09191323 A JP H09191323A JP 224296 A JP224296 A JP 224296A JP 224296 A JP224296 A JP 224296A JP H09191323 A JPH09191323 A JP H09191323A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frame
- input
- information
- port information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 高速回線および多数の回線の収容を容易にす
るマルチポートフレーム交換方式を提供する。 【解決手段】 マルチポートフレーム交換方式は、入力
回線１００，１０１毎に設置され、入力フレームの蓄積
を行なう入力フレームバッファ部１２０，１２１と、出
力回線１１０，１１１毎に設置され、出力フレームの蓄
積および出力を行なう出力フレームバッファ部１４０，
１４１と、フレームのヘッダ処理を行なうヘッダ処理部
１５０と、入力フレームバッファ部１２０，１２１と出
力フレームバッファ部１４０，１４１とヘッダ処理部１
５０を接続するセルフルーティング部１３０とからな
る。
るマルチポートフレーム交換方式を提供する。 【解決手段】 マルチポートフレーム交換方式は、入力
回線１００，１０１毎に設置され、入力フレームの蓄積
を行なう入力フレームバッファ部１２０，１２１と、出
力回線１１０，１１１毎に設置され、出力フレームの蓄
積および出力を行なう出力フレームバッファ部１４０，
１４１と、フレームのヘッダ処理を行なうヘッダ処理部
１５０と、入力フレームバッファ部１２０，１２１と出
力フレームバッファ部１４０，１４１とヘッダ処理部１
５０を接続するセルフルーティング部１３０とからな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の入出力をも
つマルチポートのフレーム交換方式に関する。
つマルチポートのフレーム交換方式に関する。
【０００２】
【従来の技術】企業内のネットワーク、ＬＡＮ等ではク
ライアント／サーバシステムが数多く構築され、扱うデ
ータは音声、静止画像、動画像等に及び膨大なデータ量
になり、このネットワークの構築技術への関心が高い。
このようなネットワークを構築するために複数の入出力
ポートを持つフレーム交換型の装置が用いられるように
なっている。フレームとしてはＭＡＣ層で取り扱われる
ＭＡＣフレームもしくはネットワーク層で取り扱われる
ＩＰパケット等がある。
ライアント／サーバシステムが数多く構築され、扱うデ
ータは音声、静止画像、動画像等に及び膨大なデータ量
になり、このネットワークの構築技術への関心が高い。
このようなネットワークを構築するために複数の入出力
ポートを持つフレーム交換型の装置が用いられるように
なっている。フレームとしてはＭＡＣ層で取り扱われる
ＭＡＣフレームもしくはネットワーク層で取り扱われる
ＩＰパケット等がある。
【０００３】これらの装置ではヘッダ処理をＣＰＵ等で
演算しており、図９で示すような構成をとっている。こ
の構成で回線インターフェイス部９００に入力してくる
フレームはヘッダ処理部９１０のメモリ９３０に送られ
てＣＰＵ９２０でアドレス処理を行なわれた後に出力先
の回線に接続されている回線インターフェイス部９０１
に送られる。このときデータ転送は共通のバスを用いて
行なわれ、かつＣＰＵ９２０の処理においてメモリ９３
０へのアクセスもこのバスを用いて行なわれる。このた
め、このバスがある回線インターフェイス部によって使
用されている場合には他の回線インターフェイス部、Ｃ
ＰＵ９２０は使用できないので高速回線および多数の回
線収容には対応できない。
演算しており、図９で示すような構成をとっている。こ
の構成で回線インターフェイス部９００に入力してくる
フレームはヘッダ処理部９１０のメモリ９３０に送られ
てＣＰＵ９２０でアドレス処理を行なわれた後に出力先
の回線に接続されている回線インターフェイス部９０１
に送られる。このときデータ転送は共通のバスを用いて
行なわれ、かつＣＰＵ９２０の処理においてメモリ９３
０へのアクセスもこのバスを用いて行なわれる。このた
め、このバスがある回線インターフェイス部によって使
用されている場合には他の回線インターフェイス部、Ｃ
ＰＵ９２０は使用できないので高速回線および多数の回
線収容には対応できない。
【０００４】これを改善するためのデータ転送方式とし
て特開平４−１０８２４２に図１０のような構成が示さ
れている。本方式においてはフレームの宛先などのヘッ
ダ情報をヘッダ処理部１０１０のローカルメモリ１０２
０に蓄積し、フレームのデータ部はメインメモリ１０４
０に蓄積するようにして回線インターフェイス部１００
０，１００１はフレーム転送時にバストランシーバ１０
５０〜１０５３を介してデータはメインメモリ１０４０
にアクセスし、ヘッダ情報はローカルメモリ１０２０に
アクセスして実行する。これによりヘッダ処理に関して
は共通バスを専有することなく行なうことができるので
共通バスにおけるデータ転送の機会が増えスループット
が増大する。但し、各回線インターフェイス部１００
０，１００１はデータ転送に関しては共通のバスを共有
して使用するので高速回線および多数の回線収容に十分
対応できない。
て特開平４−１０８２４２に図１０のような構成が示さ
れている。本方式においてはフレームの宛先などのヘッ
ダ情報をヘッダ処理部１０１０のローカルメモリ１０２
０に蓄積し、フレームのデータ部はメインメモリ１０４
０に蓄積するようにして回線インターフェイス部１００
０，１００１はフレーム転送時にバストランシーバ１０
５０〜１０５３を介してデータはメインメモリ１０４０
にアクセスし、ヘッダ情報はローカルメモリ１０２０に
アクセスして実行する。これによりヘッダ処理に関して
は共通バスを専有することなく行なうことができるので
共通バスにおけるデータ転送の機会が増えスループット
が増大する。但し、各回線インターフェイス部１００
０，１００１はデータ転送に関しては共通のバスを共有
して使用するので高速回線および多数の回線収容に十分
対応できない。
【０００５】
【発明が解決しようとする課題】上述した従来の方式で
は、データ転送を共通のバスで行なっていたため高速回
線および多数の回線収容に十分に対応できない。
は、データ転送を共通のバスで行なっていたため高速回
線および多数の回線収容に十分に対応できない。
【０００６】本発明の目的は、従来技術のかかる問題点
を解決し、データ転送をセルフルーティング交換網によ
って実現し、複数のデータを同時に実行することがで
き、かつ回線毎の処理およびヘッダ処理を並列に動作可
能にすることで高速回線および多数の回線収容に対応可
能な高性能のマルチポートフレーム交換方式を提供する
ことである。
を解決し、データ転送をセルフルーティング交換網によ
って実現し、複数のデータを同時に実行することがで
き、かつ回線毎の処理およびヘッダ処理を並列に動作可
能にすることで高速回線および多数の回線収容に対応可
能な高性能のマルチポートフレーム交換方式を提供する
ことである。
【０００７】
【課題を解決するための手段】本発明のマルチポートフ
レーム交換方式は、複数の入出力回線を持ち、該複数の
入出力回線から入力してくるフレームデータを該フレー
ムのヘッダ情報に基づいて、所望の該入出力回線へ出力
するマルチポートフレーム交換方式であって、前記入力
回線対応に設置された入力フレームバッファ部と、前記
出力回線対応に設置された出力フレームバッファ部と、
前記フレームのヘッダ情報に基づき処理を行うヘッダ処
理部と、前記入力フレームバッファ部の出力と前記ヘッ
ダ処理部の出力に入力が接続され、出力に前記出力フレ
ームバッファ部の入力と前記ヘッダ処理部の入力が接続
されるセルフルーティング部からなり、前記入力フレー
ムバッファ部は、前記入力回線から入力してくるフレー
ムを蓄積し、該蓄積したフレームのヘッダ情報を複写し
てこれに前記ヘッダ処理部の位置を示す出力ポート情報
と該入力フレームバッファ部の位置を示す入力ポート情
報と前記蓄積されているフレームの識別を行なうフレー
ム識別子を付加して前記セルフルーティング部に出力
し、前記セルフルーティング部は、前記出力ポート情報
と入力ポート情報とフレーム識別子が付加されたヘッダ
情報を前記入力フレームバッファ部から受信し、該出力
ポート情報が示す出力ポートに接続されている前記ヘッ
ダ処理部に出力し、前記ヘッダ処理部は、前記セルフル
ーティング部から前記出力ポート情報と入力ポート情報
とフレーム識別子が付加されたヘッダ情報を受信し、該
ヘッダ情報に基づき処理を行ない該ヘッダ情報がもつフ
レームの所望する出力回線を示す出力回線情報を判断
し、該ヘッダ情報に付加された入力ポート情報から該ヘ
ッダ情報を返送するための入力フレームバッファ部の位
置を示す出力ポート情報を判断し、該ヘッダ処理部の位
置を示す入力ポート情報と該出力ポート情報と該ヘッダ
情報に付加されたフレーム識別子を該出力回線情報に付
加して前記セルフルーティング部に出力し、前記セルフ
ルーティング部は、前記出力ポート情報と入力ポート情
報とフレーム識別子が付加された出力回線情報を受信
し、該出力ポート情報が示す出力ポートに接続されてい
る前記入力フレームバッファ部に出力し、前記入力フレ
ームバッファ部は、セルフルーティング部から前記出力
ポート情報と入力ポート情報とフレーム識別子が付加さ
れた出力回線情報を受信し、該フレーム識別子が示すフ
レームを判断し、該出力回線情報から該フレーム識別子
から判断されたフレームの出力先である前記出力フレー
ムバッファ部を示す出力ポート情報を判断し、該出力ポ
ート情報と該入力フレームバッファ部の位置を示す入力
ポート情報と該フレーム識別子を該フレーム識別子から
判断されたフレームに付加して前記セルフルーティング
部に出力し、前記セルフルーティング部は、前記出力ポ
ート情報と入力ポート情報とフレーム識別子が付加され
たフレームを受信し該出力ポート情報が示す出力ポート
に接続されている前記出力フレームバッファ部に出力
し、前記出力フレームバッファ部は、前記出力ポート情
報と入力ポート情報が付加されたフレームを受信し蓄積
して出力回線に出力することを特徴とする。
レーム交換方式は、複数の入出力回線を持ち、該複数の
入出力回線から入力してくるフレームデータを該フレー
ムのヘッダ情報に基づいて、所望の該入出力回線へ出力
するマルチポートフレーム交換方式であって、前記入力
回線対応に設置された入力フレームバッファ部と、前記
出力回線対応に設置された出力フレームバッファ部と、
前記フレームのヘッダ情報に基づき処理を行うヘッダ処
理部と、前記入力フレームバッファ部の出力と前記ヘッ
ダ処理部の出力に入力が接続され、出力に前記出力フレ
ームバッファ部の入力と前記ヘッダ処理部の入力が接続
されるセルフルーティング部からなり、前記入力フレー
ムバッファ部は、前記入力回線から入力してくるフレー
ムを蓄積し、該蓄積したフレームのヘッダ情報を複写し
てこれに前記ヘッダ処理部の位置を示す出力ポート情報
と該入力フレームバッファ部の位置を示す入力ポート情
報と前記蓄積されているフレームの識別を行なうフレー
ム識別子を付加して前記セルフルーティング部に出力
し、前記セルフルーティング部は、前記出力ポート情報
と入力ポート情報とフレーム識別子が付加されたヘッダ
情報を前記入力フレームバッファ部から受信し、該出力
ポート情報が示す出力ポートに接続されている前記ヘッ
ダ処理部に出力し、前記ヘッダ処理部は、前記セルフル
ーティング部から前記出力ポート情報と入力ポート情報
とフレーム識別子が付加されたヘッダ情報を受信し、該
ヘッダ情報に基づき処理を行ない該ヘッダ情報がもつフ
レームの所望する出力回線を示す出力回線情報を判断
し、該ヘッダ情報に付加された入力ポート情報から該ヘ
ッダ情報を返送するための入力フレームバッファ部の位
置を示す出力ポート情報を判断し、該ヘッダ処理部の位
置を示す入力ポート情報と該出力ポート情報と該ヘッダ
情報に付加されたフレーム識別子を該出力回線情報に付
加して前記セルフルーティング部に出力し、前記セルフ
ルーティング部は、前記出力ポート情報と入力ポート情
報とフレーム識別子が付加された出力回線情報を受信
し、該出力ポート情報が示す出力ポートに接続されてい
る前記入力フレームバッファ部に出力し、前記入力フレ
ームバッファ部は、セルフルーティング部から前記出力
ポート情報と入力ポート情報とフレーム識別子が付加さ
れた出力回線情報を受信し、該フレーム識別子が示すフ
レームを判断し、該出力回線情報から該フレーム識別子
から判断されたフレームの出力先である前記出力フレー
ムバッファ部を示す出力ポート情報を判断し、該出力ポ
ート情報と該入力フレームバッファ部の位置を示す入力
ポート情報と該フレーム識別子を該フレーム識別子から
判断されたフレームに付加して前記セルフルーティング
部に出力し、前記セルフルーティング部は、前記出力ポ
ート情報と入力ポート情報とフレーム識別子が付加され
たフレームを受信し該出力ポート情報が示す出力ポート
に接続されている前記出力フレームバッファ部に出力
し、前記出力フレームバッファ部は、前記出力ポート情
報と入力ポート情報が付加されたフレームを受信し蓄積
して出力回線に出力することを特徴とする。
【０００８】フレームの転送およびヘッダ情報の転送を
セルフルーティング部を用いて行なうことにより、各転
送が並列して行なわれ、かつヘッダ処理実行時にもデー
タの転送が並行して行なわれる。
セルフルーティング部を用いて行なうことにより、各転
送が並列して行なわれ、かつヘッダ処理実行時にもデー
タの転送が並行して行なわれる。
【０００９】本発明の実施態様によれば、入力フレーム
バッファ部から出力される出力ポート情報と入力ポート
情報とフレーム識別子が付加されて出力されるフレーム
のデータ長が出力ポート情報を含めて固定長になるよう
にフレームを分割して該分割したフレームにそれぞれ出
力ポート情報を付加してセルフルーティング部に出力す
る。
バッファ部から出力される出力ポート情報と入力ポート
情報とフレーム識別子が付加されて出力されるフレーム
のデータ長が出力ポート情報を含めて固定長になるよう
にフレームを分割して該分割したフレームにそれぞれ出
力ポート情報を付加してセルフルーティング部に出力す
る。
【００１０】本発明の他の実施態様によれば、入力フレ
ームバッファ部から出力される出力ポート情報と入力ポ
ート情報とフレーム識別子が付加されたヘッダ情報のデ
ータ長と、ヘッダ処理部から出力される出力ポート情報
と入力ポート情報とフレーム識別子が付加された出力回
線情報のデータ長と、入力フレームバッファ部から出力
される、出力ポート情報と入力ポート情報とフレーム識
別子が付加されて出力される分割されたフレームのデー
タ長が固定であり、かつ各付加される出力ポート情報と
入力ポート情報およびフレーム識別子それぞれのデータ
長も固定である。
ームバッファ部から出力される出力ポート情報と入力ポ
ート情報とフレーム識別子が付加されたヘッダ情報のデ
ータ長と、ヘッダ処理部から出力される出力ポート情報
と入力ポート情報とフレーム識別子が付加された出力回
線情報のデータ長と、入力フレームバッファ部から出力
される、出力ポート情報と入力ポート情報とフレーム識
別子が付加されて出力される分割されたフレームのデー
タ長が固定であり、かつ各付加される出力ポート情報と
入力ポート情報およびフレーム識別子それぞれのデータ
長も固定である。
【００１１】セルフルーティング部であつかうデータ長
を固定にすることでセルフルーティング部の制御を簡易
にすることができる。
を固定にすることでセルフルーティング部の制御を簡易
にすることができる。
【００１２】本発明の他の実施態様によれば、入力フレ
ームバッファ部とヘッダ処理部がバス接続され、入力フ
レームバッファ部から出力される出力ポート情報と入力
ポート情報とフレーム識別子が付加されたヘッダ情報の
送信が該バスを介して行なわれる。
ームバッファ部とヘッダ処理部がバス接続され、入力フ
レームバッファ部から出力される出力ポート情報と入力
ポート情報とフレーム識別子が付加されたヘッダ情報の
送信が該バスを介して行なわれる。
【００１３】本発明の他の実施態様によれば、入力フレ
ームバッファ部とヘッダ処理部と出力フレームバッファ
部がバス接続され、ヘッダ処理部から出力される出力ポ
ート情報と入力ポート情報とフレーム識別子が付加され
た出力回線情報の送受信が該バスを介して行なわれる。
ームバッファ部とヘッダ処理部と出力フレームバッファ
部がバス接続され、ヘッダ処理部から出力される出力ポ
ート情報と入力ポート情報とフレーム識別子が付加され
た出力回線情報の送受信が該バスを介して行なわれる。
【００１４】本発明の他の実施態様によれば、入力フレ
ームバッファ部とヘッダ処理部が多重回路接続され、該
多重回路を通して、入力フレームバッファ部から出力さ
れる出力ポート情報がヘッダ処理部に送信される。
ームバッファ部とヘッダ処理部が多重回路接続され、該
多重回路を通して、入力フレームバッファ部から出力さ
れる出力ポート情報がヘッダ処理部に送信される。
【００１５】本発明の他の実施態様によれば、出力フレ
ームバッファ部とアドレス処理部が分離回路接続され、
該分離回路を通して、ヘッダ処理部から出力される出力
回線情報が前記出力フレームバッファ部に送信される。
ームバッファ部とアドレス処理部が分離回路接続され、
該分離回路を通して、ヘッダ処理部から出力される出力
回線情報が前記出力フレームバッファ部に送信される。
【００１６】ヘッダ情報の転送をフレームの転送とは別
にバスもしくはデータの多重回路、分離回路を用いて送
受信することでセルフルーティング部の入出力ポート数
を減らすことができ、セルフルーティング部の制御を簡
易にすることができる。
にバスもしくはデータの多重回路、分離回路を用いて送
受信することでセルフルーティング部の入出力ポート数
を減らすことができ、セルフルーティング部の制御を簡
易にすることができる。
【００１７】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。以下の図では説明がない限
り、入力ポート、出力ポート各々２本である。
図面を参照して説明する。以下の図では説明がない限
り、入力ポート、出力ポート各々２本である。
【００１８】図１は本発明の一実施形態の基本的な構成
図である。
図である。
【００１９】本実施形態は、フレームが入力される入力
回線１００，１０１と、フレームが出力される出力回線
１１０，１１１と、各入力回線１００，１０１に対応し
て設置され、入力が各入力回線１００，１０１に接続さ
れている入力フレームバッファ部１２０，１２１と、各
出力回線１１０，１１１に対応して設置され、出力が各
出力回線１１０，１１１に接続されている出力フレーム
バッファ部１４０，１４１と、フレームのヘッダ処理を
行なうヘッダ処理部１５０と、入力が入力フレームバッ
ファ部１２０，１２１の出力とヘッダ処理部１５０の出
力とに接続され、出力が出力フレームバッファ部１４
０，１４１の入力とヘッダ処理部１５０の入力とに接続
されたセルフルーティング部１３０とからなる。
回線１００，１０１と、フレームが出力される出力回線
１１０，１１１と、各入力回線１００，１０１に対応し
て設置され、入力が各入力回線１００，１０１に接続さ
れている入力フレームバッファ部１２０，１２１と、各
出力回線１１０，１１１に対応して設置され、出力が各
出力回線１１０，１１１に接続されている出力フレーム
バッファ部１４０，１４１と、フレームのヘッダ処理を
行なうヘッダ処理部１５０と、入力が入力フレームバッ
ファ部１２０，１２１の出力とヘッダ処理部１５０の出
力とに接続され、出力が出力フレームバッファ部１４
０，１４１の入力とヘッダ処理部１５０の入力とに接続
されたセルフルーティング部１３０とからなる。
【００２０】図２は入力フレームバッファ部１２０，１
２１、ヘッダ処理部１５０からセルフルーティング部１
３０へ出力されるデータのデータ形式を示す図である。
入力フレームバッファ部１２０，１２１からはフレーム
のヘッダ情報にヘッダ処理部１５０の位置を示す出力ポ
ート情報と、入力フレームバッファ部自身の位置を示す
入力ポート情報と、フレームの識別を行なうフレーム識
別子を付加して出力する場合と、フレームにヘッダ処理
部１５０から得た所望の出力回線に接続された出力フレ
ームバッファ部１４０，１４１の位置を示す出力ポート
情報と、入力フレームバッファ部１２０，１２１自身の
位置を示す入力ポート情報と、フレームの識別を行なう
フレーム識別子を付加して出力する場合とがある。ヘッ
ダ処理部１５０は、フレームのヘッダ情報から得られた
所望の出力回線を示す出力回線情報にそのフレームが蓄
積されている入力フレームバッファ部１２０，１２１の
位置を示す出力ポート情報と、フレームの識別を行なう
フレーム識別子を付加して出力する。セルフルーティン
グ部１３０は出力ポート情報から所望の出力ポートを判
断して所望の出力ポートへデータを出力する。
２１、ヘッダ処理部１５０からセルフルーティング部１
３０へ出力されるデータのデータ形式を示す図である。
入力フレームバッファ部１２０，１２１からはフレーム
のヘッダ情報にヘッダ処理部１５０の位置を示す出力ポ
ート情報と、入力フレームバッファ部自身の位置を示す
入力ポート情報と、フレームの識別を行なうフレーム識
別子を付加して出力する場合と、フレームにヘッダ処理
部１５０から得た所望の出力回線に接続された出力フレ
ームバッファ部１４０，１４１の位置を示す出力ポート
情報と、入力フレームバッファ部１２０，１２１自身の
位置を示す入力ポート情報と、フレームの識別を行なう
フレーム識別子を付加して出力する場合とがある。ヘッ
ダ処理部１５０は、フレームのヘッダ情報から得られた
所望の出力回線を示す出力回線情報にそのフレームが蓄
積されている入力フレームバッファ部１２０，１２１の
位置を示す出力ポート情報と、フレームの識別を行なう
フレーム識別子を付加して出力する。セルフルーティン
グ部１３０は出力ポート情報から所望の出力ポートを判
断して所望の出力ポートへデータを出力する。
【００２１】図３は入力フレームバッファ部１２０, １
２１の構成図である。入力フレームバッファ部１２０
（１２１）は入力ポート１００（１０１）に接続され、
入力ポート１００（１０１）から入力してくるフレーム
の受信制御を行なうフレーム受信部３００と、フレーム
受信部３００で受信したフレームを蓄積する入力フレー
ム蓄積部３１０と、入力フレーム蓄積部３１０に蓄積さ
れたフレームのヘッダ情報に出力ポート情報と入力フレ
ームバッファ部１２０（１２１）自身の位置を示す入力
ポート情報とフレームの識別を行なうフレーム識別子を
付加してセルフルーティング部１３０に出力するヘッダ
情報送信部３３０と、ヘッダ処理部１５０からセルフル
ーティング部１３０を通じて出力される、入力フレーム
バッファ部１２０（１２１）の位置を示す出力ポート情
報とフレームの識別を行なうフレーム識別子が付加され
た出力回線情報を受信する出力回線情報受信部３４０
と、入力フレーム蓄積部３１０に蓄積されたフレームに
出力回線情報受信部３４０で受信された出力回線情報と
出力ポート情報と入力フレームバッファ部１２０（１２
１）の位置を示す入力ポート情報とフレームの識別を行
なうフレーム識別子を付加してセルフルーティング部１
３０に出力するフレーム送信部３２０と、フレーム受信
制御部３００のフレーム受信情報と出力回線情報受信部
３４０のフレーム識別子をもとに入力フレーム蓄積部２
１０へのフレームの蓄積の制御および入力フレーム蓄積
部３１０からのフレームの出力の制御を行なう入力フレ
ーム蓄積制御部３５０からなる。
２１の構成図である。入力フレームバッファ部１２０
（１２１）は入力ポート１００（１０１）に接続され、
入力ポート１００（１０１）から入力してくるフレーム
の受信制御を行なうフレーム受信部３００と、フレーム
受信部３００で受信したフレームを蓄積する入力フレー
ム蓄積部３１０と、入力フレーム蓄積部３１０に蓄積さ
れたフレームのヘッダ情報に出力ポート情報と入力フレ
ームバッファ部１２０（１２１）自身の位置を示す入力
ポート情報とフレームの識別を行なうフレーム識別子を
付加してセルフルーティング部１３０に出力するヘッダ
情報送信部３３０と、ヘッダ処理部１５０からセルフル
ーティング部１３０を通じて出力される、入力フレーム
バッファ部１２０（１２１）の位置を示す出力ポート情
報とフレームの識別を行なうフレーム識別子が付加され
た出力回線情報を受信する出力回線情報受信部３４０
と、入力フレーム蓄積部３１０に蓄積されたフレームに
出力回線情報受信部３４０で受信された出力回線情報と
出力ポート情報と入力フレームバッファ部１２０（１２
１）の位置を示す入力ポート情報とフレームの識別を行
なうフレーム識別子を付加してセルフルーティング部１
３０に出力するフレーム送信部３２０と、フレーム受信
制御部３００のフレーム受信情報と出力回線情報受信部
３４０のフレーム識別子をもとに入力フレーム蓄積部２
１０へのフレームの蓄積の制御および入力フレーム蓄積
部３１０からのフレームの出力の制御を行なう入力フレ
ーム蓄積制御部３５０からなる。
【００２２】図４はセルフルーティング部１３０の構成
図である。セルフルーティング部１３０は、入力フレー
ムバッファ部１２０，１２１と出力フレームバッファ部
１４０，１４１およびヘッダ処理部１５０に接続され、
入力フレームバッファ部１２０，１２１とヘッダ処理部
１５０から入力してくるデータを時分割多重するデータ
時分割多重部４００と、データ時分割多重部４００に接
続され、データ時分割多重部４００から出力されるデー
タの出力ポート情報を検知してその出力ポート情報が示
す出力先であれば受信し、それ以外であれは廃棄するア
ドレスフィルタ部４１０，４１１，４１２，４１３，４
１４と、アドレスフィルタ部４１０，４１１，４１２，
４１３，４１４から出力されたデータを蓄積し及び蓄積
された順序にしたがってデータを出力するデータバッフ
ァ部４２０，４２１，４２２，４２３，４２４からな
る。図４で示すセルフルーティング部１３０は出力側に
データバッファを持つ構成になっているが、入力側にデ
ータバッファを持つ構成、出力側のデータバッファを共
有する構成その他公知のセルフルーティング交換回路の
構成であってもよい。
図である。セルフルーティング部１３０は、入力フレー
ムバッファ部１２０，１２１と出力フレームバッファ部
１４０，１４１およびヘッダ処理部１５０に接続され、
入力フレームバッファ部１２０，１２１とヘッダ処理部
１５０から入力してくるデータを時分割多重するデータ
時分割多重部４００と、データ時分割多重部４００に接
続され、データ時分割多重部４００から出力されるデー
タの出力ポート情報を検知してその出力ポート情報が示
す出力先であれば受信し、それ以外であれは廃棄するア
ドレスフィルタ部４１０，４１１，４１２，４１３，４
１４と、アドレスフィルタ部４１０，４１１，４１２，
４１３，４１４から出力されたデータを蓄積し及び蓄積
された順序にしたがってデータを出力するデータバッフ
ァ部４２０，４２１，４２２，４２３，４２４からな
る。図４で示すセルフルーティング部１３０は出力側に
データバッファを持つ構成になっているが、入力側にデ
ータバッファを持つ構成、出力側のデータバッファを共
有する構成その他公知のセルフルーティング交換回路の
構成であってもよい。
【００２３】図５は出力フレームバッファ部１４０，１
４１の構成図である。出力フレームバッファ部１４０
（１４１）は、セルフルーティング部１３０に接続さ
れ、セルフルーティング部１３０からのデータを受信
し、受信したデータからフレームの情報を取り出し、デ
ータのフレーム識別子と入力ポート情報を検出するデー
タ受信部５００と、データ受信部５００で取り出したフ
レームの情報を蓄積する出力フレーム蓄積部５１０と、
出力フレーム蓄積部５１０に蓄積されたフレームを出力
ポートへ出力するフレーム送信部５２０と、データ受信
部５００からのデータのフレーム識別子と入力ポート情
報をもとに出力フレーム蓄積部５１０へのフレームの蓄
積の制御および出力フレーム蓄積部５１０からフレーム
送信部５２０へのフレームの出力の制御を行なう出力フ
レーム蓄積制御部５３０からなる。
４１の構成図である。出力フレームバッファ部１４０
（１４１）は、セルフルーティング部１３０に接続さ
れ、セルフルーティング部１３０からのデータを受信
し、受信したデータからフレームの情報を取り出し、デ
ータのフレーム識別子と入力ポート情報を検出するデー
タ受信部５００と、データ受信部５００で取り出したフ
レームの情報を蓄積する出力フレーム蓄積部５１０と、
出力フレーム蓄積部５１０に蓄積されたフレームを出力
ポートへ出力するフレーム送信部５２０と、データ受信
部５００からのデータのフレーム識別子と入力ポート情
報をもとに出力フレーム蓄積部５１０へのフレームの蓄
積の制御および出力フレーム蓄積部５１０からフレーム
送信部５２０へのフレームの出力の制御を行なう出力フ
レーム蓄積制御部５３０からなる。
【００２４】図６はヘッダ処理部１５０の構成図であ
る。ヘッダ処理部１５０は、セルフルーティング部１３
０に接続され、セルフルーティング部１３０からのデー
タを受信し、蓄積する受信データ蓄積部６００と、受信
データ蓄積部６００に蓄積されたデータ内のフレームの
ヘッダ情報をもとにフレームの出力回線情報の検索を行
ない、検索された出力回線情報にこの出力回線情報のも
ととなったヘッダ情報を含むデータ内の入力ポート情報
を出力ポート情報として付加して、かつ同じデータ内の
フレーム識別子およびヘッダ処理部１５０の入力ポート
情報を付加することおよびその他ヘッダの処理を行なう
ＣＰＵ６３０と、上記の出力ポート情報とフレーム識別
子と入力ポート情報が付加された出力回線情報を蓄積
し、セルフルーティング部１３０に出力する送信データ
蓄積部６１０とからなる。
る。ヘッダ処理部１５０は、セルフルーティング部１３
０に接続され、セルフルーティング部１３０からのデー
タを受信し、蓄積する受信データ蓄積部６００と、受信
データ蓄積部６００に蓄積されたデータ内のフレームの
ヘッダ情報をもとにフレームの出力回線情報の検索を行
ない、検索された出力回線情報にこの出力回線情報のも
ととなったヘッダ情報を含むデータ内の入力ポート情報
を出力ポート情報として付加して、かつ同じデータ内の
フレーム識別子およびヘッダ処理部１５０の入力ポート
情報を付加することおよびその他ヘッダの処理を行なう
ＣＰＵ６３０と、上記の出力ポート情報とフレーム識別
子と入力ポート情報が付加された出力回線情報を蓄積
し、セルフルーティング部１３０に出力する送信データ
蓄積部６１０とからなる。
【００２５】上記のような構成により、各回線間のフレ
ーム転送およびアドレス処理のためのデータ転送をセル
フルーティング交換網によって実現し、ＣＰＵが接続さ
れているバスがフレーム転送等に専有されることがない
ため、高速回線および多数の回線の収容が可能になる。
ーム転送およびアドレス処理のためのデータ転送をセル
フルーティング交換網によって実現し、ＣＰＵが接続さ
れているバスがフレーム転送等に専有されることがない
ため、高速回線および多数の回線の収容が可能になる。
【００２６】図２に示す、セルフルーティング部１３０
が取り扱うデータにおいて、出力ポート情報、入力ポー
ト情報、フレーム識別子のデータ長が固定であり、かつ
入力フレームからのアドレス情報、ヘッダ処理部１５０
からの出力回線情報、入力フレームバッファ部１２０,
１２１からのフレームが固定である場合には、固定長の
セルを取り扱うＡＴＭ（Asynchronous Transfer Mode）
の交換回路のようにセルフルーティング部１３０の高速
動作が可能になる。この場合には入力フレームバッファ
部１２０，１２１に接続されるフレームよりセルフルー
ティング部１３０に転送されるフレーム長が短い場合に
は固定長のフレームに分割されて分割されたフレームの
各々に出力ポート情報、入力ポート情報、フレーム識別
子を付加して転送する。
が取り扱うデータにおいて、出力ポート情報、入力ポー
ト情報、フレーム識別子のデータ長が固定であり、かつ
入力フレームからのアドレス情報、ヘッダ処理部１５０
からの出力回線情報、入力フレームバッファ部１２０,
１２１からのフレームが固定である場合には、固定長の
セルを取り扱うＡＴＭ（Asynchronous Transfer Mode）
の交換回路のようにセルフルーティング部１３０の高速
動作が可能になる。この場合には入力フレームバッファ
部１２０，１２１に接続されるフレームよりセルフルー
ティング部１３０に転送されるフレーム長が短い場合に
は固定長のフレームに分割されて分割されたフレームの
各々に出力ポート情報、入力ポート情報、フレーム識別
子を付加して転送する。
【００２７】図７は本発明の第２の実施形態のマルチポ
ートフレーム交換方式の構成図である。
ートフレーム交換方式の構成図である。
【００２８】本実施形態は、入力フレームバッファ部１
２０Ａ，１２１Ａとヘッダ処理部１５０Ａの間でのアド
レス情報の転送をセルフルーティング部１３０Ａを通し
てではなく、バス７００を通して行なうようにしたもの
である。この場合、出力回線１１０，１１１に出力フレ
ームバッファ部１４０Ａ，１４１Ａがそれぞれ接続され
ている。
２０Ａ，１２１Ａとヘッダ処理部１５０Ａの間でのアド
レス情報の転送をセルフルーティング部１３０Ａを通し
てではなく、バス７００を通して行なうようにしたもの
である。この場合、出力回線１１０，１１１に出力フレ
ームバッファ部１４０Ａ，１４１Ａがそれぞれ接続され
ている。
【００２９】図８は本発明の第３の実施形態のマルチポ
ートフレーム交換方式の構成図である。
ートフレーム交換方式の構成図である。
【００３０】本実施形態は、入力フレームバッファ部１
２０Ｂ，１２１Ｂとヘッダ処理部１５０Ｂの間でのアド
レス情報の転送をセルフルーティング部１３０Ｂを通し
てではなく、データ多重部８００、データ分離部８１０
を通して行なうようにしたものである。
２０Ｂ，１２１Ｂとヘッダ処理部１５０Ｂの間でのアド
レス情報の転送をセルフルーティング部１３０Ｂを通し
てではなく、データ多重部８００、データ分離部８１０
を通して行なうようにしたものである。
【００３１】これにより、セルフルーティング部１３０
Ａ，１３０Ｂの入出力ポートを減らすことができ、回路
を簡易にできる。
Ａ，１３０Ｂの入出力ポートを減らすことができ、回路
を簡易にできる。
【００３２】
【発明の効果】以上説明したように、本発明は、下記の
ような効果がある。 （１）請求項１の発明は、フレームの転送およびヘッダ
情報の転送をセルフルーティング部を用いて行なうこと
により、各転送が並列して行なわれ、かつヘッダ処理実
行時にもデータの転送が並行して行なわれる。 （２）請求項２、３の発明は、セルフルーティング部で
あつかうデータ長を固定にすることでセルフルーティン
グ部の制御を簡易にすることができる。 （３）請求項４から７の発明は、ヘッダ情報の転送をフ
レームの転送とは別にバスもしくはデータの多重回路、
分離回路を用いて送受信することでセルフルーティング
部の入出力ポート数を減らすことができ、セルフルーテ
ィング部の制御を簡易にすることができる。
ような効果がある。 （１）請求項１の発明は、フレームの転送およびヘッダ
情報の転送をセルフルーティング部を用いて行なうこと
により、各転送が並列して行なわれ、かつヘッダ処理実
行時にもデータの転送が並行して行なわれる。 （２）請求項２、３の発明は、セルフルーティング部で
あつかうデータ長を固定にすることでセルフルーティン
グ部の制御を簡易にすることができる。 （３）請求項４から７の発明は、ヘッダ情報の転送をフ
レームの転送とは別にバスもしくはデータの多重回路、
分離回路を用いて送受信することでセルフルーティング
部の入出力ポート数を減らすことができ、セルフルーテ
ィング部の制御を簡易にすることができる。
【図１】本発明のマルチポートフレーム交換方式の第１
の実施形態の構成図である。
の実施形態の構成図である。
【図２】セルフルーティング部１３０が取り扱うデータ
の基本構成図である。
の基本構成図である。
【図３】入力フレームバッファ部１２０，１２１の構成
図である。
図である。
【図４】セルフルーティング部１３０の構成図である。
【図５】出力フレームバッファ部１４０，１４１の構成
図である。
図である。
【図６】ヘッダ処理部１５０の構成図である。
【図７】本発明のマルチポートフレーム交換方式の第２
の実施形態の構成図である。
の実施形態の構成図である。
【図８】本発明のマルチポートフレーム交換方式の第３
の実施形態の構成図である。
の実施形態の構成図である。
【図９】従来のマルチポートフレーム交換方式の第１の
従来例の構成図である。
従来例の構成図である。
【図１０】従来のマルチポートフレーム交換方式の第２
の従来例の構成図である。
の従来例の構成図である。
１００，１０１ 入力回線 １１０，１１１ 出力回線 １２０，１２１，１２０Ａ，１２１Ａ，１２０Ｂ，１２
１Ｂ 入力フレームバッファ部 １３０，１３０Ａ，１３０Ｂ セルフルーティング部 １４０，１４１，１４０Ａ，１４１Ａ 出力フレーム
バッファ部 １５０，１５０Ａ，１５０Ｂ ヘッダ処理部 ３００ フレーム受信部 ３１０ 入力フレーム蓄積部 ３２０ フレームデータ送信部 ３３０ ヘッダ情報送信部 ３４０ 出力回線情報受信部 ３５０ 入力フレーム蓄積制御部 ４００ データ時分割多重部 ４１１〜４１４ アドレスフィルタ部 ４２０〜４２４ データバッファ部 ５００ データ受信部 ５１０ 出力フレーム蓄積部 ５２０ フレーム送信部 ５３０ 出力フレーム蓄積制御部 ６００ 受信データ蓄積部 ６１０ 送信データ蓄積部 ６２０ バス ６３０ ＣＰＵ ７００ バス ８００ データ多重部 ８１０ データ分離部 ９１０ ヘッダ処理部 ９２０ ＣＰＵ ９３０ メモリ ９００，９０１，１０００，１００１ 回線インター
フェイス部 １０１０ ヘッダ処理部 １０２０ ローカルメモリ １０３０ ＣＰＵ １０４０ メインメモリ １０５０，１０５１，１０５２，１０５３ バストラ
ンシーバ
１Ｂ 入力フレームバッファ部 １３０，１３０Ａ，１３０Ｂ セルフルーティング部 １４０，１４１，１４０Ａ，１４１Ａ 出力フレーム
バッファ部 １５０，１５０Ａ，１５０Ｂ ヘッダ処理部 ３００ フレーム受信部 ３１０ 入力フレーム蓄積部 ３２０ フレームデータ送信部 ３３０ ヘッダ情報送信部 ３４０ 出力回線情報受信部 ３５０ 入力フレーム蓄積制御部 ４００ データ時分割多重部 ４１１〜４１４ アドレスフィルタ部 ４２０〜４２４ データバッファ部 ５００ データ受信部 ５１０ 出力フレーム蓄積部 ５２０ フレーム送信部 ５３０ 出力フレーム蓄積制御部 ６００ 受信データ蓄積部 ６１０ 送信データ蓄積部 ６２０ バス ６３０ ＣＰＵ ７００ バス ８００ データ多重部 ８１０ データ分離部 ９１０ ヘッダ処理部 ９２０ ＣＰＵ ９３０ メモリ ９００，９０１，１０００，１００１ 回線インター
フェイス部 １０１０ ヘッダ処理部 １０２０ ローカルメモリ １０３０ ＣＰＵ １０４０ メインメモリ １０５０，１０５１，１０５２，１０５３ バストラ
ンシーバ
Claims (7)
- 【請求項１】 複数の入力回線と複数の出力回線を持
ち、該複数の入力回線から入力してくるフレームデータ
を該フレームのヘッダ情報に基づいて、所望の該出力回
線へ出力するマルチポートフレーム交換方式において、 前記入力回線対応に設置された入力フレームバッファ部
と、前記出力回線対応に設置された出力フレームバッフ
ァ部と、前記フレームのヘッダ情報に基づき処理を行う
ヘッダ処理部と、前記入力フレームバッファ部の出力と
前記ヘッダ処理部の出力に入力が接続され、出力に前記
出力フレームバッファ部の入力と前記ヘッダ処理部の入
力が接続されるセルフルーティング部からなり、 前記入力フレームバッファ部は、前記入力回線から入力
してくるフレームを蓄積し、該蓄積したフレームのヘッ
ダ情報を複写してこれに前記ヘッダ処理部の位置を示す
出力ポート情報と該入力フレームバッファ部の位置を示
す入力ポート情報と前記蓄積されているフレームの識別
を行なうフレーム識別子を付加して前記セルフルーティ
ング部に出力し、 前記セルフルーティング部は、前記出力ポート情報と入
力ポート情報とフレーム識別子が付加されたヘッダ情報
を前記入力フレームバッファ部から受信し、該出力ポー
ト情報が示す出力ポートに接続されている前記ヘッダ処
理部に出力し、 前記ヘッダ処理部は、前記セルフルーティング部から前
記出力ポート情報と前記入力ポート情報と前記フレーム
識別子が付加されたヘッダ情報を受信し、該ヘッダ情報
に基づき処理を行ない、該ヘッダ情報をもつフレームの
所望する出力回線を示す出力回線情報を生成し、該ヘッ
ダ情報に付加された入力ポート情報から該ヘッダ情報を
返送するための入力フレームバッファ部の位置を示す出
力ポート情報を生成し、該ヘッダ処理部の位置を示す入
力ポート情報と該出力ポート情報と該ヘッダ情報に付加
されたフレーム識別子を該出力回線情報に付加して前記
セルフルーティング部に出力し、 前記セルフルーティング部は、前記出力ポート情報と前
記入力ポート情報と前記フレーム識別子が付加された出
力回線情報を受信し、該出力ポート情報が示す出力ポー
トに接続されている前記入力フレームバッファ部に出力
し、 前記入力フレームバッファ部は、前記セルフルーティン
グ部から前記出力ポート情報と前記入力ポート情報と前
記フレーム識別子が付加された出力回線情報を受信し、
該フレーム識別子が示すフレームを検出し、該出力回線
情報から該フレーム識別子から判断されたフレームの出
力先である前記出力フレームバッファ部を示す出力ポー
ト情報を生成し、該出力ポート情報と該入力フレームバ
ッファ部の位置を示す入力ポート情報と該フレーム識別
子を該フレーム識別子から判断されたフレームに付加し
て前記セルフルーティング部に出力し、 前記セルフルーティング部は、前記出力ポート情報と前
記入力ポート情報と前記フレーム識別子が付加されたフ
レームを受信し、該出力ポート情報が示す出力ポートに
接続されている前記出力フレームバッファ部に出力し、 前記出力フレームバッファ部は前記出力ポート情報と入
力ポート情報が付加されたフレームを受信し、蓄積して
出力回線に出力することを特徴とするマルチポートフレ
ーム交換方式。 - 【請求項２】 前記入力フレームバッファ部から出力さ
れる出力ポート情報と入力ポート情報とフレーム識別子
が付加されて出力されるフレームのデータ長が出力ポー
ト情報を含めて固定長になるようにフレームを分割し
て、該分割したフレームにそれぞれ出力ポート情報を付
加して前記セルフルーティング部に出力する、請求項１
に記載のマルチポートフレーム交換方式。 - 【請求項３】 前記入力フレームバッファ部から出力さ
れる出力ポート情報と前記入力ポート情報と前記フレー
ム識別子が付加されたヘッダ情報のデータ長と、 前記ヘッダ処理部から出力される、前記出力ポート情報
と前記入力ポート情報と前記フレーム識別子が付加され
た出力回線情報のデータ長と、前記入力フレームバッフ
ァ部から出力される、前記出力ポート情報と前記入力ポ
ート情報と前記フレーム識別子が付加されて出力される
分割されたフレームのデータ長が固定であり、かつ各付
加される前記出力ポート情報と入力ポート情報および前
記フレーム識別子それぞれのデータ長も固定である請求
項２に記載のマルチポートフレーム交換方式。 - 【請求項４】 前記入力フレームバッファ部と前記ヘッ
ダ処理部がバス接続され、前記入力フレームバッファ部
から出力される、前記出力ポート情報と前記入力ポート
情報と前記フレーム識別子が付加されたヘッダ情報の送
信が該バスを介して行なわれる請求項１から３のいずれ
か１項に記載のマルチポートフレーム交換方式。 - 【請求項５】 前記入力フレームバッファ部と前記ヘッ
ダ処理部と前記出力フレームバッファ部がバス接続さ
れ、前記ヘッダ処理部から出力される、前記出力ポート
情報と前記入力ポート情報と前記フレーム識別子が付加
された出力回線情報の送受信が該バスを介して行なわれ
る請求項１から４のいずれか１項に記載のマルチポート
フレーム交換方式。 - 【請求項６】 前記入力フレームバッファ部と前記ヘッ
ダ処理部が多重回路接続され、該多重回路を通して、前
記入力フレームバッファ部から出力される出力ポート情
報が前記ヘッダ処理部に送信される請求項１から３のい
ずれか１項に記載のマルチポートフレーム交換方式。 - 【請求項７】 前記出力フレームバッファ部と前記ヘッ
ダ処理部が分離回路接続され、該分離回路を通して、前
記ヘッダ処理部から出力される出力回線情報が前記出力
フレームバッファ部に送信される請求項１から３，５，
６のいずれか１項に記載のマルチポートフレーム交換方
式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP224296A JP3075163B2 (ja) | 1996-01-10 | 1996-01-10 | マルチポートフレーム交換方式 |
| US08/780,468 US5864553A (en) | 1996-01-10 | 1997-01-08 | Multiport frame exchange system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP224296A JP3075163B2 (ja) | 1996-01-10 | 1996-01-10 | マルチポートフレーム交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09191323A true JPH09191323A (ja) | 1997-07-22 |
| JP3075163B2 JP3075163B2 (ja) | 2000-08-07 |
Family
ID=11523894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP224296A Expired - Fee Related JP3075163B2 (ja) | 1996-01-10 | 1996-01-10 | マルチポートフレーム交換方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5864553A (ja) |
| JP (1) | JP3075163B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032585A (ja) * | 1996-07-18 | 1998-02-03 | Nec Corp | Ａｔｍスイッチ制御方式 |
| US6236654B1 (en) * | 1997-02-14 | 2001-05-22 | Advanced Micro Devices, Inc. | Method and apparatus for managing learning in an address table in memory |
| US6301259B1 (en) * | 1997-05-26 | 2001-10-09 | Mitsubishi Denki Kabushiki Kaisha | Switch and switching method |
| US6285679B1 (en) * | 1997-08-22 | 2001-09-04 | Avici Systems, Inc. | Methods and apparatus for event-driven routing |
| JP3263651B2 (ja) * | 1998-03-05 | 2002-03-04 | 沖電気工業株式会社 | 音声データ統合交換機システム |
| US6498792B1 (en) * | 1999-06-03 | 2002-12-24 | Fujitsu Network Communications, Inc. | Method and apparatus for switching signals of multiple different communication protocols |
| US6891836B1 (en) * | 1999-06-03 | 2005-05-10 | Fujitsu Network Communications, Inc. | Switching complex architecture and operation |
| US6396847B1 (en) | 1999-06-03 | 2002-05-28 | Fujitsu Networks Communications, Inc. | Dialable data services/TDM bandwidth management |
| US6674751B1 (en) * | 1999-06-03 | 2004-01-06 | Fujitsu Network Communications, Inc. | Serialized bus communication and control architecture |
| US6449656B1 (en) * | 1999-07-30 | 2002-09-10 | Intel Corporation | Storing a frame header |
| US6556579B1 (en) * | 1999-09-21 | 2003-04-29 | 3Com Corporation | Method and apparatus for detecting duplicate buffers in a descriptor based multi-port queue |
| US6993035B2 (en) * | 2000-12-07 | 2006-01-31 | International Business Machines Corporation | System for routing data packets through a crossbar switch in expansion mode |
| US7424019B1 (en) | 2001-11-27 | 2008-09-09 | Marvell Israel (M.I.S.L) Ltd. | Packet header altering device |
| US20040008673A1 (en) * | 2002-07-11 | 2004-01-15 | Ygal Arbel | Overhead processing in telecommunications nodes |
| US7349435B2 (en) | 2002-07-11 | 2008-03-25 | Bay Microsystems, Inc. | Multiport overhead cell processor for telecommunications nodes |
| JP2009177256A (ja) * | 2008-01-21 | 2009-08-06 | Fujitsu Ltd | パケットスイッチ装置およびパケットスイッチ方法 |
| US8948193B2 (en) * | 2008-08-19 | 2015-02-03 | Check Point Software Technologies, Ltd. | Methods for intelligent NIC bonding and load-balancing |
| FR3126081A1 (fr) * | 2021-08-03 | 2023-02-10 | Psa Automobiles Sa | Procédé de commutation d’un paquet de données, dispositif électronique et véhicule associés |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365519A (en) * | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
| EP0425990B1 (en) * | 1989-10-23 | 1998-07-22 | Mitsubishi Denki Kabushiki Kaisha | Cell switching apparatus |
| JPH04108242A (ja) * | 1990-08-28 | 1992-04-09 | Nec Corp | 通信制御装置のデータ転送方式 |
| JP2629568B2 (ja) * | 1993-07-30 | 1997-07-09 | 日本電気株式会社 | Ａｔｍセル交換方式 |
| JPH0766833A (ja) * | 1993-08-24 | 1995-03-10 | Mitsubishi Electric Corp | フレーム中継装置、フレーム中継装置群及び中継方法 |
| JPH07321815A (ja) * | 1994-05-24 | 1995-12-08 | Nec Corp | 共有バッファ型ａｔｍスイッチおよびその同報制御方法 |
-
1996
- 1996-01-10 JP JP224296A patent/JP3075163B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-08 US US08/780,468 patent/US5864553A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3075163B2 (ja) | 2000-08-07 |
| US5864553A (en) | 1999-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09191323A (ja) | マルチポートフレーム交換方式 | |
| US9817773B2 (en) | System and method for preserving order of data processed by processing engines | |
| EP0512495B1 (en) | Switching node in a network with label multiplexed information | |
| US6147999A (en) | ATM switch capable of routing IP packet | |
| EP1393192B1 (en) | Method and system for connecting virtual circuits across an ethernet switch | |
| CA2297650C (en) | Networking systems | |
| US7298752B2 (en) | Packet communication device | |
| US6980553B2 (en) | Router apparatus using ATM switch | |
| EP0683964B1 (en) | Device and method for cell processing in cell relay nodes | |
| US7023849B2 (en) | Packet switching apparatus, method of transmitting multicast packet at packet switching apparatus, and setup method of packet switching apparatus | |
| WO1999011037A1 (en) | Protocol for communicating data between packet forwarding devices via an intermediate network interconnect device | |
| US7079538B2 (en) | High-speed router | |
| JPH03135133A (ja) | マルチメディア統合ネットワークシステム | |
| US7197051B1 (en) | System and method for efficient packetization of ATM cells transmitted over a packet network | |
| JP2004159019A (ja) | 拡張ｖｌａｎタグｓｗａｐ方式 | |
| US6418120B1 (en) | Congestion avoidance mechanism for ATM switches | |
| JP2570573B2 (ja) | ハイブリッド型通信処理装置 | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| JP3250546B2 (ja) | パケット交換装置及びそれに用いるマルチキャスト制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP2001007854A (ja) | パケット転送網における平均遅延時間短縮方式及び方法 | |
| JPH05191436A (ja) | セル転送方式 | |
| US7006515B1 (en) | Isochronous queue and buffer management | |
| JP3051947B2 (ja) | グループアドレス処理方式 | |
| JP3475899B2 (ja) | パケットスイッチ装置受信部のデータ処理方式 | |
| US6885666B1 (en) | Apparatus and method in a network switch for synchronizing transfer of a control tag to a switch fabric with transfer of frame data to a buffer memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |