JPH1032585A - Ａｔｍスイッチ制御方式 - Google Patents

Ａｔｍスイッチ制御方式

Info

Publication number
JPH1032585A
JPH1032585A JP18911496A JP18911496A JPH1032585A JP H1032585 A JPH1032585 A JP H1032585A JP 18911496 A JP18911496 A JP 18911496A JP 18911496 A JP18911496 A JP 18911496A JP H1032585 A JPH1032585 A JP H1032585A
Authority
JP
Japan
Prior art keywords
buffer
output
circuit
usage
atm switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18911496A
Other languages
English (en)
Inventor
Tatsuo Nakagawa
達夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18911496A priority Critical patent/JPH1032585A/ja
Priority to US08/896,025 priority patent/US6144635A/en
Priority to AU28725/97A priority patent/AU714242B2/en
Publication of JPH1032585A publication Critical patent/JPH1032585A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5683—Buffer or queue management for avoiding head of line blocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 入力側バッファの速度及び出力側バッファの
速度に対応したスループットでの制御が可能なＡＴＭス
イッチ制御方式を提供すること。 【解決手段】 入力側バッファ１と出力側バッファ２と
の間に備えたＡＴＭスイッチ３を制御する。バッファ使
用状態監視回路１１で出力側バッファの使用状況を監視
しバッファ使用量を表す使用量信号を生成する。その使
用量信号に応じて、出力セル制御回路１２が入力側バッ
ファからＡＴＭスイッチに供給される出力セルを調停す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭネットワー
クに関し、特に、ＡＴＭセルのスイッチングを行うＡＴ
Ｍスイッチを効率的に使用するＡＴＭスイッチ制御方式
に関する。
【０００２】
【従来の技術】従来のＡＴＭスイッチにおいては、特開
平３−２３０６４１号公報に示すようにスイッチ内での
輻輳を回避するためＲＮＲ（Ｒｅｃｉｅｖｅ Ｎｏｔ
Ｒｅａｄｙ）、ＢＰ（Ｂａｃｋｐｒｅｓｓｕｒｅ）等Ｏ
Ｎ／ＯＦＦ制御によるトラフィックコントロール、もし
くは、スイッチの前段において、同一方路向けの送出が
重ならないような時間スケジューリングを施していた。
【０００３】図４はＲＮＲ制御による従来技術例、図５
はその説明のための図である。入力側バッファ１と出力
側バッファ２との間に備えたＡＴＭスイッチ３をＲＮＲ
制御する。入力側バッファ１は出力側バッファ２毎にＦ
ＩＦＯ（Ｆｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）を有
している。さらに出力側ＦＩＦＯのバッファしきい値超
過状態により同一行き先のセル出力を停止する機構を有
している。即ち、出力側バッファ２に接続されバッファ
しきい値を監視しバッファしきい値を超過した場合にし
きい値超過信号を生成するバッファしきい値監視回路４
と、しきい値超過信号に応じて入力側バッファ１に出力
停止信号を供給してセルを停止させる出力セル停止回路
５とを備えている。こうして、セル蓄積量がしきい値付
近まで到達した場合、例えば、バースト性のトラフィッ
クが集中したような場合、ＲＮＲが頻繁に発生し入力側
バッファの出力が停止するようにしている。なお６は入
力セルハイウェイ、７は出力セルハイウェイである。
【０００４】また図６は時間スケジューリング方式とし
て、入力側バッファ１からの出力指示信号に応じて出力
停止指示信号を生成する出力セル調停回路８と、出力停
止指示信号に応じて入力側バッファ１の出力を停止させ
る出力セル制御回路９とを備えたものもある。
【０００５】
【発明が解決しようとする課題】しかしながら、特開平
３−２３０６４１号公報に示されるＲＮＲもしくはＢＰ
等の通知によるセル出力の停止制御では、複数の入力か
ら同一出力へのトラフィックが増大すると、ＲＮＲもし
くはＢＰの発生が頻繁に発生し、スイッチのスループッ
トが低下する問題がある。
【０００６】また図４及び図５に示す従来技術では、出
力側バッファのセル蓄積量がしきい値付近で安定してい
る場合つまり、流れ込むセル量と流れ出るセル量が同一
の場合に、ＲＮＲの制御により流れ込むセル量が制限を
受け、入力側バッファにセルが滞留しＡＴＭスイッチの
スループットが低下する問題がある。さらに、ヒステリ
シスを持たせるため出力停止しきい値と、出力再開しき
い値を有する場合もあるが、停止時間がその割合だけ増
大するのみであり、本質的な問題は変わらない。
【０００７】また、図６に示す時間スケジューリング方
式では、スイッチの入力間において、全ての出力に対す
る出力セルの調停が必要であり、また、スループットを
低下させないためには、調停をスイッチのスループット
に匹敵する速度で行う事が必須となり、処理が困難であ
った。スケジューリングを行うためには、各々の入力側
バッファのセル蓄積量を元にスケジューリングする必要
があり、また、全入力側バッファ間の調停を行うため集
中型の制御回路が必要である。これは、出力セル調停回
路がＡＴＭスイッチのスループットと同一の速度で調停
を行うことを意味しており、実現が困難である。
【０００８】それ故に本発明の課題は、上述した各種の
問題に鑑み、入力側バッファの速度及び出力側バッファ
の速度に対応したスループットでの制御が可能なＡＴＭ
スイッチ制御方式を提供することにある。
【０００９】本発明の他の課題は、ＡＴＭスイッチ制御
方式を備えたＡＴＭネットワークを提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明によれば、入力側
バッファと出力側バッファとの間に備えたＡＴＭスイッ
チを制御するＡＴＭスイッチ制御方式において、前記出
力側バッファの使用状況を監視しバッファ使用量を表す
使用量信号を生成するバッファ使用状態監視回路と、前
記入力側バッファから前記ＡＴＭスイッチに供給される
出力セルを前記使用量信号に応じて調停する出力セル制
御回路とを有することを特徴とするＡＴＭスイッチ制御
方式が得られる。
【００１１】前記出力セル制御回路は、前記使用量信号
にしたがって前記バッファ使用量の増減を検出して前記
出力セルの数を制限するものであるとよい。
【００１２】前記出力セル制御回路は、前記バッファ使
用量が増加したときには前記出力セルの数を減じ、前記
バッファ使用量が減少したときには前記出力セルの数を
増やすものであるとよい。
【００１３】前記入力側バッファは前記出力側バッファ
に対応したＦＩＦＯを有しており、前記出力セル制御回
路は、前記ＦＩＦＯの出力のセル数を制限するトラフィ
ックシェービング回路を有し、前記トラフィックシェー
ビング回路の出力速度を前記使用量信号に基づいて制御
するものであるとよい。
【００１４】また本発明によれば、上述したＡＴＭスイ
ッチ制御方式を備えたＡＴＭネットワークが得られる。
【００１５】
【発明の実施の形態】まず図１を参照して、本発明の一
実施例によるＡＴＭスイッチ制御方式を説明する。
【００１６】ＡＴＭスイッチ３の前段にスイッチでの輻
輳を回避するためセルを一時蓄積する入力側バッファ１
と、後段に回線レートで出力を行うため一時蓄積を行う
出力側バッファ２とを備えている。さらに出力側バッフ
ァ２のバッファ状態を監視し、出力側バッファ２の使用
量を表す使用量信号を生成するバッファ使用状態監視回
路１１と、入力側バッファ１から該当する出力側バッフ
ァ２へ出力するセルの流量を使用料信号に応じて調整す
る出力セル制御回路１２とを有している。この結果、従
来はＯＮ／ＯＦＦ制御で行われていた入力側バッファ１
と出力側バッファ２との間のトラフィック制御をバッフ
ァの使用状態をもとに行うことが可能となり、スイッチ
としてのバースト耐力、輻輳耐力の向上が可能となる。
【００１７】次に図２を参照して、本発明の他の実施例
によるＡＴＭスイッチ制御方式を説明する。同様な部分
には同じ符号を付して説明を省略する。
【００１８】バッファ使用状態監視回路１１は、出力側
バッファ２に各々配備され、また、出力セル制御回路１
２についても入力側バッファ１に各々配備される。出力
側バッファ２の使用状態はバッファ使用状況監視回路１
１により検出され、出力セル制御回路１２に通知され
る。出力セル制御回路１２は、その情報をもとに該当出
力側バッファ２への出力セル数を制限する。ここでは、
出力の停止は行わず、バッファ使用量が増えてきた場合
は出力セル数を減らし、また、バッファ使用量が減った
場合には出力セル数を増やす処置を行うものである。
【００１９】また図３のように構成することもできる。
この例では、入力側バッファ１は出力側バッファ２に対
応したＦＩＦＯを有している。それぞれのＦＩＦＯ出力
には、出力のセル数を制限するトラフィックシェーピン
グ回路１３が接続されている。こうしてトラフィックシ
ェーピング回路１３の出力速度をバッファ使用状況監視
回路１１の出力である使用量信号に基づき制御する。な
お１４はＡＴＭセルをスイッチングするための多重バ
ス、１５はトラフィックシェーパ出力のＡＴＭセルを多
重するＭＵＸである。
【００２０】
【発明の効果】以上説明したように、本発明により、Ｒ
ＮＲもしくはＢＰ制御によるＯＮ／ＯＦＦ型の制御によ
るスループットの低下を伴わないＡＴＭスイッチの制御
が可能となり、また、スケジューリング方式の様に集中
型の制御回路を有しないため、それぞれの制御回路は入
力側バッファ速度、及び、出力側バッファ速度に対応し
たスループットでの制御が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＡＴＭスイッチ制御方
式を説明するための構成図である。
【図２】本発明の他の実施例によるＡＴＭスイッチ制御
方式を説明するための構成図である。
【図３】本発明のさらに他の実施例によるＡＴＭスイッ
チ制御方式を説明するための構成図である。
【図４】ＲＮＲ／ＢＰ制御による従来技術の構成図であ
る。
【図５】図４の説明図である。
【図６】スケジューリング方式による従来技術の説明図
である。
【符号の説明】
１ 入力側バッファ ２ 出力側バッファ ３ ＡＴＭスイッチ ４ バッファしきい値監視回路 ５ 出力セル停止回路 ６ 入力セルハイウェイ ７ 出力セルハイウェイ ８ 出力セル調停回路 ９ 出力セル制御回路 １１ バッファ使用状態監視回路 １２ 出力セル制御回路 １３ トラフィックシェーピング回路 １４ ＡＴＭセルをスイッチングするための多重バス １５ トラフィックシェーパ出力のＡＴＭセルを多重す
るＭＵＸ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 入力側バッファと出力側バッファとの間
    に備えたＡＴＭスイッチを制御するＡＴＭスイッチ制御
    方式において、前記出力側バッファの使用状況を監視し
    バッファ使用量を表す使用量信号を生成するバッファ使
    用状態監視回路と、前記入力側バッファから前記ＡＴＭ
    スイッチに供給される出力セルを前記使用量信号に応じ
    て調停する出力セル制御回路とを有することを特徴とす
    るＡＴＭスイッチ制御方式。
  2. 【請求項２】 前記出力セル制御回路は、前記使用量信
    号にしたがって前記バッファ使用量の増減を検出して前
    記出力セルの数を制限するものである請求項１記載のＡ
    ＴＭスイッチ制御方式。
  3. 【請求項３】 前記出力セル制御回路は、前記バッファ
    使用量が増加したときには前記出力セルの数を減じ、前
    記バッファ使用量が減少したときには前記出力セルの数
    を増やすものである請求項２記載のＡＴＭスイッチ制御
    方式。
  4. 【請求項４】 前記入力側バッファは前記出力側バッフ
    ァに対応したＦＩＦＯを有しており、前記出力セル制御
    回路は、前記ＦＩＦＯの出力のセル数を制限するトラフ
    ィックシェービング回路を有し、前記トラフィックシェ
    ービング回路の出力速度を前記使用量信号に基づいて制
    御するものである請求項１記載のＡＴＭスイッチ制御方
    式。
  5. 【請求項５】 請求項１−４記載のＡＴＭスイッチ制御
    方式を備えたＡＴＭネットワーク。
JP18911496A 1996-07-18 1996-07-18 Ａｔｍスイッチ制御方式 Pending JPH1032585A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18911496A JPH1032585A (ja) 1996-07-18 1996-07-18 Ａｔｍスイッチ制御方式
US08/896,025 US6144635A (en) 1996-07-18 1997-07-17 Asynchronous transfer mode exchange system
AU28725/97A AU714242B2 (en) 1996-07-18 1997-07-17 Asynchronous transfer mode exchange system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18911496A JPH1032585A (ja) 1996-07-18 1996-07-18 Ａｔｍスイッチ制御方式

Publications (1)

Publication Number Publication Date
JPH1032585A true JPH1032585A (ja) 1998-02-03

Family

ID=16235622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18911496A Pending JPH1032585A (ja) 1996-07-18 1996-07-18 Ａｔｍスイッチ制御方式

Country Status (3)

Country Link
US (1) US6144635A (ja)
JP (1) JPH1032585A (ja)
AU (1) AU714242B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6999457B2 (en) 2000-03-29 2006-02-14 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
WO2016062024A1 (zh) * 2014-10-22 2016-04-28 深圳市中兴微电子技术有限公司 一种链路控制方法及装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442172B1 (en) * 1996-07-11 2002-08-27 Alcatel Internetworking, Inc. Input buffering and queue status-based output control for a digital traffic switch
JP3743521B2 (ja) * 1997-10-30 2006-02-08 株式会社エヌ・ティ・ティ・ドコモ パケット通信網
US6563837B2 (en) * 1998-02-10 2003-05-13 Enterasys Networks, Inc. Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size
US6865154B1 (en) 1998-01-12 2005-03-08 Enterasys Networks, Inc. Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms
JP3111993B2 (ja) * 1998-07-14 2000-11-27 日本電気株式会社 ノード装置
JP3866425B2 (ja) * 1998-11-12 2007-01-10 株式会社日立コミュニケーションテクノロジー パケットスイッチ
US6646985B1 (en) * 1999-06-03 2003-11-11 Fujitsu Network Communications, Inc. Congestion control mechanism in a network access device
US6501757B1 (en) * 2000-02-29 2002-12-31 Centre For Development Of Telematics ATM switch
US6813274B1 (en) * 2000-03-21 2004-11-02 Cisco Technology, Inc. Network switch and method for data switching using a crossbar switch fabric with output port groups operating concurrently and independently
US20020018474A1 (en) * 2000-06-01 2002-02-14 Seabridge Ltd. Efficient packet transmission over ATM
US7161938B1 (en) * 2000-07-26 2007-01-09 Infineon Technologies North America Corp. Network switch
US6993035B2 (en) * 2000-12-07 2006-01-31 International Business Machines Corporation System for routing data packets through a crossbar switch in expansion mode
US6965602B2 (en) 2001-01-12 2005-11-15 Peta Switch Solutions, Inc. Switch fabric capable of aggregating multiple chips and links for high bandwidth operation
US20020131412A1 (en) * 2001-01-12 2002-09-19 Dipak Shah Switch fabric with efficient spatial multicast
US7230917B1 (en) * 2001-02-22 2007-06-12 Cisco Technology, Inc. Apparatus and technique for conveying per-channel flow control information to a forwarding engine of an intermediate network node
US20030021230A1 (en) * 2001-03-09 2003-01-30 Petaswitch Solutions, Inc. Switch fabric with bandwidth efficient flow control
FR2823056B1 (fr) * 2001-04-03 2003-08-08 Sagem Procede et dispositif de transmission de donnees numeriques
US7058070B2 (en) * 2001-05-01 2006-06-06 Integrated Device Technology, Inc. Back pressure control system for network switch port
FR2825546A1 (fr) * 2001-06-01 2002-12-06 Jean Pierre Daniel An Gauthier Systeme de commutation de flux a debit garanti au travers d'une matrice
US7260104B2 (en) * 2001-12-19 2007-08-21 Computer Network Technology Corporation Deferred queuing in a buffered switch
CA2365688A1 (en) * 2001-12-19 2003-06-19 Alcatel Canada Inc. System and method for providing gaps at ingress to a network element
US6956861B2 (en) * 2002-04-16 2005-10-18 Interactics Holdings, Llc Controlled shared memory smart switch system
US7796517B2 (en) * 2004-06-28 2010-09-14 Minghua Chen Optimization of streaming data throughput in unreliable networks
US7539133B2 (en) * 2006-03-23 2009-05-26 Alcatel-Lucent Usa Inc. Method and apparatus for preventing congestion in load-balancing networks
JP6075121B2 (ja) * 2013-03-04 2017-02-08 富士通株式会社 ネットワーク監視システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857446B2 (ja) * 1990-02-05 1999-02-17 富士通株式会社 Ａｔｍ交換機
AU675302B2 (en) * 1993-05-20 1997-01-30 Nec Corporation Output-buffer switch for asynchronous transfer mode
JP2621778B2 (ja) * 1993-12-21 1997-06-18 日本電気株式会社 パケットスイッチ
JP2655481B2 (ja) * 1994-04-28 1997-09-17 日本電気株式会社 出力バッファ型ａｔｍスイッチにおける優先制御方法
EP0692893B1 (de) * 1994-07-12 2000-03-01 Ascom AG Vorrichtung zur Vermittlung in digitalen Datennetzen für asynchronen Transfermodus
EP0706297A1 (en) * 1994-10-07 1996-04-10 International Business Machines Corporation Method for operating traffic congestion control in a data communication network and system for implementing said method
JP3606941B2 (ja) * 1995-03-23 2005-01-05 株式会社東芝 フロー制御装置及びフロー制御方法
JPH08288965A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd スイッチングシステム
US5872769A (en) * 1995-07-19 1999-02-16 Fujitsu Network Communications, Inc. Linked list structures for multiple levels of control in an ATM switch
JP3075163B2 (ja) * 1996-01-10 2000-08-07 日本電気株式会社 マルチポートフレーム交換方式
US5905711A (en) * 1996-03-28 1999-05-18 Lucent Technologies Inc. Method and apparatus for controlling data transfer rates using marking threshold in asynchronous transfer mode networks
US5768257A (en) * 1996-07-11 1998-06-16 Xylan Corporation Input buffering/output control for a digital traffic switch

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6999457B2 (en) 2000-03-29 2006-02-14 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
US7787467B2 (en) 2000-03-29 2010-08-31 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
US8320379B2 (en) 2000-03-29 2012-11-27 Juniper Networks, Inc. Arbiter circuit and method of carrying out arbitration
WO2016062024A1 (zh) * 2014-10-22 2016-04-28 深圳市中兴微电子技术有限公司 一种链路控制方法及装置
US10250506B2 (en) 2014-10-22 2019-04-02 Sanechips Technology Co. Ltd. Link control method and apparatus

Also Published As

Publication number Publication date
AU2872597A (en) 1998-01-29
AU714242B2 (en) 1999-12-23
US6144635A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
JPH1032585A (ja) Ａｔｍスイッチ制御方式
US7599772B2 (en) Automotive switch fabric with improved resource reservation
JP3227341B2 (ja) パケット交換ネットワーク内での背圧トラフィックを調整する方法
Charara et al. Methods for bounding end-to-end delays on an AFDX network
JPH1023012A (ja) 送出トラヒック制御装置
KR20040080367A (ko) 이더넷 기반의 네트워크에서 서비스 클래스별 트래픽의스위칭 제어 방법 및 그 스위칭 장치
EP2085847B1 (en) Servo motor control system
US7342881B2 (en) Backpressure history mechanism in flow control
WO2001074701A1 (fr) Dispositif de communication pour elevateur
JP2001036532A (ja) Ａｔｍ交換装置及びセルバッファ使用率監視方法
US8738825B1 (en) Switch low power state in a blade server system
JPH07283817A (ja) Ａｔｍ−ｌａｎノード間フロー制御方法
JPH10276224A (ja) スイッチングハブ
JP2019004532A (ja) 情報伝送システム及び機器制御方法
Do et al. Analysis of Time Sensitive Networking (TSN) based Control Traffic Merger Methods for Automotive Network
JP2003069636A (ja) 情報処理装置
CN117376374A (zh) 车载以太网架构及车辆
KR970056319A (ko) 비동기 전송모드(atm)망에서 씨비알(cbr) 트래픽의 셀지연변이 제한을 위한 다중화장치 및 다중화방법
JP2003188841A (ja) デジタルデータ多重装置
EP1730905B1 (en) A method of minimising dead time of a path set-up and tear-down process in a centrally controlled network
JPH09261247A (ja) Ａｔｍ交換システムにおけるトラヒック制御方式
JPH06177913A (ja) パケット交換機
JP2000013405A (ja) Ａｔｍスイッチ
JP2020174327A (ja) 通信装置
JP2001036535A (ja) Ａｔｍ通信システムにおけるトラフィックシェーピング装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010418