JPH09191016A - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH09191016A JPH09191016A JP192196A JP192196A JPH09191016A JP H09191016 A JPH09191016 A JP H09191016A JP 192196 A JP192196 A JP 192196A JP 192196 A JP192196 A JP 192196A JP H09191016 A JPH09191016 A JP H09191016A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- mask
- pattern
- active portion
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】素子面積の縮小に際して耐圧が低下せず、電流
増幅率が均一で、しかも製造の容易なバイポーラトラン
ジスタを提供する。 【解決手段】窒化膜パターン５ａとレジストパターン６
ｂをマスクとしたほう素イオン１３の注入および酸化性
雰囲気値中での熱処理により、拡散深さの深いｐベース
領域の保護部８と選択酸化膜７を形成した後、窒化膜パ
ターン５ａを除去し、選択酸化膜７とレジストパターン
６ｂをマスクとしたほう素イオン１３の注入および熱処
理により、保護部８の内側に保護部８より拡散深さの浅
い活性部９を形成する。
増幅率が均一で、しかも製造の容易なバイポーラトラン
ジスタを提供する。 【解決手段】窒化膜パターン５ａとレジストパターン６
ｂをマスクとしたほう素イオン１３の注入および酸化性
雰囲気値中での熱処理により、拡散深さの深いｐベース
領域の保護部８と選択酸化膜７を形成した後、窒化膜パ
ターン５ａを除去し、選択酸化膜７とレジストパターン
６ｂをマスクとしたほう素イオン１３の注入および熱処
理により、保護部８の内側に保護部８より拡散深さの浅
い活性部９を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタ、特に拡散深さの異なるベース領域をもつバイポ
ーラトランジスタおよびその製造方法に関する。
ジスタ、特に拡散深さの異なるベース領域をもつバイポ
ーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】集積回路に集積された従来の最も一般的
なプレーナ型のｎｐｎトランジスタの断面図を図５に示
す。図５において、ｐサブストレート４１ａの表面層に
ｎ+ 埋め込み層４２ａを形成した上に、ｎエピタキシャ
ル層４３ａを成長させたシリコンウェハを用い、表面か
らｐサブストレート４１ａに達するｐ+ 分離領域４４ａ
を形成して、ｎエピタキシャル層４３ａのｎｐｎトラン
ジスタ部分を分離した後、その表面層に、ｐベース領域
４９ａ、ｎエミッタ領域５０ａ等の拡散領域を形成して
拡散構造が作製されている。その後、熱酸化膜や、減圧
ＣＶＤ等により、フィールド酸化膜５１ａを形成し、ア
ルミニウム等により電極５２ａを形成してｎｐｎトラン
ジスタを含んだ集積回路としていた。図示していない
が、電極５２ａの上にはプラズマＣＶＤ膜等の表面保護
膜が形成されることが多い。
なプレーナ型のｎｐｎトランジスタの断面図を図５に示
す。図５において、ｐサブストレート４１ａの表面層に
ｎ+ 埋め込み層４２ａを形成した上に、ｎエピタキシャ
ル層４３ａを成長させたシリコンウェハを用い、表面か
らｐサブストレート４１ａに達するｐ+ 分離領域４４ａ
を形成して、ｎエピタキシャル層４３ａのｎｐｎトラン
ジスタ部分を分離した後、その表面層に、ｐベース領域
４９ａ、ｎエミッタ領域５０ａ等の拡散領域を形成して
拡散構造が作製されている。その後、熱酸化膜や、減圧
ＣＶＤ等により、フィールド酸化膜５１ａを形成し、ア
ルミニウム等により電極５２ａを形成してｎｐｎトラン
ジスタを含んだ集積回路としていた。図示していない
が、電極５２ａの上にはプラズマＣＶＤ膜等の表面保護
膜が形成されることが多い。
【０００３】図５に示したｎｐｎトランジスタの構造で
は、素子面積を縮小しようとした場合に、以下のような
問題があった。すなわち、素子面積を縮小しようとした
場合、ｐベース領域４９ａの拡散深さを浅くすることが
必要になる。その結果、ｐベース領域４９ａの曲率部の
曲率半径が小さくなるために、トランジスタのコレクタ
−エミッタ間耐圧が低下し、素子の保証電圧が低下して
しまう。
は、素子面積を縮小しようとした場合に、以下のような
問題があった。すなわち、素子面積を縮小しようとした
場合、ｐベース領域４９ａの拡散深さを浅くすることが
必要になる。その結果、ｐベース領域４９ａの曲率部の
曲率半径が小さくなるために、トランジスタのコレクタ
−エミッタ間耐圧が低下し、素子の保証電圧が低下して
しまう。
【０００４】図６は、その対策を施した高耐圧ｎｐｎト
ランジスタの断面図を示す。このｎｐｎトランジスタで
は、ｐベース領域が、活性部４９ｂと、その周囲の活性
部４９ｂより拡散深さの深い保護部４８ｂとの二つの拡
散領域で構成されている。活性部４９ｂは拡散深さが浅
く、その表面層にｎエミッタ領域５０ｂが形成されてい
る。このトランジスタでは、ｐベース領域の活性部４９
ｂの拡散深さを浅くしても、拡散深さの深い保護部４８
ｂがあるため、トランジスタのコレクタ−エミッタ間耐
圧は低下しない。しかも、ｎｐｎトランジスタの電流増
幅率を均一にすることができる。
ランジスタの断面図を示す。このｎｐｎトランジスタで
は、ｐベース領域が、活性部４９ｂと、その周囲の活性
部４９ｂより拡散深さの深い保護部４８ｂとの二つの拡
散領域で構成されている。活性部４９ｂは拡散深さが浅
く、その表面層にｎエミッタ領域５０ｂが形成されてい
る。このトランジスタでは、ｐベース領域の活性部４９
ｂの拡散深さを浅くしても、拡散深さの深い保護部４８
ｂがあるため、トランジスタのコレクタ−エミッタ間耐
圧は低下しない。しかも、ｎｐｎトランジスタの電流増
幅率を均一にすることができる。
【０００５】
【発明が解決しようとする課題】しかし、図６のトラン
ジスタの場合は、ｐベース領域の活性部４９ｂと保護部
４８ｂとのマスク合わせ精度が極めて重要である。図７
にマスク合わせ精度が悪かった場合の断面図を示す。こ
のような場合、折角拡散深さの深い保護部４８ｂを形成
しているにも拘わらず、耐圧が低下してしまい、或いは
電流増幅率が不均一なため、電流集中をおこすことがあ
る。
ジスタの場合は、ｐベース領域の活性部４９ｂと保護部
４８ｂとのマスク合わせ精度が極めて重要である。図７
にマスク合わせ精度が悪かった場合の断面図を示す。こ
のような場合、折角拡散深さの深い保護部４８ｂを形成
しているにも拘わらず、耐圧が低下してしまい、或いは
電流増幅率が不均一なため、電流集中をおこすことがあ
る。
【０００６】従って、マスク合わせ精度を確保するため
のマージンを必要とし、微細化に適していない。以上の
問題に鑑みて本発明の目的は、耐圧が低下せず、電流増
幅率が均一でしかも微細化に適した構造のバイポーラト
ランジスタおよびその製造方法を提供することにある。
のマージンを必要とし、微細化に適していない。以上の
問題に鑑みて本発明の目的は、耐圧が低下せず、電流増
幅率が均一でしかも微細化に適した構造のバイポーラト
ランジスタおよびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題解決のため本発
明は、第一導電型ベース領域が、その表面層の一部に第
二導電型エミッタ領域が形成された拡散深さの浅い活性
部と、活性部より拡散深さの深い保護部とからなるバイ
ポーラトランジスタにおいて、保護部の表面に端をも
ち、活性部の反対側に延び、シリコン基板との界面が活
性部表面より下側にある選択酸化膜を有するものとす
る。
明は、第一導電型ベース領域が、その表面層の一部に第
二導電型エミッタ領域が形成された拡散深さの浅い活性
部と、活性部より拡散深さの深い保護部とからなるバイ
ポーラトランジスタにおいて、保護部の表面に端をも
ち、活性部の反対側に延び、シリコン基板との界面が活
性部表面より下側にある選択酸化膜を有するものとす
る。
【０００８】そのようにすれば、選択酸化膜の膜厚を厚
くする必要はなく、また、セルフアライン方法で活性部
と、保護部を形成するため、マスクアライメントのマー
ジンを取る必要がない。特に、保護部が活性部を囲んで
いることがよい。そのようにすれば、活性部の拡散深さ
を浅くできる。
くする必要はなく、また、セルフアライン方法で活性部
と、保護部を形成するため、マスクアライメントのマー
ジンを取る必要がない。特に、保護部が活性部を囲んで
いることがよい。そのようにすれば、活性部の拡散深さ
を浅くできる。
【０００９】そして、本発明にかかるバイポーラトラン
ジスタの製造方法としては、半導体基板表面に難酸化性
皮膜のパターンを形成する工程と、難酸化性皮膜のパタ
ーンとフォトレジストパターンとをマスクにして第一導
電型不純物を導入する工程と、酸化性の雰囲気中で高温
処理してベース領域の保護部を形成しかつ選択酸化膜を
形成する工程と、難酸化性皮膜のパターンを除去する工
程と、選択酸化膜をマスクの一部として第一導電型不純
物を導入する工程と、高温処理してベース領域の活性部
を形成する工程と、フォトレジストパターンとをマスク
にして第二導電型不純物を導入する工程と、高温処理し
てエミッタ領域を形成する工程とを含むものとする。
ジスタの製造方法としては、半導体基板表面に難酸化性
皮膜のパターンを形成する工程と、難酸化性皮膜のパタ
ーンとフォトレジストパターンとをマスクにして第一導
電型不純物を導入する工程と、酸化性の雰囲気中で高温
処理してベース領域の保護部を形成しかつ選択酸化膜を
形成する工程と、難酸化性皮膜のパターンを除去する工
程と、選択酸化膜をマスクの一部として第一導電型不純
物を導入する工程と、高温処理してベース領域の活性部
を形成する工程と、フォトレジストパターンとをマスク
にして第二導電型不純物を導入する工程と、高温処理し
てエミッタ領域を形成する工程とを含むものとする。
【００１０】そのようにすれば、活性部と、保護部との
セルフアライン方法による形成が容易にできる。
セルフアライン方法による形成が容易にできる。
【００１１】
【発明の実施の形態】図１（ａ）ないし（ｃ）および図
２（ａ）ないし（ｃ）に本発明にかかるｎｐｎトランジ
スタの製造方法を工程順の断面図で示す。従来技術と同
様に、ｐサブストレート１の表面層にｎ+ 埋め込み拡散
層２を形成し、その上にｎエピタキシャル層３を体積し
たウェハを用いる。ｎエピタキシャル層３の表面からｐ
サブストレート１に達するｐ+ 分離領域４を形成する。
そして、図示していないが、薄いシリコン酸化膜を介し
て減圧ＣＶＤ法によりシリコン窒化膜５を膜付けし、そ
の上に、フォトレジストを塗布し、選択酸化用のレジス
トパターン６ａを形成する〔図１（ａ）〕。
２（ａ）ないし（ｃ）に本発明にかかるｎｐｎトランジ
スタの製造方法を工程順の断面図で示す。従来技術と同
様に、ｐサブストレート１の表面層にｎ+ 埋め込み拡散
層２を形成し、その上にｎエピタキシャル層３を体積し
たウェハを用いる。ｎエピタキシャル層３の表面からｐ
サブストレート１に達するｐ+ 分離領域４を形成する。
そして、図示していないが、薄いシリコン酸化膜を介し
て減圧ＣＶＤ法によりシリコン窒化膜５を膜付けし、そ
の上に、フォトレジストを塗布し、選択酸化用のレジス
トパターン６ａを形成する〔図１（ａ）〕。
【００１２】次に、選択酸化用のレジストパターン６ａ
を用いて、シリコン窒化膜パターン５ａを形成し、その
上にベース拡散用レジストパターン６ｂを形成する。こ
の状態で、シリコン窒化膜パターン５ａとベース拡散用
レジストパターン６ｂの双方が無い部分に、イオン注入
法によりｐ型不純物であるほう素イオン１３を導入する
〔同図（ｂ）〕。
を用いて、シリコン窒化膜パターン５ａを形成し、その
上にベース拡散用レジストパターン６ｂを形成する。こ
の状態で、シリコン窒化膜パターン５ａとベース拡散用
レジストパターン６ｂの双方が無い部分に、イオン注入
法によりｐ型不純物であるほう素イオン１３を導入する
〔同図（ｂ）〕。
【００１３】次に、酸化性雰囲気中で高温熱処理する
と、シリコン窒化膜パターン５ａの無い部分に選択酸化
膜７が形成され、同時にその熱処理により、ｐベース領
域の保護部８が形成される。そして、再度ベース拡散用
のレジストパターン６ｃを形成し、イオン注入法により
ｐ型不純物であるほう素イオン１３をを注入する〔同図
（ｃ）〕。このとき、レジストパターン６ｃは、端が選
択酸化膜７より外側になるようにする。図１（ｂ）にお
いてレジストパターン６ｂを形成する際に使用したマス
クと同じマスクを使用することもできる。
と、シリコン窒化膜パターン５ａの無い部分に選択酸化
膜７が形成され、同時にその熱処理により、ｐベース領
域の保護部８が形成される。そして、再度ベース拡散用
のレジストパターン６ｃを形成し、イオン注入法により
ｐ型不純物であるほう素イオン１３をを注入する〔同図
（ｃ）〕。このとき、レジストパターン６ｃは、端が選
択酸化膜７より外側になるようにする。図１（ｂ）にお
いてレジストパターン６ｂを形成する際に使用したマス
クと同じマスクを使用することもできる。
【００１４】次に、熱処理により、ｐベース領域の活性
部９を形成する。そして、エミッタ拡散用のレジストパ
ターン６ｄを形成し、イオン注入により、ｎ型不純物で
ある燐イオン１４を注入する〔図２（ａ）〕。次に、熱
処理により、ｎエミッタ領域１０が形成され、同時にｎ
コレクタ領域１５が形成される。さらにその上に減圧Ｃ
ＶＤ法によりフィールド酸化膜１１を形成する〔同図
（ｂ）〕。
部９を形成する。そして、エミッタ拡散用のレジストパ
ターン６ｄを形成し、イオン注入により、ｎ型不純物で
ある燐イオン１４を注入する〔図２（ａ）〕。次に、熱
処理により、ｎエミッタ領域１０が形成され、同時にｎ
コレクタ領域１５が形成される。さらにその上に減圧Ｃ
ＶＤ法によりフィールド酸化膜１１を形成する〔同図
（ｂ）〕。
【００１５】フィールド酸化膜１１に電極用の窓あけを
した後、アルミニウム合金のスパッタ蒸着およびパター
ニングにより、金属配線や電極１２を形成する〔同図
（ｃ）〕。その後、プラスマＣＶＤ法により、シリコン
窒化膜等の表面保護膜を堆積し、完成させる。このよう
な製造方法により、ｐベース領域の活性部９と保護部８
とを選択酸化膜用のシリコン窒化膜５ａを用いて、セル
フアライン方式で形成すれば、活性部９と保護部８とが
ずれて形成されることがない。従って、耐圧が低下せ
ず、電流増幅率が均一なバイポーラトランジスタとする
ことができる。
した後、アルミニウム合金のスパッタ蒸着およびパター
ニングにより、金属配線や電極１２を形成する〔同図
（ｃ）〕。その後、プラスマＣＶＤ法により、シリコン
窒化膜等の表面保護膜を堆積し、完成させる。このよう
な製造方法により、ｐベース領域の活性部９と保護部８
とを選択酸化膜用のシリコン窒化膜５ａを用いて、セル
フアライン方式で形成すれば、活性部９と保護部８とが
ずれて形成されることがない。従って、耐圧が低下せ
ず、電流増幅率が均一なバイポーラトランジスタとする
ことができる。
【００１６】また、保護部８と他の拡散層とのマスクア
ライメント・マージンが小さくできるので、面積を小さ
くすることができる。更に、保護部８と活性部９を形成
するためのレジストパターン用のフォトマスクは共用す
れば、フォトマスクの数が少なくて済むことになる。図
３（ａ）〜（ｃ）および図４（ａ）〜（ｃ）は本発明の
異なる実施例のｎｐｎトランジスタの工程順の断面図で
ある。 概ね、図１（ａ）〜（ｃ）および図２（ａ）〜
（ｃ）の工程と同じであるが、構造が少し違っている。
ライメント・マージンが小さくできるので、面積を小さ
くすることができる。更に、保護部８と活性部９を形成
するためのレジストパターン用のフォトマスクは共用す
れば、フォトマスクの数が少なくて済むことになる。図
３（ａ）〜（ｃ）および図４（ａ）〜（ｃ）は本発明の
異なる実施例のｎｐｎトランジスタの工程順の断面図で
ある。 概ね、図１（ａ）〜（ｃ）および図２（ａ）〜
（ｃ）の工程と同じであるが、構造が少し違っている。
【００１７】シリコン窒化膜２５を形成し、フォトレジ
スト２６ａでパターニングする。このとき、ｐベース領
域の第三部分として、コンタクト部のためのレジストパ
ターンも形成する〔図３（ａ）〕。形成された窒化膜パ
ターン２５ａと新たに形成したレジストパターン２６ｂ
をマスクにして、ほう素イオン３３を注入するのは図１
の実施例と同じである〔同図（ｂ）〕。
スト２６ａでパターニングする。このとき、ｐベース領
域の第三部分として、コンタクト部のためのレジストパ
ターンも形成する〔図３（ａ）〕。形成された窒化膜パ
ターン２５ａと新たに形成したレジストパターン２６ｂ
をマスクにして、ほう素イオン３３を注入するのは図１
の実施例と同じである〔同図（ｂ）〕。
【００１８】酸化性雰囲気中での熱処理により、注入さ
れたほう素イオンを深く拡散させてｐベース領域の保護
部２８を形成し、同時に選択酸化膜２７を形成する。再
び、レジストパターン２６ｃを形成して、ほう素イオン
３３を注入する〔同図（ｃ）〕。このとき、レジストパ
ターン２６ｃは、端が選択酸化膜２７より外側になるよ
うにする。図３（ｂ）においてレジストパターン２６ｂ
を形成する際に使用したマスクと同じマスクを使用する
こともできる。また、ｐベース領域のコンタクト部と活
性部とを分けて行い、それぞれの不純物濃度をかえても
良い。
れたほう素イオンを深く拡散させてｐベース領域の保護
部２８を形成し、同時に選択酸化膜２７を形成する。再
び、レジストパターン２６ｃを形成して、ほう素イオン
３３を注入する〔同図（ｃ）〕。このとき、レジストパ
ターン２６ｃは、端が選択酸化膜２７より外側になるよ
うにする。図３（ｂ）においてレジストパターン２６ｂ
を形成する際に使用したマスクと同じマスクを使用する
こともできる。また、ｐベース領域のコンタクト部と活
性部とを分けて行い、それぞれの不純物濃度をかえても
良い。
【００１９】熱処理をして、拡散させ、ｐベース領域の
活性部２９とコンタクト部３６を形成する。レジストパ
ターン２６ｄを形成して、燐イオン３４を注入する〔図
４（ａ）〕。次に、熱処理により、ｎエミッタ領域３０
を形成し、同時にｎコレクタ領域３５を形成する。さら
にその上に減圧ＣＶＤ法によりシリコン酸化膜のフィー
ルド酸化膜３１を形成する〔同図（ｂ）〕。
活性部２９とコンタクト部３６を形成する。レジストパ
ターン２６ｄを形成して、燐イオン３４を注入する〔図
４（ａ）〕。次に、熱処理により、ｎエミッタ領域３０
を形成し、同時にｎコレクタ領域３５を形成する。さら
にその上に減圧ＣＶＤ法によりシリコン酸化膜のフィー
ルド酸化膜３１を形成する〔同図（ｂ）〕。
【００２０】フィールド酸化膜３１に電極用の窓あけを
した後、アルミニウム合金のスパッタ蒸着およびパター
ニングにより、金属配線や電極３２を形成する〔同図
（ｃ）〕。その後、プラスマＣＶＤ法により、シリコン
窒化膜等の表面保護膜を堆積し、完成させる。この場合
も先の実施例と同様に、耐圧低下の無い、電流増幅率が
均一なバイポーラトランジスタとすることができる。
した後、アルミニウム合金のスパッタ蒸着およびパター
ニングにより、金属配線や電極３２を形成する〔同図
（ｃ）〕。その後、プラスマＣＶＤ法により、シリコン
窒化膜等の表面保護膜を堆積し、完成させる。この場合
も先の実施例と同様に、耐圧低下の無い、電流増幅率が
均一なバイポーラトランジスタとすることができる。
【００２１】更に、先の実施例と異なる点は、ベース拡
散層のコンタクト部とエミッタ拡散層との間にも選択酸
化膜を形成している点であり、この結果、図４のｐベー
ス領域のコンタクト部３６の表面の不純物濃度が高くで
きるので、コンタクト抵抗を小さくすることができる。
散層のコンタクト部とエミッタ拡散層との間にも選択酸
化膜を形成している点であり、この結果、図４のｐベー
ス領域のコンタクト部３６の表面の不純物濃度が高くで
きるので、コンタクト抵抗を小さくすることができる。
【００２２】
【発明の効果】以上説明したように本発明は、難酸化性
の皮膜を利用した選択酸化膜の形成により、ベース領域
の活性部と保護部とをセルフアラインで形成して、高耐
圧でかつ素子面積の小さいバイポーラトランジスタを提
供することができる。しかもマスク合わせの精度が緩和
されるので、微細化にてきした構造といえる。ベース領
域の活性部と保護部とを形成するためのフォトマスクを
共用すれば、マスク使用数を増やすことなく製造でき
る。
の皮膜を利用した選択酸化膜の形成により、ベース領域
の活性部と保護部とをセルフアラインで形成して、高耐
圧でかつ素子面積の小さいバイポーラトランジスタを提
供することができる。しかもマスク合わせの精度が緩和
されるので、微細化にてきした構造といえる。ベース領
域の活性部と保護部とを形成するためのフォトマスクを
共用すれば、マスク使用数を増やすことなく製造でき
る。
【図１】（ａ）〜（ｃ）は本発明に係るｎｐｎトランジ
スタの製造方法を説明する工程順断面図
スタの製造方法を説明する工程順断面図
【図２】（ａ）〜（ｃ）は図１（ｃ）に続く本発明に係
るｎｐｎトランジスタの製造方法を説明する工程順断面
図
るｎｐｎトランジスタの製造方法を説明する工程順断面
図
【図３】（ａ）〜（ｃ）は本発明にかかる別のｎｐｎト
ランジスタの製造方法を説明する工程順断面図
ランジスタの製造方法を説明する工程順断面図
【図４】（ａ）〜（ｃ）は図３（ｃ）に続く本発明に係
るｎｐｎトランジスタの製造方法を説明する工程順断面
図
るｎｐｎトランジスタの製造方法を説明する工程順断面
図
【図５】従来技術の断面図
【図６】不活性ベース拡散層を利用した従来技術の断面
図
図
【図７】不活性ベース拡散層を利用した従来技術の断面
図
図
１、２１、４１ａ ｐサブストレート ２、２２、４２ａ ｎ+ 埋め込み層 ３、２３、４３ａ ｎエピタキシャル層 ４、２４、４４ａ ｐ+ 分離領域 ５、２５ シリコン窒化膜 ５ａ、２５ａ シリコン窒化膜パターン ６ａ、６ｂ、６ｃ、６ｄ、２６ａ、２６ｂ、２６ｃ、２
６ｄ フォトレジストパターン ７、２７ 選択酸化膜 ８、２８、４８ｂ ｐベース領域の保護部 ９、２９、４９ｂ ｐベース領域の活性部 １０、３０、５０ａ ｎエミッタ領域 １１、３１、５１ａ フィールド酸化膜 １２、３２、５２ａ 電極 １３、３３ ほう素イオン １４、３４ 燐イオン １５、３５、５５ａ ｎコレクタ領域 ３６ コンタクト部 ４９ａ ｐベース領域
６ｄ フォトレジストパターン ７、２７ 選択酸化膜 ８、２８、４８ｂ ｐベース領域の保護部 ９、２９、４９ｂ ｐベース領域の活性部 １０、３０、５０ａ ｎエミッタ領域 １１、３１、５１ａ フィールド酸化膜 １２、３２、５２ａ 電極 １３、３３ ほう素イオン １４、３４ 燐イオン １５、３５、５５ａ ｎコレクタ領域 ３６ コンタクト部 ４９ａ ｐベース領域
Claims (3)
- 【請求項１】第一導電型ベース領域が、その表面層の一
部に第二導電型エミッタ領域が形成された拡散深さの浅
い活性部と、活性部より拡散深さの深い保護部とからな
るバイポーラトランジスタにおいて、保護部の表面に端
をもち、活性部の反対側に延び、シリコン基板との界面
が活性部表面より下側にある選択酸化膜を有することを
特徴とするバイポーラトランジスタ。 - 【請求項２】保護部が活性部を囲んでいることを特徴と
する請求項１に記載のバイポーラトランジスタ。 - 【請求項３】半導体基板表面に難酸化性皮膜のパターン
を形成する工程と、難酸化性皮膜のパターンとフォトレ
ジストパターンとをマスクにして第一導電型不純物を導
入する工程と、酸化性の雰囲気中で高温処理してベース
領域の保護部を形成しかつ選択酸化膜を形成する工程
と、難酸化性皮膜のパターンを除去する工程と、選択酸
化膜をマスクの一部として第一導電型不純物を導入する
工程と、高温処理してベース領域の活性部を形成する工
程と、フォトレジストパターンとをマスクにして第二導
電型不純物を導入する工程と、高温処理してエミッタ領
域を形成する工程とを含むことを特徴とするバイポーラ
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192196A JPH09191016A (ja) | 1996-01-10 | 1996-01-10 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192196A JPH09191016A (ja) | 1996-01-10 | 1996-01-10 | バイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09191016A true JPH09191016A (ja) | 1997-07-22 |
Family
ID=11515068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP192196A Pending JPH09191016A (ja) | 1996-01-10 | 1996-01-10 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09191016A (ja) |
-
1996
- 1996-01-10 JP JP192196A patent/JPH09191016A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPS63147368A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| US5571731A (en) | Procedure for the manufacture of bipolar transistors without epitaxy and with fully implanted base and collector regions which are self-positioning relative to each other | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPH09191016A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS57134956A (en) | Manufacture of semiconductor integrated circuit | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JPH04343479A (ja) | 可変容量ダイオード | |
| US5376563A (en) | Method of manufacturing an emitter base self alignment structure | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPH01179357A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| KR100198672B1 (ko) | 바이폴라 트랜지스터의 이중 격리영역 형성방법 | |
| JPH03224238A (ja) | バイポーラトランジスタの製造方法 | |
| JP2002343801A (ja) | 超高周波半導体装置およびその製造方法 | |
| JPS58180062A (ja) | 半導体装置の製造方法 | |
| JPS61201465A (ja) | トランジスタの製造方法 | |
| JPH10135234A (ja) | 半導体装置の製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPH0212832A (ja) | 半導体装置の製造方法 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0945675A (ja) | 半導体集積回路装置およびその製造方法 |