JPH09186144A - 半導体素子のコンタクトホール形成方法 - Google Patents
半導体素子のコンタクトホール形成方法Info
- Publication number
- JPH09186144A JPH09186144A JP8335933A JP33593396A JPH09186144A JP H09186144 A JPH09186144 A JP H09186144A JP 8335933 A JP8335933 A JP 8335933A JP 33593396 A JP33593396 A JP 33593396A JP H09186144 A JPH09186144 A JP H09186144A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- based gas
- oxide film
- fluorocarbon
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 17
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910002090 carbon oxide Inorganic materials 0.000 claims abstract description 13
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 4
- 239000011737 fluorine Substances 0.000 claims abstract description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229910052788 barium Inorganic materials 0.000 description 3
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 241000440442 Oenocarpus bataua Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 コンタクトホールの輪郭（プロフィル）を正
確に制御してコンタクト抵抗の減少および後続工程のマ
ージンを確保すること、またコンタクト蝕刻時に半導体
基板の損傷を最小限に減らして、素子の電気的特性を向
上させることが可能な半導体素子のコンタクトホール形
成方法を提供する。 【解決手段】 コンタクトホールの形成方法は、半導体
基板上に酸化膜を形成する段階、フルオロカーボン系ガ
スとカーボンオキサイド系ガスとの混合ガスを用いて酸
化膜をプラズマ蝕刻する段階とを有する。この際、フル
オロカーボン系ガスに対するカーボンオキサイド系ガス
の比率が０．０５ないし２０の範囲内となるようにす
る。
確に制御してコンタクト抵抗の減少および後続工程のマ
ージンを確保すること、またコンタクト蝕刻時に半導体
基板の損傷を最小限に減らして、素子の電気的特性を向
上させることが可能な半導体素子のコンタクトホール形
成方法を提供する。 【解決手段】 コンタクトホールの形成方法は、半導体
基板上に酸化膜を形成する段階、フルオロカーボン系ガ
スとカーボンオキサイド系ガスとの混合ガスを用いて酸
化膜をプラズマ蝕刻する段階とを有する。この際、フル
オロカーボン系ガスに対するカーボンオキサイド系ガス
の比率が０．０５ないし２０の範囲内となるようにす
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関するもので、特に酸化膜を選択的に蝕刻して酸化
膜の下部層であるシリコン基板の所定部位を露出させ、
コンタクトホールを形成する際に、その蝕刻手段として
フルオロカーボン系ガスとカーボンオキサイド(carbon
oxide)系ガスとの混合ガスを使用するプラズマ蝕刻（プ
ラズマ・エッチング）を適用した半導体素子のコンタク
トホール形成方法に関する。
法に関するもので、特に酸化膜を選択的に蝕刻して酸化
膜の下部層であるシリコン基板の所定部位を露出させ、
コンタクトホールを形成する際に、その蝕刻手段として
フルオロカーボン系ガスとカーボンオキサイド(carbon
oxide)系ガスとの混合ガスを使用するプラズマ蝕刻（プ
ラズマ・エッチング）を適用した半導体素子のコンタク
トホール形成方法に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９５−５０８７７号（１
９９５年１２月１６日出願）、韓国特許出願第１９９５
−５０８９５号（１９９５年１２月１６日）の明細書の
記載に基づくものであって、当該韓国特許出願の番号を
参照することによって当該韓国特許出願の明細書の記載
内容が本明細書の一部分を構成するものとする。
の基礎たる韓国特許出願第１９９５−５０８７７号（１
９９５年１２月１６日出願）、韓国特許出願第１９９５
−５０８９５号（１９９５年１２月１６日）の明細書の
記載に基づくものであって、当該韓国特許出願の番号を
参照することによって当該韓国特許出願の明細書の記載
内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】従来の半導体素子のコンタクトホール形
成方法を以下説明する。
成方法を以下説明する。
【０００４】図３は、ＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）の導電性領域をさらすコンタク
トホールを形成する方法の一例を説明するためのもの
で、（ａ）および（ｂ）は各工程におけるデバイスの模
式的断面図、（ｃ）は（ｂ）のデバイスのコンタクトホ
ールの輪郭を示す模式的平面図である。
ム・アクセス・メモリ）の導電性領域をさらすコンタク
トホールを形成する方法の一例を説明するためのもの
で、（ａ）および（ｂ）は各工程におけるデバイスの模
式的断面図、（ｃ）は（ｂ）のデバイスのコンタクトホ
ールの輪郭を示す模式的平面図である。
【０００５】まずはじめに、図３（ａ）に示すように、
フィールド酸化膜３２をシリコン基板３１に形成し、つ
づいてフィールド酸化膜３２によって限定されたデバイ
ス形成領域に応じて、ゲート電極３３を不図示のゲート
酸化膜を介して形成する。このようにフィールド酸化膜
３２によって素子分離がなされたシリコン基板３１上に
ゲート３３形成工程等により一般的なＭＯＳＦＥＴ（金
属酸化膜半導体電界効果トランジスタ）を形成した後、
ビットライン（図示せず）工程を経て、層間酸化膜３４
を蒸着し、さらに該層間酸化膜４上にキャパシタ−コン
タクトホールマスクパターン５を形成する。
フィールド酸化膜３２をシリコン基板３１に形成し、つ
づいてフィールド酸化膜３２によって限定されたデバイ
ス形成領域に応じて、ゲート電極３３を不図示のゲート
酸化膜を介して形成する。このようにフィールド酸化膜
３２によって素子分離がなされたシリコン基板３１上に
ゲート３３形成工程等により一般的なＭＯＳＦＥＴ（金
属酸化膜半導体電界効果トランジスタ）を形成した後、
ビットライン（図示せず）工程を経て、層間酸化膜３４
を蒸着し、さらに該層間酸化膜４上にキャパシタ−コン
タクトホールマスクパターン５を形成する。
【０００６】つぎに、図３（ｂ）に示すように、コンタ
クトホールマスクパターン３５を蝕刻マスクとしてＣ2
Ｆ6 またはＣ3 Ｆ8 ，Ｃ4 Ｆ8 等のフルオロカーボン系
ガスを利用したプラズマで酸化膜３４を蝕刻する。その
後、コンタクトホールマスクパターン５を除去する。そ
の結果、図３（ｃ）に示すようなコンタクトホール３０
が得られる。
クトホールマスクパターン３５を蝕刻マスクとしてＣ2
Ｆ6 またはＣ3 Ｆ8 ，Ｃ4 Ｆ8 等のフルオロカーボン系
ガスを利用したプラズマで酸化膜３４を蝕刻する。その
後、コンタクトホールマスクパターン５を除去する。そ
の結果、図３（ｃ）に示すようなコンタクトホール３０
が得られる。
【０００７】
【発明が解決しようとする課題】しかし、従来のコンタ
クトホール形成方法では、以下のような解決すべき課題
を有する。すなわち、上記フルオロカーボン系ガスを用
いると、蝕刻終了後に露出されたシリコン基板１表面に
損傷部位６が認められる場合がある。それによって、図
３（ｃ）に示す通り、蝕刻されたコンタクトホール３０
の側壁部位が皺状の粗面となる。特に、６４ＭＤＲＡＭ
級以上で０．３μｍ以下の微細コンタクトホールを形成
する際、フルオロカーボン系ガスによる側壁の損傷に起
因するコンタクトホール側壁の皺状化（コンタクトホー
ルの側壁に凸凹の著しいポリマー壁が形成される）は、
コンタクトホールの輪郭を正確に調節することを困難と
し、またコンタクト抵抗の増大を引き起こし、さらに後
続工程のマージンを減少させる。
クトホール形成方法では、以下のような解決すべき課題
を有する。すなわち、上記フルオロカーボン系ガスを用
いると、蝕刻終了後に露出されたシリコン基板１表面に
損傷部位６が認められる場合がある。それによって、図
３（ｃ）に示す通り、蝕刻されたコンタクトホール３０
の側壁部位が皺状の粗面となる。特に、６４ＭＤＲＡＭ
級以上で０．３μｍ以下の微細コンタクトホールを形成
する際、フルオロカーボン系ガスによる側壁の損傷に起
因するコンタクトホール側壁の皺状化（コンタクトホー
ルの側壁に凸凹の著しいポリマー壁が形成される）は、
コンタクトホールの輪郭を正確に調節することを困難と
し、またコンタクト抵抗の増大を引き起こし、さらに後
続工程のマージンを減少させる。
【０００８】ところで、ＤＲＡＭでは、情報の蓄積を微
小コンデンサの電荷で行っているため、時間が経つと漏
れ電流で情報が消去されてしまう。これを防ぐため、一
定時間間隔でメモリ内容を書き直す必要がある（リフレ
ッシュ）。したがって、漏れ電流を極力少なくすること
が好ましい。しかし、上記構成では、シリコン基板の損
傷部位はキャパシタ誘電層、例えばＯＮＯ(Oxide Nitri
de Oxide) 層の漏れ電流を増加させ、リフレッシュ時間
を減少させる等、素子の電気的特性を悪化させる。
小コンデンサの電荷で行っているため、時間が経つと漏
れ電流で情報が消去されてしまう。これを防ぐため、一
定時間間隔でメモリ内容を書き直す必要がある（リフレ
ッシュ）。したがって、漏れ電流を極力少なくすること
が好ましい。しかし、上記構成では、シリコン基板の損
傷部位はキャパシタ誘電層、例えばＯＮＯ(Oxide Nitri
de Oxide) 層の漏れ電流を増加させ、リフレッシュ時間
を減少させる等、素子の電気的特性を悪化させる。
【０００９】したがって、本発明の目的は、コンタクト
ホールの輪郭（プロフィル）を正確に制御してコンタク
ト抵抗の減少および後続工程のマージンを確保するため
の半導体素子のコンタクトホール形成方法を提供するこ
とにある。
ホールの輪郭（プロフィル）を正確に制御してコンタク
ト抵抗の減少および後続工程のマージンを確保するため
の半導体素子のコンタクトホール形成方法を提供するこ
とにある。
【００１０】本発明の別の目的は、コンタクトホールを
プラズマ蝕刻によって形成する際に半導体基板の損傷を
最小限に減らして、素子の電気的特性を向上させる半導
体素子のコンタクトホール形成方法を提供することにあ
る。
プラズマ蝕刻によって形成する際に半導体基板の損傷を
最小限に減らして、素子の電気的特性を向上させる半導
体素子のコンタクトホール形成方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体素子のコンタクトホール形成方法に
おいて、半導体基板上に酸化膜を形成する段階と、フル
オロカーボン系ガスとカーボンオキサイド系ガスとの混
合ガスを用いて酸化膜をプラズマ蝕刻する段階とを有す
ることを特徴とする。
に本発明は、半導体素子のコンタクトホール形成方法に
おいて、半導体基板上に酸化膜を形成する段階と、フル
オロカーボン系ガスとカーボンオキサイド系ガスとの混
合ガスを用いて酸化膜をプラズマ蝕刻する段階とを有す
ることを特徴とする。
【００１２】好ましくは、上記混合ガス中の上記フルオ
ロカーボン系ガスに対する上記カーボンオキサイド系ガ
スの比率は、０．０５ないし２０とし、さらに好ましく
は上記フルオロカーボン系ガスのフッ素に対する炭素の
組成比は１：３以下とする。
ロカーボン系ガスに対する上記カーボンオキサイド系ガ
スの比率は、０．０５ないし２０とし、さらに好ましく
は上記フルオロカーボン系ガスのフッ素に対する炭素の
組成比は１：３以下とする。
【００１３】好ましくは上記フルオロカーボン系ガス
は、Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 、およびＣ4Ｆ8 からなる群か
ら選択される少なくとも一種類のガスからなる。
は、Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 、およびＣ4Ｆ8 からなる群か
ら選択される少なくとも一種類のガスからなる。
【００１４】また、好ましくは上記カーボンオキサイド
系ガスは、ＣＯおよびＣＯ2 からなる群から選択される
一種類のガスである。
系ガスは、ＣＯおよびＣＯ2 からなる群から選択される
一種類のガスである。
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明に
もとづく半導体素子のコンタクトホール形成方法の一実
施形態例を詳細に説明する。
もとづく半導体素子のコンタクトホール形成方法の一実
施形態例を詳細に説明する。
【００１６】図１は、本発明の一実施形態例によるコン
タクトホール形成方法を説明するためのものであって、
（ａ）はデバイスの模式的断面図、（ｂ）は（ａ）のデ
バイスに形成されたコンタクトホールの模式的平面図で
ある。
タクトホール形成方法を説明するためのものであって、
（ａ）はデバイスの模式的断面図、（ｂ）は（ａ）のデ
バイスに形成されたコンタクトホールの模式的平面図で
ある。
【００１７】本発明は、まずはじめに、図３（ａ）と同
様に、フィールド酸化膜２をシリコン基板１に形成し、
つづいてフィールド酸化膜２によって限定されたデバイ
ス形成領域に応じて、ゲート電極３を不図示のゲート酸
化膜を介して形成する。このようにフィールド酸化膜２
によって素子分離がなるシリコン基板１上にゲート３形
成工程等により一般的なＭＯＳＦＥＴ（金属酸化膜半導
体電界効果トランジスタ）を形成した後、ビットライン
（図示せず）工程を経て、層間酸化膜４を蒸着し、さら
に該層間酸化膜４上にキャパシタ−コンタクトホールマ
スクパターン（不図示）を形成する。つづいて、このマ
スクを介して、酸化膜４を選択的に蝕刻してコンタクト
ホールを形成する（図１（ａ））。
様に、フィールド酸化膜２をシリコン基板１に形成し、
つづいてフィールド酸化膜２によって限定されたデバイ
ス形成領域に応じて、ゲート電極３を不図示のゲート酸
化膜を介して形成する。このようにフィールド酸化膜２
によって素子分離がなるシリコン基板１上にゲート３形
成工程等により一般的なＭＯＳＦＥＴ（金属酸化膜半導
体電界効果トランジスタ）を形成した後、ビットライン
（図示せず）工程を経て、層間酸化膜４を蒸着し、さら
に該層間酸化膜４上にキャパシタ−コンタクトホールマ
スクパターン（不図示）を形成する。つづいて、このマ
スクを介して、酸化膜４を選択的に蝕刻してコンタクト
ホールを形成する（図１（ａ））。
【００１８】本実施形態例では、図３に示した従来例と
は異なる蝕刻ガスの構成とした。すなわち、本発明はＣ
2 Ｆ6 ，Ｃ3 Ｆ8 およびＣ4 Ｆ8 等のような従来のフル
オロカーボン系ガスに、ＣＯまたはＣＯ2 のようなカー
ボンオキサイド系ガスを添加した混合ガスのプラズマで
酸化膜４を乾式蝕刻する。この際、フルオロカーボン系
ガスに対するカーボンオキサイド系ガスの比率は、０．
０５〜２０とする。また、フッ素に対するカーボンの組
成比を１：３以下とする。
は異なる蝕刻ガスの構成とした。すなわち、本発明はＣ
2 Ｆ6 ，Ｃ3 Ｆ8 およびＣ4 Ｆ8 等のような従来のフル
オロカーボン系ガスに、ＣＯまたはＣＯ2 のようなカー
ボンオキサイド系ガスを添加した混合ガスのプラズマで
酸化膜４を乾式蝕刻する。この際、フルオロカーボン系
ガスに対するカーボンオキサイド系ガスの比率は、０．
０５〜２０とする。また、フッ素に対するカーボンの組
成比を１：３以下とする。
【００１９】このように、カーボンオキサイド系ガスと
フルオロカーボン系ガスとの混合ガスによるプラズマ蝕
刻は、シリコン基板に対する物理的な影響力が小さいた
め、シリコン基板の損傷が従来ものものに比べて著しく
低下させる。その結果、コンタクトホールの側壁に凸凹
の著しいポリマー壁が形成されることがなくなるため、
輪郭を正確に制御することが可能となる。コンタクトホ
ール１０の輪郭がはっきりした状態を図１（ｂ）に示
す。
フルオロカーボン系ガスとの混合ガスによるプラズマ蝕
刻は、シリコン基板に対する物理的な影響力が小さいた
め、シリコン基板の損傷が従来ものものに比べて著しく
低下させる。その結果、コンタクトホールの側壁に凸凹
の著しいポリマー壁が形成されることがなくなるため、
輪郭を正確に制御することが可能となる。コンタクトホ
ール１０の輪郭がはっきりした状態を図１（ｂ）に示
す。
【００２０】ここで、従来の方法によって得られたＤＲ
ＡＭセルと本願発明にもとづいて得られたＤＲＡＭセル
との電気的特性を検討する。図２は両者のリフレッシュ
特性を比較した結果を示すもので、図中、Ａは従来の方
法、Ｂは本発明の方法を示す。図から明らかなように、
本発明によるコンタクトホール形成方法を適用したＤＲ
ＡＭセルのリフレッシュ時間は、従来のコンタクトホー
ル形成方法を適用したＤＲＡＭセルのリフレッシュ時間
よりも、少なくとも３倍以上長い。このことから、本発
明にもとづくコンタクトホール形成方法は、従来のもの
にくらべて優れた特性を提供することが明らかである。
ＡＭセルと本願発明にもとづいて得られたＤＲＡＭセル
との電気的特性を検討する。図２は両者のリフレッシュ
特性を比較した結果を示すもので、図中、Ａは従来の方
法、Ｂは本発明の方法を示す。図から明らかなように、
本発明によるコンタクトホール形成方法を適用したＤＲ
ＡＭセルのリフレッシュ時間は、従来のコンタクトホー
ル形成方法を適用したＤＲＡＭセルのリフレッシュ時間
よりも、少なくとも３倍以上長い。このことから、本発
明にもとづくコンタクトホール形成方法は、従来のもの
にくらべて優れた特性を提供することが明らかである。
【００２１】
【発明の効果】以上説明したように、本発明は、コンタ
クトホールの輪郭を正確に制御してコンタクト抵抗の減
少および後続工程のマージを確保することができ、コン
タクト蝕刻時に半導体基板の損傷を最小限に減らし、Ｄ
ＲＡＭのリフレッシュ時間の向上等、素子の電気的特性
の向上を達成する。さらに、損傷部位を除去するための
追加クリーニング工程が不要であるため、工程の単純化
をもたらす効果がある。
クトホールの輪郭を正確に制御してコンタクト抵抗の減
少および後続工程のマージを確保することができ、コン
タクト蝕刻時に半導体基板の損傷を最小限に減らし、Ｄ
ＲＡＭのリフレッシュ時間の向上等、素子の電気的特性
の向上を達成する。さらに、損傷部位を除去するための
追加クリーニング工程が不要であるため、工程の単純化
をもたらす効果がある。
【００２２】本発明は、上記の実施例に限定されなく、
本発明の技術的思想内で当分野の通常的知識を有する者
により多くの変形が可能であることは明らかである。
本発明の技術的思想内で当分野の通常的知識を有する者
により多くの変形が可能であることは明らかである。
【図１】本発明にもとづくコンタクトホール形成方法の
一例を説明するためのもので、（ａ）はデバイスの断面
図、（ｂ）は（ａ）のデバイスに設けられたコンタクト
ホールの平面図である。
一例を説明するためのもので、（ａ）はデバイスの断面
図、（ｂ）は（ａ）のデバイスに設けられたコンタクト
ホールの平面図である。
【図２】本発明にもとづくコンタクトホール形成方法を
適用した場合と、従来の方法を適用した場合とのＤＲＡ
Ｍにおけるリフレッシュ時間の違いを説明するための棒
グラフである。
適用した場合と、従来の方法を適用した場合とのＤＲＡ
Ｍにおけるリフレッシュ時間の違いを説明するための棒
グラフである。
【図３】本発明にもとづくコンタクトホール形成方法の
一例を説明するためのもので、（ａ）および（ｂ）はデ
バイスの断面図、（ｃ）は（ａ）のデバイスに設けられ
たコンタクトホールの平面図である。
一例を説明するためのもので、（ａ）および（ｂ）はデ
バイスの断面図、（ｃ）は（ａ）のデバイスに設けられ
たコンタクトホールの平面図である。
１ シリコン基板 ２ 酸化膜 ３ ゲート ４ 層間酸化膜 １０ コンタクトホール ３１ シリコン基板 ３２ 酸化膜 ３３ ゲート ３４ 層間酸化膜 ３０ コンタクトホール
フロントページの続き (72)発明者 ジョン イ サン 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−１ ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内 (72)発明者 ソン イル ソク 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−１ ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内 (72)発明者 イ ヘ ジョン 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−１ ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内
Claims (5)
- 【請求項１】 半導体素子のコンタクトホール形成方法
において、 半導体基板上に酸化膜を形成する段階と、 フルオロカーボン系ガスとカーボンオキサイド系ガスと
の混合ガスを用いて前記酸化膜をプラズマ蝕刻する段階
とを、 有することを特徴とする半導体素子のコンタクトホール
形成方法。 - 【請求項２】 請求項１に記載の方法であって、前記混
合ガス中の前記フルオロカーボン系ガスに対する前記カ
ーボンオキサイド系ガスの比率は、０．０５ないし２０
であることを特徴とする半導体素子のコンタクトホール
形成方法。 - 【請求項３】 請求項２に記載の方法であって、 前記フルオロカーボン系ガスのフッ素に対する炭素の組
成比は１：３以下であることを特徴とする半導体素子の
コンタクトホール形成方法。 - 【請求項４】 請求項１ないし３のいずれか一項に記載
の方法であって、 前記フルオロカーボン系ガスは、Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 、
およびＣ4 Ｆ8 からなる群から選択される少なくとも一
種類のガスからなることを特徴とする半導体素子のコン
タクトホール形成方法。 - 【請求項５】 請求項１ないし４のいずれか一項に記載
の方法であって、 前記カーボンオキサイド系ガスは、ＣＯおよびＣＯ2 か
らなる群から選択される一種類のガスであることを特徴
とする半導体素子のコンタクトホール形成方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050877A KR100226216B1 (ko) | 1995-12-16 | 1995-12-16 | 반도체 소자의 콘택홀 형성 방법 |
| KR1995-50895 | 1995-12-16 | ||
| KR1995-50877 | 1995-12-16 | ||
| KR1019950050895A KR970052258A (ko) | 1995-12-16 | 1995-12-16 | 반도체 소자의 미세 콘택홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186144A true JPH09186144A (ja) | 1997-07-15 |
Family
ID=26631486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8335933A Pending JPH09186144A (ja) | 1995-12-16 | 1996-12-16 | 半導体素子のコンタクトホール形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH09186144A (ja) |
| DE (1) | DE19651776A1 (ja) |
| GB (1) | GB2308232A (ja) |
| TW (1) | TW348296B (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318575A (ja) * | 1993-05-06 | 1994-11-15 | Sony Corp | ドライエッチング方法 |
| JPH06338479A (ja) * | 1993-03-31 | 1994-12-06 | Tokyo Electron Ltd | エッチング方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5445712A (en) * | 1992-03-25 | 1995-08-29 | Sony Corporation | Dry etching method |
| JP2720763B2 (ja) * | 1993-09-17 | 1998-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5399237A (en) * | 1994-01-27 | 1995-03-21 | Applied Materials, Inc. | Etching titanium nitride using carbon-fluoride and carbon-oxide gas |
-
1996
- 1996-11-25 TW TW085114526A patent/TW348296B/zh not_active IP Right Cessation
- 1996-12-12 DE DE19651776A patent/DE19651776A1/de not_active Ceased
- 1996-12-16 GB GB9626111A patent/GB2308232A/en not_active Withdrawn
- 1996-12-16 JP JP8335933A patent/JPH09186144A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338479A (ja) * | 1993-03-31 | 1994-12-06 | Tokyo Electron Ltd | エッチング方法 |
| JPH06318575A (ja) * | 1993-05-06 | 1994-11-15 | Sony Corp | ドライエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW348296B (en) | 1998-12-21 |
| GB2308232A (en) | 1997-06-18 |
| GB9626111D0 (en) | 1997-02-05 |
| DE19651776A1 (de) | 1997-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437411B1 (en) | Semiconductor device having chamfered silicide layer and method for manufacturing the same | |
| US5279989A (en) | Method for forming miniature contacts of highly integrated semiconductor devices | |
| US5656536A (en) | Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs | |
| US5668038A (en) | One step smooth cylinder surface formation process in stacked cylindrical DRAM products | |
| JPH0774317A (ja) | 半導体装置の製造方法 | |
| US6436812B1 (en) | Method of manufacturing a semiconductor device using anti-reflective layer and self-aligned contact technique and semiconductor device manufactured thereby | |
| KR100275551B1 (ko) | 반도체 메모리 장치의 콘택 형성 방법 | |
| KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| US6225203B1 (en) | PE-SiN spacer profile for C2 SAC isolation window | |
| US5550077A (en) | DRAM cell with a comb-type capacitor | |
| JP2004282028A (ja) | 半導体素子の製造方法 | |
| US7371636B2 (en) | Method for fabricating storage node contact hole of semiconductor device | |
| US6716764B1 (en) | Method of forming first level of metallization in DRAM chips | |
| JPH09186144A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP3007305B2 (ja) | 半導体装置の電荷貯蔵電極コンタクトホール形成方法 | |
| KR20040001938A (ko) | 반도체소자의 자기정렬콘택 형성방법 | |
| KR0165459B1 (ko) | 게이트전극을 함몰시킨 소자분리막 및 그 제조방법 | |
| US5932115A (en) | Method of manufacturing a crown shape capacitor | |
| KR0158906B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100411026B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100390914B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR100696774B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100235948B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR100226216B1 (ko) | 반도체 소자의 콘택홀 형성 방법 |