JPH09185428A - 刻時、メッセージ配送等のためのシステム、方法及びその装置 - Google Patents

Abstract

(57)【要約】 【課題】 各々の処理要素の動作周波数を増大する基準
タイミング信号を生成・分配する。 【解決手段】 マスタ刻時ユニット１２は周波数基準発
振器と位相固定した直角位相正弦波システム基準信号を
生成する。外部供給源から受信したメッセージ信号に基
づき各々のシステム基準信号を直接搬送波振幅変調によ
り変調し、伝送線１６，１８経由で局部刻時ユニット２
２へ分配する。各々の局部刻時ユニット２２内で局部基
準信号とオフセット信号を生成し、局部基準信号は変調
したシステム基準信号に位相固定する。局部基準信号と
オフセット信号を混合して周波数のアップ変換により局
部タイミング信号を生成する。局部タイミング信号は周
波数を分周した局部基準信号に位相固定される。各々の
局部刻時ユニット２２内部で、変調したシステム基準信
号を同期的に復調してビットシーケンスを作成する。ビ
ットシーケンスは同期メッセージ及び／又は同期データ
に変換される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には、信号
分配のタイミングを取るためのシステム及びその方法に
関し、また、多重処理及び多重計算環境におけるメッセ
ージ同報のためのシステム及びその方法にも関する。さ
らに詳しくは、本発明は、位相同期で周波数可変の刻時
及びメッセージ信号の生成、分配、受信のためといっ
た、刻時、メッセージ配送等のためのシステム、方法及
びその装置に関する。

【０００２】

【従来の技術】一般に、基準タイミング信号の生成と分
配は多くの計算環境で行なわれる基本的動作である。例
えば、多重処理システムにおいて、基準タイミング信号
は典型的に各々個別のプロセッサへ生成・分配される。
別の例として、ネットワーク内のマスターノードがネッ
トワーク同期を目的とした基準タイミング信号を生成・
分配することがある。

【０００３】基準タイミング信号を生成・分配する従来
技術のデジタルシステムにおいて、基準タイミング信号
は典型的にはシステム内で使用される最高の周波数の信
号である。システム内の処理要素は分配経路に沿って接
続された一連のバッファ増幅器を経由して基準タイミン
グ信号を受信する。各々の処理要素は基準タイミング信
号の周波数で刻時するか、又は、基準タイミング信号の
周波数より低く一定の周波数分周又はダウン変換した周
波数ｔで刻時する。

【０００４】デジタルシステム内の各々の処理要素の動
作周波数はシステム設計の際に決定する。システムの製
造後、１つ又はそれ以上の処理要素の動作周波数の変
更、特に独立した方法での変更は、一般に、困難で、時
間がかかり、高価な処理である。処理要素の動作周波数
を容易に、また、独立して変更することができるような
手段に対する必要性が存在する。

【０００５】処理能力の増大の必要性はさらに高速な周
波数で動作するシステムの開発につながった。前述のよ
うに、基準タイミング信号は典型的にはシステム内に分
配使用される最も高い周波数の信号である。基準タイミ
ング信号のシステム全体への分配は動作周波数が増加す
るにつれ益々困難になる。分配経路に沿ったインピーダ
ンス及び信号反射の複雑な影響は周波数の増加につれて
増大し、パルスの減衰及び歪曲を招く。殆ど全てのデジ
タルシステムにおいて、基準タイミング信号は方形波パ
ルス列として生成・分配される。パルスの忠実性を保持
し最小限の歪曲で信号エッジ遷移を伝播するためには、
分配経路に沿って使用する増幅段に例外的に安定な利得
と例外的に高い歪率性能が要求される。

【０００６】

【発明が解決しようとする課題】基準タイミング信号の
周波数が増加するにつれ、利得と歪率性能条件を満たす
には望ましくない高価な要素の使用が必要となる。さら
に、基準タイミング信号が多数の増幅段を通過すると、
例えば、従来のクロック分配ツリーの場合にみられるよ
うに、パルス歪みの累積が回避できない。各々の増幅段
はある程度の信号エッジのジッタを発生し、これによっ
てシステム内の任意の処理要素への基準タイミング信号
到着時刻に不確実性が増大する。

【０００７】よって、必要とされることは、前述の問題
を低減しつつ同時に各々の処理要素の動作周波数を増大
する基準タイミング信号の生成・分配である。

【０００８】また、多数の処理要素を特徴とする計算シ
ステムは、システム内の各々の処理要素へ共通のメッセ
ージ信号の組の分配が必要とされることが多い。メッセ
ージ信号の共通の組は、例えば、システム全体のリセッ
トが必要なことを表わすために使用することができる。
各々の処理要素へのメッセージ信号の共通の組の分配は
同報動作として従来から周知である。

【０００９】従来技術において、メッセージ信号の分配
は、一般に、 １）専用の相互接続ネットワーク経由、及び ２）専用のハードウェア及び場合によっては各々の処理
要素に付属し相互接続ネットワークからメッセージ信号
を受信するためとメッセージ信号を送信するためだけに
用いられる専用のソフトウェア経由、で実現される。メ
ッセージ信号を１つの処理要素から別の処理要素へ転送
するために必要な最大時間は、従来システムにおいて
は、数ｍｓから数百ｍｓの範囲であり、システムの規模
と使用するメッセージ信号の流れの管理技術によって変
化する。このような遅延時間は高速同報動作を実行する
可能性を受け入れ不可能に排除するものである。従来技
術のメッセージ信号分配システム及びその方法は、個別
の処理要素内部のハードウェアを経由して信号を伝播す
るのにかかる時間（即ち、ｎｓ単位）程度の瞬時となる
ような同報動作を実行することが不可能である。さら
に、従来技術においては、メッセージ信号伝送遅延は相
互接続ネットワーク上の異なる場所の間で大幅に変化す
ることがある。これは、システム全体のレベルで同時又
はほぼ同時に動作を実行するように処理要素を連動させ
る可能性が排除される。必要とされることは従来技術の
前述の制限を克服するための手段である。

【００１０】

【課題を解決するための手段】

Ａ．請求項１に関して 請求項１記載の発明の刻時のためのシステムは、出力を
有し、一組の正弦波タイミング基準信号を作成するため
のマスタユニットと、前記マスタユニットの前記出力に
接続された入力を有し、前記一組の正弦波タイミング基
準信号内の第１の正弦波タイミング基準信号を使用して
第１の局部タイミング信号を生成するための第１の局部
ユニットと、を備えている。

【００１１】請求項１において、一組の正弦波タイミン
グ基準信号は、第１の正弦波タイミング基準信号と第２
の正弦波タイミング基準信号とを含み、第１の正弦波タ
イミング基準信号は前記第２の正弦波タイミング基準信
号に対して一定の位相オフセットを有するようにしても
よい（Ａ−１）。このＡ−１において、一定の位相オフ
セットが直角位相オフセットであってもよい（Ａ−
２）。

【００１２】また、請求項１において、マスタユニット
は、出力を有しオリジナルの周波数基準信号を提供する
マスタ発振器と、第１の入力と第２の入力と出力とを有
し、前記第１の入力が前記マスタ発振器の出力に接続さ
れた位相検出器と、入力と出力とを有し、前記入力が前
記位相検出器の出力に接続されたループフィルタと、制
御入力と一組の出力とを有し、前記制御入力が前記ルー
プフィルタの前記出力に接続され前記出力が前記位相検
出器の第２の入力に接続されて、前記一組の出力が前記
正弦波タイミング基準信号の組を提供する第２の発振器
と、を含んでいてもよい（Ａ−３）。このＡ−３におい
て、第２の発振器は、ベースコモン帰還回路に接続した
アームストロング型ＲＦ発振器を含み、第２の発振器が
第１の出力に第１の正弦波信号、第２の出力に第２の正
弦波信号を提供し、第１，２の正弦波信号は直角位相関
係を有するようにしてもよい（Ａ−４）。

【００１３】また、請求項１において、マスタユニット
は、出力を有しオリジナルの周波数基準信号と第１の正
弦波タイミング基準信号を一組の正弦波タイミング基準
信号内に提供するマスタ発振器と、第１の入力と第２の
入力と出力とを有し、前記第１の入力が前記マスタ発振
器の出力に接続された位相検出器と、入力と出力とを有
し、前記入力が前記位相検出器の出力に接続されたルー
プフィルタと、制御入力と出力とを有し、前記制御入力
が前記ループフィルタの前記出力に接続され、前記出力
が前記位相検出器の前記第２の入力に接続されて、前記
出力が前記一組の正弦波タイミング基準信号内の第２の
正弦波タイミング基準信号を提供する第２の発振器と、
を含んでいてもよい（Ａ−５）。このＡ−５において、
第１，２の正弦波タイミング基準信号は、直角位相関係
を維持するようにしてもよい（Ａ−６）。

【００１４】さらに、請求項１において、局部ユニット
は、周波数分周器を含んでいてもよく（Ａ−７）、或い
は、局部ユニットは、一組の正弦波タイミング基準信号
内の正弦波タイミング基準信号に位相固定した局部基準
信号を生成するためのフェーズ・ロックド・ループを含
んでいてもよい（Ａ−８）。

【００１５】また、請求項１において、局部ユニット
は、出力を有するオフセット発振器と、第１の入力と第
２の入力と出力とを有し、第１の入力が前記マスタユニ
ットの出力に接続され、前記第２の入力が前記オフセッ
ト発振器の出力に接続され、前記出力が前記局部ユニッ
トの出力に接続された混合器と、を含んでいてもよい
（Ａ−９）。このＡ−９において、局部ユニットは、さ
らに入力と第１の出力と第２の入力を有する二重化器を
含み、この二重化器の入力が前記混合器の出力に接続さ
れ、前記二重化器の前記第１の出力が混合器端末処理の
入力に接続され、前記二重化器の第２の出力が前記局部
ユニットの前記出力に接続されており、前記二重化器が
その第１の出力に低周波混合積信号、第２の出力に高周
波混合積信号を提供するようにしてもよく（Ａ−１
０）、或いは、局部ユニットは、さらに、入力と出力と
を有する制限器を含み、この制限器の前記入力が前記混
合器の前記出力に接続され、前記制限器の前記出力が前
記第１の局部タイミング信号を提供するようにしてもよ
い（Ａ−１１）。

【００１６】さらには、Ａ−９において、局部ユニット
は、第１の入力と第２の入力と出力とを有し、前記出力
が前記オフセット発振器の制御入力に接続された位相周
波数検出器と、前記混合器の前記出力に接続された入力
と前記位相周波数検出器の前記第１の入力に接続された
出力とを有する第１の周波数分周器と、前記マスタユニ
ットの前記出力に接続された入力と前記位相周波数検出
器の前記第２の入力に接続された出力とを有する第２の
周波数分周器と、を含んでいてもよい（Ａ−１２）。こ
のＡ−１２において、位相周波数検出器は、再プログラ
ム可能な論理装置の一部を含んでいてもよく（Ａ−１
３）、或いは、第１の周波数分周器は、再プログラム可
能な論理装置の一部を含んでいてもよく（Ａ−１４）、
さらには、第２の周波数分周器は、再プログラム可能な
論理装置の一部を含んでいてもよい（Ａ−１５）。

【００１７】また、請求項１において、マスタユニット
の出力に接続された入力を有し、一組の正弦波タイミン
グ基準信号内の前記第１の正弦波信号から第２の局部タ
イミング信号を生成するための第２の局部ユニットをさ
らに含んでいてもよい（Ａ−１６）。

【００１８】Ｂ．請求項２について 請求項２記載の発明の刻時のためのシステムは、第１の
出力を有し、一組の正弦波タイミング基準信号を作成す
るためのマスタユニットと、各々が前記マスタユニット
の前記第１の出力に受動的に接続された第１の入力を有
し、各々が前記一組の正弦波タイミング基準信号内の第
１の正弦波タイミング基準信号を用いて局部タイミング
信号を生成する複数の局部ユニットと、を備えている。

【００１９】請求項２において、各々の局部ユニットの
第１の入力は、拡張可能な受動信号分配手段によりマス
タユニットの第１の出力に接続されるようにしてもよい
（Ｂ−１）。Ｂ−１において、拡張可能な受動信号分配
手段が、伝送線であってもよい（Ｂ−２）。

【００２０】Ｃ．請求項３に関して 請求項３記載の発明の刻時とメッセージ配送の組み合せ
のためのシステムは、出力を有し、一組の正弦波タイミ
ング基準信号を作成するためと前記一組の正弦波タイミ
ング基準信号内の第１の正弦波タイミング基準信号の振
幅を変調するためのマスタユニットと、入力を有し、前
記一組の正弦波タイミング基準信号内の正弦波タイミン
グ基準信号を用いて第１の局部タイミング信号を提供す
るためと、前記第１の正弦波タイミング基準信号を復調
するための第１の局部ユニットを含み、前記マスタユニ
ットの前記出力に前記第１の局部ユニットの前記入力が
接続されている。

【００２１】請求項３において、入力を有し、一組の正
弦波タイミング基準信号内の正弦波タイミング基準信号
を用いて第２の局部タイミング信号を提供するためと、
前記第１の正弦波タイミング基準信号を復調するための
第２の局部ユニットをさらに含み、前記マスタユニット
の前記出力に前記第２の局部ユニットの前記入力が接続
してあってもよい。

【００２２】Ｄ．請求項４に関して 請求項４記載の発明の周波数可変な刻時とメッセージ配
送のためのシステムは、一組の正弦波タイミング基準信
号を作成するための発振器と、前記一組の正弦波タイミ
ング基準信号内部の第１の正弦波タイミング基準信号の
振幅を制御信号に応じて変化させるための変調器とを有
し、出力を有するマスタユニットと、オフセット信号を
作成するためのオフセット発振器と、前記オフセット信
号と前記一組の正弦波タイミング基準信号内部の正弦波
タイミング基準信号を使用して局部タイミング信号を作
成するための混合器と、周波数を分周した前記局部タイ
ミング信号を提供するための第１の再プログラム可能な
周波数分周器と、前記周波数分周した前記局部タイミン
グ信号と前記周波数分周した前記正弦波タイミング基準
信号の間の周波数差と位相差に基づいて前記オフセット
発振器を制御するための位相周波数検出器と、前記一組
の正弦波タイミング基準信号内の前記第１の正弦波タイ
ミング基準信号を復調するための復調ユニットとを有
し、前記マスタユニットの前記出力に接続した入力を有
する局部ユニットと、を備えている。

【００２３】Ｅ．請求項５に関して 請求項５記載の発明の刻時及びメッセージの組み合せ信
号を提供するための装置は、出力を有し、システムのた
めのタイミング信号として用いるための正弦波タイミン
グ基準信号を作成するための発振器と、搬送波入力と、
制御入力と、出力とを有し、制御入力に受信した信号に
応じて搬送波信号の振幅を変化させるための変調器と、
を含み、前記変調器の搬送波入力は前記発振器の前記出
力に接続され、前記変調器の前記出力が前記刻時及びメ
ッセージ組み合せ信号を提供するようにした。

【００２４】請求項５において、変調器は、正弦波タイ
ミング基準信号の周期と等しい速度で前記正弦波タイミ
ング基準信号の振幅を変化させるものでよい（Ｅ−
１）。このＥ−１において、正弦波タイミング基準信号
のピーク振幅は前記正弦波タイミング基準信号の何れか
の周期にわたり正側にあるようにしてもよく（Ｅ−
２）、或いは、入力と出力とを有し、変調器を制御する
ための変調制御装置をさらに含み、前記変調制御装置の
前記出力が前記変調器の制御入力に接続してあってもよ
い（Ｅ−３）。このＥ−３において、変調制御装置はメ
ッセージを受信するように接続され、前記変調制御装置
は前記変調器を制御して、リセット信号、割り込み信
号、データ信号のグループから１つを刻時及びメッセー
ジ組み合せ信号に提供するようにしてよい（Ｅ−４）。
このＥ−４において、変調制御装置は入力と出力とを有
しメッセージを一組のビットシーケンスに変換するため
の変調状態マシンを含み、前記変調状態マシンの前記入
力はメッセージを受信するように接続され、前記変調状
態マシンの前記出力は前記変調器の前記制御入力へ接続
されるようにしてもよい（Ｅ−５）。

【００２５】Ｆ．請求項６に関して 請求項６記載の発明の刻時及びメッセージ組み合せ信号
からメッセージ信号を提供するための装置は、入力と出
力とを有し、前記刻時及びメッセージ組み合せ信号の周
期に対して同期的に前記刻時及びメッセージ組み合せ信
号を復調してビットシーケンスを作成するための復調ユ
ニットと、入力と出力とを有し、前記入力が前記復調ユ
ニットの前記出力に接続されて、前記復調ユニットから
受信した一組のビットシーケンスからメッセージ信号を
作成するためのメッセージ組立ユニットと、を備えてい
る。

【００２６】請求項６において、復調ユニットは入力と
出力とを有する積分器を含み、前記積分器の入力は前記
復調ユニットの入力に接続され、前記積分器の前記出力
が前記復調ユニットの出力に接続されていてもよい（Ｆ
−１）。このＦ−１において、復調ユニットは入力と出
力を有する混合器をさらに含み、前記混合器の前記入力
は前記復調ユニットの入力に接続され、前記混合器の前
記出力は前記積分器の入力に接続されていてもよい（Ｆ
−２）。

【００２７】また、請求項６において、メッセージ組立
ユニットはリセット信号、割り込み、データ・ワードの
グループからの１つとしてメッセージ信号を出力するた
めの状態マシンを含んでいてもよい（Ｆ−３）。

【００２８】Ｇ．請求項７に関して 請求項７記載の発明の直角位相正弦波信号を生成するた
めの装置は、ベースとエミッタとコレクタとを有する第
１のトランジスタと、第１の巻線と第２の巻線とを有す
るトランスとを含み、前記トランスの前記第１の巻線が
前記第１のトランジスタの前記ベースに接続され、前記
トランスの前記第２の巻線が前記第１のトランジスタの
前記コレクタと電圧基準に接続され、前記第１のトラン
ジスタの前記コレクタが前記装置の第１の出力を形成す
るアームストロング型ＲＦ発振器と、ベースとエミッタ
とコレクタとを有し、前記ベースが前記電圧基準に接続
され、前記コレクタが前記電圧基準に接続されて前記装
置の第２の出力を形成する第２のトランジスタと、入力
と出力とを有し、前記第１のトランジスタの前記エミッ
タと前記第２のトランジスタの前記エミッタが前記入力
に接続され、前記出力が電気的接地に接続される電流供
給源と、を備えている。

【００２９】Ｈ．請求項８に関して 請求項８記載の発明の刻時のための方法は、マスタユニ
ット内部で一組の正弦波タイミング基準信号を生成する
段階と、前記一組の正弦波タイミング基準信号内部の第
１の正弦波タイミング基準信号を第１の局部ユニットで
受信する段階と、前記第１の正弦波タイミング基準信号
を用いて第１の局部タイミング信号を生成する段階と、
を有している。

【００３０】請求項８において、一組の正弦波タイミン
グ基準信号は第１の正弦波タイミング基準信号と第２の
正弦波タイミング基準信号とを含み、前記第１の正弦波
タイミング基準信号は前記第２の正弦波タイミング基準
信号に対して固定位相関係を維持するようにしてよい
（Ｈ−１）。このＨ−１において、位相関係が直角位相
関係であってもよい（Ｈ−２）。

【００３１】また、請求項８において、第１の局部タイ
ミング信号を生成する段階は第１の正弦波タイミング基
準信号に対して位相固定された局部タイミング基準信号
を生成する段階を含んでいてもよい（Ｈ−３）。

【００３２】さらに、請求項８において、第１の局部タ
イミング信号を生成する段階は、オフセット信号を生成
する段階と、前記オフセット信号と第１の正弦波タイミ
ング基準信号を用いて周波数変換を実行する段階と、を
含んでいてもよい（Ｈ−４）。このＨ−４において、第
１の局部タイミング信号を生成する段階は高周波混合積
信号を制限器へ提供して前記第１の局部タイミング信号
を作成する段階をさらに含んでいてもよい（Ｈ−５）。

【００３３】また、請求項８において、周波数分周した
第１の局部タイミング信号を生成する段階と、周波数分
周した第１の正弦波タイミング基準信号を生成する段階
と、前記周波数分周した前記第１の局部タイミング信号
を前記周波数分周した前記第１の局部タイミング信号に
位相固定する段階と、をさらに含んでいてもよい（Ｈ−
６）。このＨ−６において、周波数分周した第１の局部
タイミング信号を生成する段階は周波数分周器定数をプ
ログラム的に指定する部分段階を含んでいてもよい（Ｈ
−７）。

【００３４】また、請求項８において、一組の正弦波タ
イミング基準信号内の第１の正弦波タイミング基準信号
を第２の局部ユニットで受信する段階と、前記第２の局
部ユニット内で前記第１の正弦波タイミング基準信号を
用いて第２の局部タイミング信号を生成する段階と、を
さらに含んでいてもよい（Ｈ−８）。このＨ−８におい
て、単一の拡張可能な受動信号分配手段を用いて各々の
局部ユニットに第１の正弦波タイミング基準信号を分配
する段階をさらに含んでいてもよい（Ｈ−９）。

【００３５】Ｉ．請求項９に関して 請求項９記載の発明の刻時とメッセージ配送の組み合せ
のための方法は、マスタユニット内で一組の正弦波タイ
ミング基準信号を生成する段階と、第１の制御信号に従
って第１の正弦波タイミング基準信号の振幅を変調する
段階と、局部ユニットで前記変調した第１の正弦波タイ
ミング基準信号を受信する段階と、前記一組の正弦波タ
イミング基準信号内の正弦波タイミング基準信号を用い
て局部タイミング信号を生成する段階と、前記第１の正
弦波タイミング基準信号を復調してメッセージ信号を作
成する段階と、を有している。

【００３６】請求項９において、一組の正弦波タイミン
グ基準信号が第１の正弦波タイミング基準信号と第２の
正弦波タイミング基準信号とを含み、前記第１，２の正
弦波タイミング基準信号が固定位相関係を維持するよう
にしてもよい（Ｉ−１）。このＩ−１において、位相関
係は直角位相関係であってもよい（Ｉ−２）。

【００３７】また、請求項９において、前記メッセージ
信号はリセット信号、割り込み信号、データ・ワードの
グループからの１つを含んでいてもよい（Ｉ−３）。さ
らに、請求項９において、第２の制御信号に従って一組
の正弦波タイミング基準信号内の第２の正弦波タイミン
グ基準信号の振幅を変調する段階をさらに含んでいても
よい（Ｉ−４）。このＩ−４において、第１の正弦波タ
イミング基準信号の振幅を変調する段階と第２の正弦波
タイミング基準信号の振幅を変調する段階は象限振幅変
調に従って実行されるようにしてもよい（Ｉ−５）。

【００３８】さらに、請求項９において、変調段階は第
１の正弦波タイミング基準信号の周期に等しい速度で行
なわれるようにしてもよい（Ｉ−６）。

【００３９】また、請求項９において、復調する段階
は、変調した第１の正弦波タイミング基準信号の整流し
たものを作成する段階と、変調した第１の正弦波タイミ
ング基準信号の前記整流したものをこれの周期の一部に
わたって積分する段階と、を含んでいてもよい（Ｉ−
７）。このＩ−７において、積分段階の間に生成した値
に基づいてビットシーケンスを生成する段階をさらに含
んでいてもよい（Ｉ−８）。

【００４０】Ｊ．請求項１０に関して 請求項１０記載の発明の刻時とメッセージ配送の組み合
せのための方法は、マスタユニット内部で一組の基本的
機能信号を生成し、この一組の基本的機能信号内の各々
の基本的機能信号が前記一組の基本的機能信号内の他の
信号に対して所定のタイミング関係を維持する段階と、
前記一組の基本的機能信号内の第１の信号を前記一組の
基本的機能信号と同期して変調する段階と、前記一組の
基本的機能信号と同期して局部ユニット内で局部タイミ
ング信号を生成する段階と、前記一組の基本的機能信号
と同期して前記局部ユニット内で前記第１の信号を復調
する段階と、を有している。

【００４１】Ｋ．請求項１１に関して 請求項１１記載の発明の刻時のための装置は、マスタユ
ニット内で一組の正弦波タイミング基準信号を生成する
ための手段と、前記一組の正弦波タイミング基準信号内
の第１の正弦波タイミング基準信号を用いて局部ユニッ
ト内で局部タイミング信号を生成するための手段と、を
備えている。

【００４２】請求項１１において、局部タイミング信号
を生成するための手段は、オフセット信号を生成するた
めの手段と、第１の正弦波タイミング基準信号と前記オ
フセット信号を用いて周波数変換を実行するための手段
と、を含んでいてもよい（Ｋ−１）。

【００４３】Ｌ．請求項１２に関して 請求項１２記載の発明の周波数可変な刻時のための装置
は、マスタユニット内で一組の正弦波タイミング基準信
号を生成するための手段と、局部ユニット内で局部タイ
ミング信号周波数をプログラム的に指定するための手段
と、前記一組の正弦波タイミング基準信号内の第１の正
弦波タイミング基準信号を用いて前記局部ユニット内で
プログラム的に指定した周波数を有する局部タイミング
信号を生成するための手段と、を備えている。

【００４４】Ｍ．請求項１３に関して 請求項１３記載の発明の刻時とメッセージ配送の組み合
せのための装置は、一組の正弦波タイミング基準信号を
マスタユニット内で生成するための手段と、前記一組の
正弦波タイミング基準信号内の第１の正弦波タイミング
基準信号の振幅を変調するための手段と、前記一組の正
弦波タイミング基準信号内の正弦波タイミング基準信号
を用いて局部ユニット内で局部タイミング信号を生成す
るための手段と、前記第１の正弦波タイミング基準信号
を復調するための手段と、を備えている。

【００４５】Ｎ．請求項１４に関して 請求項１４記載の発明の刻時とメッセージ配送の組み合
せのための装置は、マスタユニット内で一組の基本機能
信号を生成し、この一組の基本機能信号内の各々の基本
機能信号が他の基本機能信号各々に対して所定のタイミ
ング関係を維持するための手段と、前記一組の基本機能
信号と同期してこの一組の基本機能信号内の第１の基本
機能信号を変調するための手段と、前記一組の基本機能
信号と同期して局部ユニット内で局部タイミング信号を
生成するための手段と、前記一組の基本機能信号と同期
して前記局部ユニット内で前記第１の基本機能信号を復
調するための手段と、を備えている。

【００４６】Ｏ．これらの発明の概要 本発明は、位相同期で周波数可変の刻時、メッセージ配
送等のためのシステム、方法及びその装置である。本シ
ステムは、マスタ刻時ユニット（マスタユニット）と、
端末処理を有するシステムバスと、少くとも１つの局部
刻時ユニット（局部ユニット）とを含むのが好ましい。
マスタ刻時ユニット内部で構成した基準系が水晶周波数
基準発振回路の出力に位相固定した第１，２のシステム
基準信号を生成する。第１，２のシステム基準信号は正
弦波信号で象限位相関係を有する。変調状態マシンは外
部供給源からのメッセージ信号を受信し，メッセージ信
号をビット列に同期的に変換し、レベル変換を実行して
各々のビット列を情報信号に変換する。変調器は情報信
号に基づいて第１，２のシステム基準信号に直接搬送波
増幅変調を実行し、変調システム基準信号をシステムバ
スに出力する。システムバスは変調システム基準信号を
各々の局部刻時ユニットへ分配する伝送線として実装す
るのが好ましい。この方法でのシステムバスの実装によ
り、マスタ刻時ユニットから任意の局部刻時ユニットの
何れかへ送信した信号の到着時刻の正確な決定ができ
る。

【００４７】各々の局部刻時ユニット内で、局部基準発
振回路が第１，２の変調システム基準信号に位相固定し
た第１，２の局部基準信号を生成する。さらに、局部タ
イミング発振回路（ＬＴＯ）がオフセット信号を生成す
る。好ましくは、オフセット信号の周波数はシステム基
準信号の周波数より高い。混合器と二重化装置が第２の
局部基準信号とオフセット信号から周波数増加変換を経
由して局部タイミング信号を生成する。つまり、局部タ
イミング信号の周波数はオフセット信号の周波数とシス
テム基準信号の周波数の和に等しいのが好ましい。局部
タイミング信号は局部タイミング線に出力されて、好ま
しくは、局部刻時ユニットに関連した１つ又はそれ以上
の外部要素へタイミング情報を提供する。

【００４８】第１，２の周波数分周器は、各々周波数を
分周した局部タイミング信号と周波数分周した第２の局
部基準信号を位相周波数検出器へ提供する。位相周波数
検出器はＬＴＯで生成したオフセット信号の周波数を制
御する調整信号を出力する。この方法で、周波数分周し
た局部タイミング信号は周波数分周した第２の局部基準
信号に位相固定される。

【００４９】第１の周波数分周器は分周器定数ｋ１を特
徴とし、第２の周波数分周器は分周器定数ｋ２を特徴と
する。好適な実施の形態において、第１，２の周波数分
周器は再設定可能な論理装置、例えば、フィールドプロ
グラマブル・ゲートアレイ（ＦＰＧＡ）を用いて実現す
る。このような実装により分周器定数ｋ１，ｋ２の選択
的な変更を提供し、これによって任意の時刻に局部タイ
ミング信号の周波数のプログラム可能な仕様を容易にす
る。従って、本発明は、任意の局部刻時ユニットの何れ
かから出力する周波数を他の局部刻時ユニットの何れか
らも独立して容易に変更することができるような手段を
提供する。

【００５０】各々の局部刻時ユニット内部で、コヒーレ
ント受信ユニットが変調システム基準信号を同期的に復
調しマスタ刻時ユニット内部の変調器で第１，２のシス
テム基準信号に符号化されたビット列を復元する。メッ
セージ組立ユニットは信号方式に従ってビット列をメッ
セージとデータに復号する。メッセージは同期システム
リセット信号、システム割込信号、システムイベント信
号を選択的に含む。データセレクタはメッセージを第１
又は第２の信号チャンネルのどちらかに出力する。メッ
セージ組立ユニット内部で、データ信号はデータ・ワー
ドにまとめられ、その各々が同期データチャンネルに出
力される。

【００５１】

【発明の実施の形態】本発明の実施の一形態を図面に基
づいて説明する。図１を参照すると、本発明に従って作
製した位相同期で周波数可変の刻時及びメッセージ配送
のためのシステム１０の好適な実施の形態のブロック図
が図示してある。好ましくは、システム１０はマスタ刻
時ユニット１２、システムバス１４、回線端末処理２
０、及び、少くとも１つの局部刻時ユニット２２を含
む。好ましくは、システム１０は複数の局部刻時ユニッ
ト２２を含む。マスタ刻時ユニット１２はシステムバス
１４の第１の線１６に接続した第１の出力と、システム
バス１４の第２の線１８に接続した第２の出力と、第１
のメッセージ線４０経由でメッセージ信号供給源に結合
した入力と、リセット線４２経由でシステム１０の１つ
又はそれ以上の外部要素へリセット信号を提供するリセ
ット出力とを有する。メッセージ信号供給源はシステム
１０外部のコンピュータが望ましい。

【００５２】各々の局部刻時ユニット２２はシステムバ
ス１４の第１，２の線１６，１８に接続した第１，２の
入力を有する。各々の局部刻時ユニット２２は局部タイ
ミング線２４経由でシステム１０の外部の１つ又はそれ
以上の要素へ局部タイミング信号を提供するタイミング
出力と、第１のロック指示線２４０経由で１つ又はそれ
以上の外部要素へ第１のロック信号を提供するロック出
力と、第１の信号チャンネル３２０経由で外部要素へ第
１の組の信号を提供する第１の信号出力と、第２の信号
チャンネル３３０経由で外部要素へ第２の組の信号を提
供する第２の信号出力と、同期データチャンネル３４０
経由で外部要素へデータを提供するデータ出力とを有す
る。回線端末処理２０はシステムバス１４の第１の線１
６と第２の線１８に各々接続した第１，２の入力を有す
る。回線端末処理２０はシステムバス１４とインピーダ
ンス整合するのが望ましい。別の実施の形態において、
システムバス１４が２本１６，１８以上の線を含み、こ
のような線の各々が回線端末処理２０で端末処理される
ことが当業者には理解されよう。

【００５３】マスタ刻時ユニット１２内部で、システム
基準信号はシステム全体の周波数基準を提供するために
生成される。マスタ刻時ユニット１２内部の要素は第１
のメッセージ線４０経由で受信したメッセージ信号に従
ってシステム基準信号を選択的に変調する。システムバ
ス１４は各々の局部刻時ユニット２２へ変調したシステ
ム基準信号を供給する。各々の局部刻時ユニット２２内
部で、局部タイミング信号が生成され、システム基準信
号が復調される。１つ又はそれ以上のシステム１０外部
の要素は局部タイミング信号、復調したシステム基準信
号、及び／又は復調したシステム基準信号から取り出し
た情報を使用するのが望ましい。本明細書において、外
部要素は望ましくは処理ユニット、コンピュータ、又
は、コンピュータ・システムに付随する装置である。本
発明のシステム１０は並列計算システム、例えば、米国
特許出願第０８／４２３，５６０号（発明の名称「スケ
ーラブル、並列、動的再設定可能な計算環境のシステム
及び方法」）に記載されているようなシステムの状況内
で使用するのが望ましい。

【００５４】本発明の各々の要素の内部構造と機能につ
いては、以下に説明する。

【００５５】ａ．マスタ刻時ユニット 図１を再度参照すると、マスタ刻時ユニット１２は校正
基準システム（ＣＲＳ）３０、変調器３２、変調状態マ
シン（ＭＳＭ）３４、第１の分配増幅器３６、第２の分
配増幅器３８を含むのが望ましい。ＣＲＳ３０は変調器
３２の第１，２の搬送波入力に各々接続した第１，２の
基準出力、基準線７１５経由でＭＳＭ３４に接続した第
３の基準出力、マスタ刻時ユニット１２のリセット出力
を形成するリセット出力とを有する。第１，２の搬送波
入力に加えて、変調器３２はＭＳＭ３４の第１，２の変
調出力に各々接続した第１，２の変調入力を有する。変
調器３２はさらに第１の分配増幅器３６の入力に接続し
た第１の出力と、第２の分配増幅器３８の入力に接続し
た第２の出力を有する。前述の接続以外にも、ＭＳＭ３
４はマスタ刻時ユニット１２の入力を形成する入力も有
し、ここでメッセージ信号を受信する。最後に、第１の
分配増幅器３６はマスタ刻時ユニット１２の第１の出力
を形成する出力を有し、第２の分配増幅器３８はマスタ
刻時ユニット１２の第２の出力を形成する出力を有す
る。

【００５６】典型的な実施の形態において、第１，２の
分配増幅器３６，３８はナショナルセミコンダクタＬＭ
６１８１電流フィードバック演算増幅器（ナショナルセ
ミコンダクタ社、カリフォルニア州サンタクララ）を用
いて実現している。ＣＲＳ３０は望ましくは第１のシス
テム基準信号と第２のシステム基準信号をこれらの第
１，２の基準出力各々で生成して、システム基準信号を
作成する。好適な実施の形態において、第１，２のシス
テム基準信号は象限位相関係を有する正弦波信号であ
る。つまり、第１，２のシステム基準信号の間の位相差
はπ／２である。

【００５７】図２を参照すると、校正基準システム３０
の第１の好適な実施の形態のブロック図が図示してあ
る。ＣＲＳ３０は望ましくは水晶周波数基準発振回路７
０、システム象限基準発振回路（ＱＲＯ）７２、第１の
位相検出器７４、第１のループフィルタ７６、第１の電
力分割器７８、第２の電力分割器８０、第１のバッファ
増幅器８２、第２のバッファ増幅器８４、振幅検出ユニ
ット８８、校正制御ユニット９０を含む。水晶周波数基
準発振回路７０はオリジナルの周波数基準信号を生成す
る従来の水晶発振回路が望ましい。オリジナルの周波数
基準信号は第１，２のシステム基準信号を位相固定する
基本周波数として用い、これについては後述する。シス
テムＱＲＯ７２は図７との関連で後述するような方法で
同相基準信号と直角位相基準信号を生成するのが望まし
い。第１の位相検出器７４と第１のループフィルタ７６
はオリジナルの周波数基準信号と直角位相基準信号（さ
らには同相基準信号も）の間の位相固定を維持するため
の従来のフェーズ・ロックド・ループ（ＰＬＬ）を形成
する。システムＱＲＯ７２はオリジナルの周波数基準信
号と第２の電力分割器８０が提供する直角位相基準信号
の第１の省電力信号を受信するように接続される。シス
テムＱＲＯ７２は第１のループフィルタ７６に第１の位
相エラー信号を供給するように接続され、フィルタ７６
は第１の校正線７７経由でシステムＱＲＯ７２へ第１の
調整信号を供給するように接続される。好適な実施の形
態において、第１の位相検出器７４はＩ型位相検出器、
第１のループフィルタ７６はローパスフィルタで、両者
とも当業者には容易に理解される従来の方法で位相固定
を実現するために用いる。システムＱＲＯ７２はさらに
第２の校正線５１経由で校正制御ユニット９０から校正
信号を受信するように接続され、これについては図４を
参照して以下で詳細に説明する。

【００５８】第１，２の電力分割器７８，８０は、望ま
しくは同相と直角位相基準信号を各々受信するように接
続した従来の平衡電力分割回路を含む。第１の電力分割
器７８は、校正制御ユニット９０に同相基準信号の第１
の省電力信号を、振幅検出ユニット８８に同相基準信号
の第２の省電力信号を、第１のバッファ増幅器８２に同
相基準信号の第３の省電力信号を、各々提供する。同様
に、第２の電力分割器８０は、振幅検出ユニット８８に
直角位相基準信号の第２の省電力信号を、また第２のバ
ッファ増幅器８４に直角位相基準信号の第３の省電力信
号を提供する。好適な実施の形態において、第２の省電
力な同相基準信号と第２の省電力な直角位相基準信号は
同一のピーク振幅を有し、第３の省電力な同相及び直角
位相基準信号も同じである。第１のバッファ増幅器８２
はＣＲＳ３０の第１の基準出力を形成する出力を有し、
第１のシステム基準信号を出力する。同様に、第２のバ
ッファ増幅器８４はＣＲＳ３０の第２の基準出力を形成
する出力を有し第２のシステム基準信号を出力する。前
述のように同相及び直角位相基準信号は各々オリジナル
の周波数基準信号に位相固定される。第１，２のシステ
ム基準信号は同相及び直角位相基準信号の省電力バージ
ョンであるので、第１，２のシステム基準信号はオリジ
ナルの周波数基準信号にも位相固定される。

【００５９】振幅検出ユニット８８は、望ましくは２つ
の従来の振幅検出器を含み、第１の振幅検出器が同相振
幅信号を提供し、第２の振幅検出器が直角位相振幅信号
を提供するようにする。本明細書で説明しているシステ
ム１０は本質的に交流（ＡＣ）結合であることが当業者
には理解されよう。別の実施の形態において特定の直流
（ＤＣ）レベルの維持が必要であれば、１つ又はそれ以
上のＤＣオフセットを検出するための回路を振幅検出ユ
ニット８８と類似の方法で、当業者には容易に理解され
る方法で含めることができる。

【００６０】校正制御ユニット９０はＣＲＳ３０内部で
生成した信号を受信して一組の校正信号を生成し、これ
が第２の校正線５１経由でシステムＱＲＯ７２へ提供さ
れる。校正制御ユニット９０は望ましくは、周波数入力
線９１経由でオリジナルの周波数基準信号、第２の固定
指示線９２経由で第１の位相検出器７４から出力する第
２の固定信号、電力監視線９３経由で第１の省電力の同
相基準信号、第１の増幅線９６経由の同相増幅信号、第
２の増幅線９７経由の直角位相増幅信号を受信する。校
正制御ユニット９０はさらにＣＲＳ３０のリセット出力
を形成する同期電源投入／リセット（ＰＯＲ）信号とＣ
ＲＳ３０の第３の基準出力を形成する電圧基準信号を出
力する。

【００６１】ここで図４を参照すると、校正制御ユニッ
ト９０の好適な実施の形態のブロック図が図示してあ
る。校正制御ユニット９０は、望ましくは、第１の振幅
差動増幅器１２０、第２の振幅差動増幅器１２４、第１
の振幅エラー積分器１２２、第２の振幅エラー積分器１
２６、ＤＣ基準電圧１３０、第１の制限器１３２、第１
の周波数‐電圧（Ｆ‐Ｖ）変換器１３４、第２のＦ‐Ｖ
変換器１３６、周波数差動増幅器１３８、周波数エラー
積分器１４０、ＰＯＲ積分器１４２、第１のフリップフ
ロップ１４４、第２のフリップフロップ１４６を含む。

【００６２】第１の増幅線９６経由で同相振幅信号を受
信するように接続された第１の振幅差動増幅器１２０
は、さらにＤＣ基準電圧１３０の出力へ接続した入力を
有する。第１の振幅差動増幅器１２０は第１の振幅エラ
ー積分器１２２で受信される振幅エラー信号を出力し、
第１の振幅エラー積分器１２２が第１のレベル調整信号
を出力する。同様に、第２の振幅差動増幅器１２４は第
２の振幅線９７とＤＣ基準電圧１３０の出力の両方に接
続した入力を有する。第２の振幅差動増幅器１２４は振
幅エラーを出力し、これを第２の振幅エラー積分器で受
信して第２のレベル調整信号を出力する。

【００６３】第１のＦ‐Ｖ変換器１３４は周波数入力線
９１経由でオリジナルの周波数基準信号を受信し、第１
の電圧をこれに応じて出力する。図５を参照すると、第
１のＦ‐Ｖ変換器１３４の好適な実施の形態のブロック
図が図示してある。第１のＦ‐Ｖ変換器１３４は、望ま
しくは図示した伝送特性を有するハイパスフィルタ１５
０、ピーク検出器１５２、出力バッファ１５４、コンデ
ンサ１５６を含む。ハイパスフィルタ１５０の禁止帯エ
ッジは望ましくは図５に図示したように定義し、ここで
ｆ_ref は水晶周波数基準発振回路７０による周波数出力
とする。

【００６４】第２のＦ‐Ｖ変換器１３６は第１のＦ‐Ｖ
変換器１３４と同一の構造及び伝送特性を有するのが望
ましい。第１の制限器１３２との組み合せで、第２のＦ
‐Ｖ変換器１３６は電力監視線９３経由で第１の省電力
の同相基準信号を受信し、従来の方法で第２の電圧を出
力する。周波数差動増幅器１３８は、第１，２の電圧の
間の電圧エラーを表わす電圧エラー信号を出力し、第１
のＦ‐Ｖ変換器１３４と第２のＦ‐Ｖ変換器１３６の入
力に印加される信号間の電圧で表わされる周波数エラー
を生成する。周波数エラー積分器１４０は周波数差動増
幅器１３８の出力を受信し第２のチューニング信号を出
力する。

【００６５】第１のレベル調節信号、第２のレベル調節
信号、第２のチューニング信号の各々は校正制御ユニッ
ト９０から出力されて第２の校正線５１経由でシステム
ＱＲＯ７２へ供給される。

【００６６】前述のように、校正制御ユニット９０はマ
スタ刻時ユニット１２のリセット出力を形成する同期Ｐ
ＯＲ信号を出力する。同期ＰＯＲ信号はＰＯＲ積分器１
４２、第１のフリップフロップ１４４、第２のフリップ
フロップ１４６経由で生成される。ＰＯＲ積分器１４２
はシステム電源電圧がＰＯＲ条件後に所定レベルで安定
したことを表わす初期ゲート信号を生成する。図６を参
照すると、ＰＯＲ積分器１４２の好適な実施の形態のブ
ロック図が図示してある。ＰＯＲ積分器１４２は第１の
差動増幅器１６０、第１のエラー積分器１６２、第２の
差動増幅器１６４、第２のエラー積分器１６６、比較器
１６８を含む。第１の差動増幅器１６０は電気的接地へ
接続した第１の入力、システム電源１７０の電圧出力へ
接続した第２の入力、第１のエラー積分器１６２の入力
へ接続した出力を有する。第２の差動増幅器１６４はシ
ステム電源１７０の電圧出力へ接続した第１の入力、第
１のエラー積分器１６２の出力へ接続した第２の入力、
第２のエラー積分器１６６の入力へ接続した出力を有す
る。最後に、比較器１６８は第１のエラー積分器１６２
の出力へ接続した第１の入力と第２のエラー積分器１６
６の出力へ接続した第２の入力を有する。比較器１６８
は、さらにＰＯＲ積分器１４２の出力を形成する出力も
有する。

【００６７】第１の差動増幅器１６０は、電気的接地に
対するシステム電源電圧の上昇を測定し、これが、図６
ではＶ₁ で図示してある。第１のエラー積分器１６２は
Ｖ₁の積分を出力するので、第２の差動増幅器１６４は
Ｖ₁ を積分したものに対するシステム電源電圧の上昇を
測定し、これが、図６でＶ₂ として図示してある。第２
のエラー積分器１６６は比較器１６８にＶ₂ の積分を出
力する。好適な実施の形態において、第１のエラー積分
器１６２の時定数は第２のエラー積分器１６６の時定数
より大幅に、例えば、１０倍程度短い。

【００６８】何れかの時定数の正確な値が回路動作に重
要な影響を与えないことが当業者には理解されよう。Ｐ
ＯＲ積分器１４２はそれ自身に関して電源電圧の二重積
分を、２つの異なる充電速度で実行する。比較器１６８
は第１，２のエラー積分器１６２，１６６の出力を受信
して電源電圧が安定したか又は充電を停止したことを表
わす初期ゲート信号を出力する。

【００６９】ＰＯＲ積分器１４２内部の各々の要素は、
システム電源１７０からの電力を受信するのが望まし
い。典型的なスイッチング電源は、その平均出力電圧の
およそ５０〜７０％のところでスイッチング屈曲を示
す。スイッチング電源の出力電圧が上昇する速度は、負
荷インピーダンスによって僅かに発振し得ることと、こ
の速度は、一般に、スイッチング屈曲点を過ぎると減少
すること、が当業者には理解されよう。また、ＰＯＲ積
分器１４２内部の回路動作は、システム電源電圧が最終
的な値に達する前に始まることが当業者には理解されよ
う。本明細書において、回路動作は、システム電源電圧
が最終値の約４０％に達した時点で始まり、通常の５Ｖ
システム電源では２Ｖに等しいと仮定する。

【００７０】第１，２の差動増幅器１６０，１６４は、
システム電力の最初の印加で電圧差の測定を開始し、出
力における電圧上昇速度はシステム電源電圧が上昇する
速度に明らかに依存している。回路動作が始まるまで、
比較器１６８の出力は低インピーダンス低電圧出力を提
供する。望ましくは、比較器１６８は入力におけるゼロ
電圧付近の印加で回路動作開始時のマイナス端子に向か
ってわずかな重みが加わるようにバイアスしておく。シ
ステム電源電圧が回路動作を開始する点まで増加した
ら、第１，２のエラー積分器１６２，１６６により行な
われる積分で初期電源電圧の発振が大幅にダンプされ
る。第１，２のエラー積分器１６２，１６６間の時定数
の関係により第１のエラー積分器１６２の出力は第２の
エラー積分器１６６の出力より非常に速く増加するよう
になる。第１のエラー積分器１６２の出力が第２のエラ
ー積分器１６６の出力より大きくなると比較器１６８は
出力高電位状態になる。比較器１６８の出力は回路動作
が開始した後でシステム電源電圧の増加に続けてゆっく
りと増加する。最終的に第１のエラー積分器１６２の出
力はシステム電源電圧の最終値より僅かに低いレベルで
飽和する。第２のエラー積分器１６６の出力は電源電圧
が時間的に変化しなくなるまで上昇し続ける。つまり、
第２のエラー積分器１６６の出力が第１のエラー積分器
１６２の飽和出力より大きくなると、比較器１６８の出
力は急激に低電圧状態に切り換り、システム電源電圧が
最終値で安定したことを示す。初期ゲート信号を表わす
典型的な波形が図６の比較器１６８の出力に図示してあ
る。

【００７１】典型的な実施の形態において、第１の差動
増幅器１６０と第１のエラー積分器１６２はどちらも、
第２の差動増幅器１６４と第２のエラー積分器１６６と
同様に単一のナショナルセミコンダクタ社製ＬＭ３９０
０演算増幅器を用いて実現される。当業者にはＰＯＲ積
分器１４２全体を別の実施の形態で単一の集積回路とし
て実現できることが理解されよう。

【００７２】図４を再度参照すると、周波数エラー積分
器１４０はゲート入力で初期ゲート信号を受信するよう
に接続され、これによってシステム電源電圧が安定した
後でのみ第２のチューニング信号が生成されるようにし
てある。第１，２のフリップフロップ１４４，１４６の
各々はリセット入力で初期ゲート信号を受信する。第１
のフリップフロップ１４４は第２の固定指示線９２経由
で第２の固定信号を受信するように接続する。第２のフ
リップフロップ１４６は第１のフリップフロップ１４４
の出力を受信するように接続し、第２のフリップフロッ
プ１４６の出力が同期ＰＯＲ信号を提供する。最後に、
第１，２のフリップフロップ１４４，１４６の各々は第
１の制限器１３２の出力に接続したクロック入力を有す
る。

【００７３】初期ゲート信号がシステム電源電圧の安定
に続けて低電圧状態へ急激に遷移すると、第１，２のフ
リップフロップ１４４，１４６がリセットされ、低電圧
を出力するのが望ましい。第１，２のフリップフロップ
１４４，１４６はシステムＱＲＯ７２の周波数で刻時さ
れる。水晶周波数基準発振回路７０とシステムＱＲＯ７
２の間の位相固定の設定は第２の固定信号が高電圧状態
に遷移した時点で表わされるものと本明細書では仮定す
る。別の実施の形態において、位相固定は低電圧状態へ
の遷移で表わせることが当業者には理解されよう。位相
固定が行なわれたことを第２の固定信号が表わすと、第
２のフリップフロップ１４６の出力、即ち、同期ＰＯＲ
信号が２回のシステムＱＲＯ発振周期の後で高電圧状態
に遷移し、ＣＲＳ３０がＰＯＲ条件の後で安定したこと
を表わす。システムの外部にある要素はＰＯＲ動作を制
御するためのゲート信号として同期ＰＯＲ信号を用いる
のが望ましいが、同期ＰＯＲ信号を他の動作にも使用で
きることは当業者には理解されよう。

【００７４】システムＱＲＯ７２は同相及び直角位相基
準信号を生成し、これが好適な実施の形態では正弦波で
ある。図７を参照すると、システムＱＲＯ７２の好適な
実施の形態のブロック図が図示してある。システムＱＲ
Ｏ７２は望ましくは第１の差動増幅器６０、アームスト
ロング型ＲＦ発振器６２、ベースコモン帰還分岐６４を
含む。アームストロング型ＲＦ発振器６２は、望ましく
は第１のトランジスタＱ₁ と、同相バッファ増幅器と、
バラクタと、トランスＴ₁ に接続したコンデンサを含む
共鳴発振タンクと、複数の抵抗を含む。第１のトランジ
スタＱ₁ のベース、バラクタの出力、コンデンサは各々
トランスＴ₁ の第１の端子に接続される。第１のトラン
ジスタＱ₁ のコレクタはシステム電源を提供するのが望
ましいピーク電圧基準に抵抗結合する。さらに、第１の
トランジスタＱ₁ のコレクタはトランスＴ₁ の第２の端
子に接続し、同相バッファ増幅器の入力へも接続する。
同相バッファ増幅器は図２の第１の電力分割器７８へ同
相基準信号を出力する。

【００７５】ベースコモン帰還分岐６４は望ましくは第
２のトランジスタＱ₂ 、電流供給原、直角位相バッファ
増幅器、複数の抵抗を含む。アームストロング型ＲＦ発
振器６２内部の第１のトランジスタＱ₁ とベースコモン
帰還分岐６４内部の第２のトランジスタＱ₂ のエミッタ
は電流供給源の入力に接続する。第２のトランジスタＱ
₂ のベースは分圧器に接続し、第２のトランジスタＱ₂
のコレクタはピーク電圧基準に接続する。直角位相バッ
ファ増幅器は第２のトランジスタＱ₂ のコレクタに接続
し、直角位相バッファ増幅器は図２に示すように第２の
電力分割器８０へ直角位相基準信号を出力する。

【００７６】システムＱＲＯ７２は第１のレベル調整信
号、第２のレベル調整信号、第２のチューニング信号を
第２の校正線５１経由で受信する。信号の各々は前述し
たような方法で校正制御ユニット９０により生成され
る。同相バッファ増幅器は第１のレベル調整信号を受信
するように接続する。同様に、直角位相バッファ増幅器
は第２のレベル調整信号を受信するように接続する。第
１の差動増幅器６０は、第１の校正線７７経由で第１の
チューニング信号、また、第２の校正線５１経由で第２
のチューニング信号を受信する。第１の差動増幅器６０
は周波数設定点信号を出力し、これが第１のトランジス
タＱ₁ 、コンデンサ、トランスＴ₁ の半分へバラクタ経
由で供給される。周波数設定点信号は共鳴発振タンクの
共鳴周波数を決定し、これが同相及び直角位相基準信号
の周波数を決定する。

【００７７】第１のトランジスタＱ₁ は、システム電力
の印加時にバルクハウゼン発振基準を満たすような充分
な利得を提供するのが望ましい。ベースコモン帰還分岐
６４経由で、アームストロング型ＲＦ発振器６２はベー
スコモン増幅器と相互フィードバックを行なう。アーム
ストロング型ＲＦ発振器６２内部で、第１のトランジス
タＱ₁ は１８０度のフィードバックを提供し、共振トラ
ンスは別の１８０度フィードバックを提供する。第２の
トランジスタＱ₂ への発振入力はベースではなくエミッ
タであることが当業者には理解されよう。つまり、アー
ムストロング型ＲＦ発振器６２内部の第１のトランジス
タＱ₁ とベースコモン帰還分岐６４内部の第２のトラン
ジスタＱ₂ の組み合せがトランスコンダクタンス増幅器
として機能する。つまり、第１のトランジスタＱ₁ のコ
レクタにおける電圧は第２のトランジスタＱ₂ のコレク
タにおける電圧と直角位相関係を維持する。

【００７８】典型的な実施の形態では、システムＱＲＯ
７２はモトローラＭＰＳＨ１０トランジスタ（モトロー
ラ社、イリノイ州ショーンバーグ）、モトローラＭＶ２
０９バラクタ、アミドン・アンド・アソシエーツ社製フ
ェライトコア（アミドン・アンド・アソシエーツ社、カ
リフォルニア州サンタアンナ）を用いて実現している。

【００７９】システムＱＲＯ７２は、別の実施の形態に
おいて、他の種類の直角位相発振器を用いて実現できる
ことが当業者には理解されよう。本発明において、シス
テムＱＲＯ７２は望ましくはシステムＱＲＯ７２の周波
数ダイナミックレンジが２：１以下又はこれと等しくな
るような動作周波数範囲内の動作周波数範囲と中心周波
数を有することを特徴とする。

【００８０】図２及び図４から図７に図示したＣＲＳ３
０の好適な実施の形態はほぼ１．０ＧＨｚまでの周波
数、つまり、超高周波数帯（ＵＨＦ）までの周波数を有
する信号を生成するのに有用である。本実施の形態をお
よそ３００ＭＨｚ以下の周波数で動作させる場合、ＣＲ
Ｓ３０のもっと単純な実現が可能であり、これを図３を
参照して説明する。ここで、図３を参照すると、校正基
準システム３１の第２の実施の形態のブロック図が図示
してある。図２と図３では、同一の符号が理解を助ける
ために用いられている。ＣＲＳ３１の第２の実施の形態
は水晶周波数基準発振回路７０、システム基準発振器７
３、第１の位相検出器７４、第１のループフィルタ７
６、第１の電力分割器７８、第２の電力分割器８０、第
１のバッファ増幅器８２、第２のバッファ増幅器８４、
校正制御ユニット９０を含む。ＣＲＳ３１の第２の実施
の形態において、第１のシステム基準信号は水晶周波数
基準発振回路７０により出力されるオリジナルの周波数
基準信号の第１の電力分割したものから直接供給され
る。第１の位相検出器７４と第１のループフィルタ７６
はオリジナルの周波数基準信号の第２の電力分割した信
号とシステム基準発振器７３から出力される直角位相信
号の間の位相固定を維持するために用いる。つまり、図
３のＰＬＬは所望の直角位相関係を自動的に提供する。
第２のシステム基準信号は直角位相信号の電力分割した
ものから生成する。

【００８１】システムＱＲＯ７２と同様に、システム基
準発振器７３は望ましくは動作周波数範囲とこの動作周
波数範囲内に中心周波数を有することを特徴とする。シ
ステム基準発振器７３の周波数ダイナミックレンジは望
ましくは２：１以下又はこれと等しい。

【００８２】図１ないし図７を参照すると、ＣＲＳ３０
内部の要素は前述の方法で第１，２のシステム基準信号
を生成する。好適な実施の形態において、第１，２のシ
ステム基準信号は直角位相関係を有する正弦波信号であ
る。本明細書において、第１，２のシステム基準信号の
間の関係を用いてシステム基準信号プロトコルを定義す
る。ここで、図２４を参照すると、好適なシステム基準
信号プロトコルを表わす波形図が図示してある。図２４
において、第１のシステム基準信号は“cos”で表わ
し、第２のシステム基準信号は“sin” で表わしてあ
る。好適なシステム基準信号プロトコルにおいて、第
１，２のシステム基準信号の振幅は、（２＾ｎ＊Ｖｍ）
で定義される。本明細書においてはｎは２と定義される
ので、第１，２のシステム基準信号は４Ｖｍに等しい振
幅を有すると定義される。図２４において、４Ｖｍは便
利のためと理解を助けるためにピーク間の振幅で図示し
てある。表１を参照して詳細に後述するように、第１，
２のシステム基準信号を変調する際に、得られる信号は
Ｖｍの増加に従いＶｍと（２＾ｎ＊Ｖｍ）の間の範囲の
振幅を有する。つまり、Ｖｍは振幅変調増分である。Ｖ
ｍとｎの正確な値は、詳細について後述するように、設
計時の選択であることが理解されよう。好適な実施の形
態において、４Ｖｍは１３．０ｄＢｍに等しい。

【００８３】好適なシステム基準信号プロトコルにおい
て、複数の部分区間が第１，２のシステム基準信号の各
々の単一区間内部に定義される。第１のシステム基準信
号において、部分区間は図２４に図示した方法でＲ，
Ｓ，Ｔ，Ｕで表わす。第２のシステム基準信号では、部
分区間はＡ，Ｂ，Ｃ，Ｄで表記する。各々の部分区間は
基準信号区間の１／４、即ち、π／２の位相間隔であ
る。第１のシステム基準信号について部分区間Ｒ，Ｓ，
Ｔ，Ｕは図２４において第２のシステム基準信号の下に
図示してあるが、これは、これらの部分区間が詳細を後
述するように第２のシステム基準信号に関連するタイミ
ングイベントを定義するためである。同様に、第２のシ
ステム基準信号の部分区間Ａ，Ｂ，Ｃ，Ｄは第１のシス
テム基準信号に関連するタイミングイベントを定義し、
図２４で第１のシステム基準信号の上に図示してある。
各々の部分間隔に対応する時間間隔は図２４では“Ｈ”
で定義する。好適なシステム基準信号プロトコルは各々
の部分区間に従って時間間隔Ｈが周波数に対する自動適
応パラメータであるため考慮している何らかの特定の周
波数と無関係に有効になることが当業者には理解されよ
う。変調器３２と各々の局部刻時ユニット２２内部の素
子が実行する動作は好適なシステム基準信号プロトコル
に関して後述する。

【００８４】第１，２のシステム基準信号は協働して各
々の局部刻時ユニット２２へシステムバス１４経由で分
配されるシステム全体のタイミング基準を提供する。変
調器３２、ＭＳＭ３４経由で、本発明ではさらに各々の
局部刻時ユニット２２へ詳細を後述するような方法でメ
ッセージ信号の分配も提供する。

【００８５】ＭＳＭ（変調状態マシン）３４は、望まし
くはメッセージ信号を第１の情報信号と第２の情報信号
に変換する状態マシンである。図８を参照すると、ＭＳ
Ｍ３４の好適な実施の形態のブロック図が図示してあ
る。ＭＳＭ３４は同相制限器７００、直角位相制限器７
０２、ＦＩＦＯバッファ７２０、状態マシン論理回路ユ
ニット７３０、第１のデジタル‐アナログ（Ｄ／Ａ）変
換器７４０、第２のＤ／Ａ変換器７４２を含む。同相制
限器７００と直角位相制限器７０２は各々ＣＲＳ３０か
ら第１，２のシステム基準信号を受信するように接続す
る。

【００８６】好適な実施の形態において、同相制限器７
００は第１のシステム基準信号のゼロクロスを検出し、
直角位相制限器７０２は第２のシステム基準信号のゼロ
クロスを検出する。同相制限器７００は図８でＩＣＬＫ
と表記した同相クロック信号を従来の方法で状態マシン
論理回路ユニット７３０の第１のクロック入力へ出力す
る。類似の方法で、直角位相制限器７０２は図８におい
てＱＣＬＫと表記した直角位相クロック信号を状態マシ
ン論理回路ユニット７３０の第２のクロック入力へ出力
する。同相及び直角位相クロック信号は、図９を参照し
て詳細に後述するような方法で、状態マシン論理回路ユ
ニット７３０の実行する動作をシーケンス化する。同相
及び直角位相クロック信号は各々第１，２のシステム基
準信号と同期しているので、これによってメッセージ信
号から第１，２の情報信号への変換が第１，２のシステ
ム基準信号に同期するようにしている。

【００８７】ＦＩＦＯバッファ７２０は従来のものが望
ましく、従って、ＦＩＦＯ読込回路とＦＩＦＯ出力回路
を含む。ＦＩＦＯバッファ７２０はメッセージ線４０経
由でメッセージ信号を受信するように結合される。メッ
セージ信号は望ましくはＦＩＦＯバッファ７２０のデー
タ入力において受信したデータ信号と、ＦＩＦＯバッフ
ァ７２０の第１のクロック入力で受信したＦＩＦＯ読込
信号を含む。ＦＩＦＯ読込信号は従来の方法でＦＩＦＯ
バッファ７２０へのデータ信号の読み込みを刻時する。
図８において、データ信号は８ビットにわたるように図
示してある。別の実施の形態においてデータ信号が詳細
に後述するような設計時の勘案によってもっと多く又は
少ないビット数にわたることができることは当業者に理
解されよう。

【００８８】状態マシン論理回路ユニット７３０は、Ｆ
ＩＦＯバッファ７２０のデータ出力からのデータ信号を
受信するように接続したデータ入力を有する。状態マシ
ン論理回路ユニット７３０は図８でＲＣＬＫと表記した
ＦＩＦＯ出力信号をＦＩＦＯバッファ７２０の第２のク
ロック入力へ供給するように接続したクロック出力も有
する。ＦＩＦＯ出力信号は従来の方法でＦＩＦＯ出力回
路を刻時し、ＦＩＦＯバッファ７２０から状態マシン論
理回路ユニット７３０へのデータ信号転送を制御する。
状態マシン論理回路ユニット７３０はさらに図８でＥＭ
Ｔ／ＤＶＡＬと表記してあるＦＩＦＯ状態信号をＦＩＦ
Ｏバッファ７２０から受信するように接続した状態入力
も有する。ＦＩＦＯ状態信号は望ましくはＦＩＦＯバッ
ファ７２０が空かどうかを表わす。

【００８９】状態マシン論理回路ユニット７３０はＦＩ
ＦＯバッファ７２０からのデータ信号を読み込み、読み
込んだデータ信号を第１，２のビットシーケンスに変換
し、第１，２のビットシーケンスを第１，２のＤ／Ａ変
換器７４０，７４２各々に出力する。同相と直角位相ク
ロック信号は状態マシン論理回路ユニット７３０により
実行される動作をシーケンス化する。ここで、図９も参
照すると、状態マシン論理回路ユニット７３０の好適な
実施の形態のブロック図が図示してある。状態マシン論
理回路ユニット７３０はラッチレジスタ８００、マルチ
プレクサ８０２、第１の信号ゲート８０４、第２の信号
ゲート８０６、同相最下位ビット（ＬＳＢ）フリップフ
ロップ８１０、同相最上位ビット（ＭＳＢ）フリップフ
ロップ８１２、直角位相ＬＳＢフリップフロップ８１
４、直角位相ＭＳＢフリップフロップ８１６、シーケン
サ８２０を含む。シーケンサ８２０は直角位相クロック
信号ＱＣＬＫとＦＩＦＯ状態信号ＥＭＴ／ＤＶＡＬを受
信して状態マシン論理回路ユニット７３０内部の他の要
素の動作を指示する制御信号を生成する。

【００９０】図９に図示してあるように、シーケンサ８
２０はＦＩＦＯ出力信号ＲＣＬＫ、ラッチレジスタ８０
０へのデータ信号の読み込みを刻時するＬＣＬＫ信号、
マルチプレクサ８０２入力からマルチプレクサ８０２出
力への信号の転送を制御するＩＮＴＥＲＬＥＡＶＥ信
号、第１の信号ゲート８０４と第２の信号ゲート８０６
の動作を制御するＩＤＬＥ信号、ＬＳＢとＭＳＢ各々の
フリップフロップ８１０，８１４，８１２，８１６の動
作を可能にするＥＮＡＢＬＥ信号を生成する。ＥＮＡＢ
ＬＥの状態は、図示したようにＱＣＬＫ，ＥＭＴ／ＤＶ
ＡＬ，ＬＣＬＫ，ＩＤＬＥの状態に依存する。図８から
分かるように、シーケンサ８２０内で生成される各々の
信号はＱＣＬＫに関連する。状態マシン論理回路ユニッ
ト７３０内部で実行される詳細な動作については、ＩＣ
ＬＫ，ＱＣＬＫ，ＬＣＬＫ，ＲＣＬＫ，ＩＮＴＥＲＬＥ
ＡＶＥ，ＥＮＡＢＬＥ，ＩＤＬＥの間のタイミング関係
に従って後述する。

【００９１】ここで、図１０も参照すると、シーケンサ
８２０の好適なタイミング図が図示してある。図１０に
図示してあるように、ＩＣＬＫとＱＣＬＫは直角位相方
形波信号である。ＦＩＦＯバッファ７２０はＲＣＬＫで
決定される間隔で一組のデータ信号を出力する。ＦＩＦ
Ｏバッファ７２０が一組の任意のデータ信号を出力する
と、ＬＣＬＫはラッチレジスタ８００へのこのデータ信
号の組の読み込みを刻時する。ラッチレジスタ８００へ
刻時されたデータ信号は次にラッチレジスタ出力に現
れ、マルチプレクサ８０２の入力に供給される。マルチ
プレクサ８０２は第１又は第２のデータ信号部分集合を
ＩＮＴＥＲＬＥＡＶＥの値に従って出力へ転送する。好
ましくは、第１，２のデータ信号部分セットの各々は一
組のデータ信号のビット数の半分にわたる。本明細書で
考察している８ビットのデータ信号の組では、第１のデ
ータ信号部分集合は、任意のデータ信号の組内部の下位
４ビットを含み、ＩＮＴＥＲＬＥＡＶＥが低電位状態に
あるときにマルチプレクサ８０２出力へ転送されるのが
望ましい。第２のデータ信号部分集合は８ビットのデー
タ信号の組内部の上位４ビットを含みＩＮＴＥＲＬＥＡ
ＶＥが高電位状態にあるときにマルチプレクサ８０２の
出力に転送される。

【００９２】第１の信号ゲート８０４はマルチプレクサ
８０２の出力を受信するように接続される。即ち、ＩＮ
ＴＥＲＬＥＡＶＥの値に従って第１の信号ゲート８０４
は第１のデータ信号部分集合又は第２のデータ信号部分
集合の何れかを受信する。第２の信号ゲート８０６は所
定のアイドル符号を受信するように接続されており、こ
の符号は表１を参照して詳細に後述するような信号プラ
ンに従って定義される。図９から分かるように、アイド
ル符号は好適な実施の形態においては０１０１である。

【００９３】ＩＤＬＥの状態は、 １）マルチプレクサ８０２が出力するデータ信号部分集
合、又は ２）アイドル符号、が状態マシン論理回路ユニット７３
０の同相及び直角位相ＬＳＢ／ＭＳＢフリップフロップ
８１０，８１４，８１２，８１６に配送されるかを決定
する。好適な実施の形態においては、ＩＤＬＥが低電位
状態のときにデータ信号部分集合が状態マシン論理回路
ユニット７３０の同相及び直角位相ＬＳＢ／ＭＳＢフリ
ップフロップ８１０，８１４，８１２，８１６へ第１の
信号ゲート８０４経由で配送される。つまり、ＩＤＬＥ
が低電位状態のとき、ＩＮＴＥＲＬＥＡＶＥが低電位状
態にある期間に、第１のデータ信号部分集合が状態マシ
ン論理回路ユニット７３０の同相及び直角位相ＬＳＢ／
ＭＳＢフリップフロップ８１０，８１４，８１２，８１
６へ転送され、第２のデータ信号部分集合はＩＮＴＥＲ
ＬＥＡＶＥが高電位状態にある期間に状態マシン論理回
路ユニット７３０の同相及び直角位相ＬＳＢ／ＭＳＢフ
リップフロップ８１０，８１４，８１２，８１６へ転送
される。一方、ＩＤＬＥが高電位状態のとき、アイドル
符号が前述のフリップフロップ８１０，８１２，８１
４，８１６へ第２の信号ゲート８０６経由で転送され
る。フリップフロップ８１０，８１４，８１２，８１６
は、第１，２のビットシーケンスを図８の第１，２のＤ
／Ａ変換器７４０，７４２へ後述するように出力する。

【００９４】第１の信号ゲート８０４、第２の信号ゲー
ト８０６の各々は各々フリップフロップ８１０，８１
２，８１４，８１６へ各々接続した第１ないし第４の出
力を有する。同相ＬＳＢ及びＭＳＢフリップフロップ８
１０，８１２は各々任意のデータ信号部分集合又はアイ
ドル符号何れかの各々第１，２のビットを受信する。同
相ＬＳＢ及びＭＳＢフリップフロップ８１０，８１２の
各々はＬＣＬＫをクロック入力で受信する。同相ＬＳＢ
及び同相ＭＳＢフリップフロップ８１０，８１２は各々
協働で図８の第１のＤ／Ａ変換器７４０へ第１のビット
シーケンスを提供する出力を有する。同相ＬＳＢ及びＭ
ＳＢフリップフロップ８１０，８１２と同じような方法
で、直角位相ＬＳＢ及びＭＳＢフリップフロップ８１
４，８１６は各々任意のデータ信号部分集合又はアイド
ル符号何れかの第３，４のビットを各々受信する。直角
位相ＬＳＢ及びＭＳＢフリップフロップ８１４，８１６
の各々はクロック入力でＱＣＬＫを受信する。直角位相
ＬＳＢ及びＭＳＢフリップフロップ８１４，８１６は協
働してＭＳＭの第２のＤ／Ａ変換器７４２へ第２のビッ
トシーケンスを出力する。つまり、同相ＬＳＢ及びＭＳ
Ｂフリップフロップ８１０，８１２による第１のビット
シーケンス出力はＩＣＬＫと同期しており、直角位相Ｌ
ＳＢ及びＭＳＢフリップフロップ８１４，８１６による
第２のビットシーケンス出力はＱＣＬＫと同期する。

【００９５】ＩＮＴＥＲＬＥＡＶＥとＩＤＬＥが低電位
状態にある間、ＩＣＬＫとＱＣＬＫは第１のデータ信号
部分集合内部のビットを状態マシン論理回路ユニット７
３０のフリップフロップ８１０，８１２，８１４，８１
６各々に刻時することが当業者には理解されよう。従っ
て、ＩＮＴＥＲＬＥＡＶＥとＩＤＬＥが低電位状態にあ
る間、第１，２のビットシーケンスは第１のデータ信号
部分集合内の特定のビットを含む。類似の方法で、ＩＮ
ＴＥＲＬＥＡＶＥが高電位状態でＩＤＬＥが低電位状態
のとき、ＩＣＬＫとＱＣＬＫは状態マシン論理回路ユニ
ット７３０のフリップフロップ８１０，８１２，８１
４，８１６各々に第２のデータ信号部分集合を刻時し、
そのため、第１，２のビットシーケンスは第２のデータ
信号部分集合内部の特定ビットを含む。

【００９６】ＩＤＬＥが高電位状態平衡すると、第１，
２のビットシーケンスはアイドル符号内部のビットを含
む。図９に図示したように、ＥＭＴ／ＤＶＡＬが低電位
から高電位へ遷移することで後述するようにＩＤＬＥが
高電位状態になっている時間間隔が得られる。ＦＩＦＯ
バッファ７２０がデータ信号を含む間、ＥＭＴ／ＤＶＡ
ＬはＩＤＬＥと同様に低電位状態である。ＥＭＴ／ＤＶ
ＡＬの高電位状態への遷移は、最後のデータ信号の組が
ＦＩＦＯバッファ７２０から出力されたことを表わす。
このような遷移の後、ＩＤＬＥは １）最後のデータ信号の組の第１のデータ信号部分集合
から生成された第１，２のビットシーケンスが状態マシ
ン論理回路ユニット７３０のフリップフロップ８１０，
８１２，８１４，８１６から出力されるまで、また、 ２）最後のデータ信号の組の第２のデータ信号部分集合
から生成された第１，２のビットシーケンスがフリップ
フロップ８１０，８１２，８１４，８１６から出力され
るまで、低電位状態である。

【００９７】第１，２のビットシーケンスとして第２の
データ信号部分集合が出力された後、ＩＤＬＥは高電位
状態に遷移する。アイドル符号は次にフリップフロップ
８１０，８１２，８１４，８１６で刻時される。第１，
２のビットシーケンスがアイドル符号を含むと、ＩＤＬ
Ｅは低電位状態に遷移し、ＥＮＡＢＬＥも低電位状態に
遷移させる。好適な実施の形態において、ＥＮＡＢＬＥ
はフリップフロップ８１０，８１２，８１４，８１６の
各々のイネーブル入力へ供給されて、さらに、これらの
フリップフロップ８１０，８１２，８１４，８１６への
入力を無効にする。図９に図示してあるように、高電位
状態から低電位状態へのＥＭＴ／ＤＶＡＬの遷移はＦＩ
ＦＯバッファ７２０がまたデータ信号を含むことを表わ
し、ＥＮＡＢＬＥがＬＣＬＫで刻時されて高電位状態に
移行し、これによってまたフリップフロップ入力を有効
にする。

【００９８】第１，２のビットシーケンスが第１のデー
タ信号部分集合、第２のデータ信号部分集合、又は、ア
イドル符号から生成されたかどうかとは無関係に、第
１，２のビットシーケンスはＩＣＬＫとＱＣＬＫの間の
直角位相関係のために図２４に図示してある時間間隔Ｈ
だけ時間的にオフセットされることが当業者には理解さ
れよう。

【００９９】好適な実施の形態において、第１，２のビ
ットシーケンスの各々は２ビットにわたる。つまり、第
１のビットシーケンスは第１の２ビットであり、第２の
ビットシーケンスは第２の２ビットである。第１，２の
ビットシーケンスが別の実施の形態において、これより
多い又は少ないビットにわたることがあることは当業者
には理解されよう。好ましくは、第１，２のビットシー
ケンスが跨るビット数は変調器３２の特性に依存する。
これについては後述する。状態マシン論理回路ユニット
７３０は、第１の２ビットを第１のＤ／Ａ変換器７４０
へ、また、第２の２ビットを第２のＤ／Ａ変換器７４２
へ出力する。

【０１００】第１，２のＤ／Ａ変換器７４０，７４２の
各々は図４の校正制御ユニット９０から基準線７１５経
由で出力されるＤＣ電圧基準出力を受信するように接続
した基準入力を有する。第１のＤ／Ａ変換器７４０は従
来のＤ／Ａレベル変換を実行して第１の２ビットを第１
の情報信号に変換する。同様に、第２のＤ／Ａ変換器７
４２は従来のＤ／Ａレベル変換を介して第２の２ビット
を第２の情報信号へ変換する。第１，２の情報信号の振
幅が各々第１，２の２ビットに従って変化するような好
適な方法については詳細に後述する。

【０１０１】定義から、「ｎ」ビットにわたるビットシ
ーケンスは０から（２＾ｎ−１）の間の値を有する。好
適な実施の形態において、各々の情報信号は等しい振幅
増分で連続的に等間隔に配置された２＾ｎ個の振幅値を
有することができる。各々の可能な振幅値はビットシー
ケンス内の独自のビットパターンに対応する。好適な実
施の形態において、第１のビットシーケンスは２ビット
（即ち、ｎが２に等しい）であって、第２のビットシー
ケンスも同様である。つまり、各々の情報信号は好適な
実施の形態で４種類の振幅値を有する。任意の時刻に、
各々の情報信号の電圧振幅は２ビットシーケンス＜００
＞，＜０１＞，＜１０＞，又は，＜１１＞のうちの１つ
に対応する。

【０１０２】一般に、ＭＳＭ３４はメッセージ信号を第
１，２の情報信号に変換する機能を実行する状態マシン
であることが当業者には理解されよう。つまり、ＭＳＭ
３４のその他の実施が可能であることが当業者には容易
に理解される。

【０１０３】変調器３２は、ＭＳＭ３４から受信した第
１，２の情報信号に従って第１，２のシステム基準信号
を各々変調する。好適な実施の形態において、変調器３
２は第１のシステム基準信号に対して直接搬送波の振幅
変調（ＡＭ）を実行する利得制御増幅器と第２のシステ
ム基準信号に対して直接搬送波ＡＭを実行する利得制御
増幅器とを含む。

【０１０４】図１１を参照すると、第１のシステム基準
信号を変調するための第１の利得制御増幅器１０００の
好適な実施の形態のブロック図が図示してある。第１の
利得制御増幅器１０００はバイアスネットワーク１００
２、基準信号スケーリングネットワーク１００４、デカ
ップリングネットワーク１００６、情報信号スケーリン
グネットワーク１００８、平衡変調器１０１０、利得設
定抵抗１０１２、出力ネットワーク１０１４、レベルシ
フト／利得ブロック１０１６を含む。バイアスネットワ
ーク１００２と基準信号スケーリングネットワーク１０
０４は正と負の電圧基準に各々接続される。基準信号ス
ケーリングネットワーク１００４は第１のシステム基準
信号を受信するように接続され、情報信号スケーリング
ネットワーク１００８は第１の情報信号を受信するよう
に接続される。平衡変調器１０１０はデカップリングネ
ットワーク１００６の出力、並びに基準信号スケーリン
グネットワーク１００４の出力する高低の搬送波信号と
情報信号スケーリングネットワーク１００８の出力する
高低の変調信号を受信する。平衡変調器１０１０は望ま
しくは第１のシステム基準信号に対して直接搬送波振幅
変調（ＡＭ）を実行するための従来の平衡変調器であ
る。直接搬送波ＡＭでは、第１のシステム基準信号の振
幅は第１のシステム基準信号の周期と等しい速度にある
第１の情報信号の振幅に従って符号化される。直接搬送
波ＡＭは従来のＡＭとは明らかに異なり、搬送波信号の
振幅が変調信号の周期全体に発生する振幅変化に従って
連続的に変調される。

【０１０５】平衡変調器１０１０は変調和信号と変調差
信号とをレベルシフト／利得ブロック１０１６の第１，
２の入力へ出力ネットワーク１０１４で伸縮された通り
に出力する。レベルシフト／利得ブロック１０１６は変
調器３２の第１の出力を提供する。典型的な実施の形態
において、平衡変調器１０１０はモトローラＭＣ１５９
６平衡変調器であり、レベルシフト／利得ブロック１０
１６はナショナルセミコンダクタＬＭ６２６４演算増幅
器を使用して実現している。

【０１０６】好適な実施の形態において、変調器３２は
第２の情報信号に従って第２のシステム基準信号に対し
て直接搬送波ＡＭを実行するための第２の利得制御増幅
器（図示せず）も含む。第２の利得制御増幅器は第１の
利得制御増幅器１０００と同一の内部構造を有し、当業
者には容易に理解されるような方法で第２のシステム基
準信号と第２の情報信号を受信するように結合される。

【０１０７】前述のように、第１，２の情報信号は好適
な実施の形態において各々４つの振幅値が特徴である。
第１，２の変調システム基準信号で有り得る振幅は１Ｖ
ｍ，２Ｖｍ，３Ｖｍ，４Ｖｍである。従って、変調シス
テム基準信号の振幅増分はＶｍとなる。

【０１０８】図２５を参照すると、理解を助けるために
好適なシステム基準信号変調プロトコルの波形図が図示
してある。第１，２の変調システム基準信号に起こり得
る振幅は飛び飛びに最大４ＶｍまでのＶｍの整数倍であ
る。図２４と同様に、理解を助けるため複数のＶｍの各
々がピーク間振幅として図示してある。図２５に図示し
た振幅変化のシーケンスは単なる例でしかない。即ち、
第１，２の変調システム基準信号の何れかについて、２
ビットが対応する振幅変化のシーケンスを作成するよう
な何らかの順序でシーケンス化され得る。

【０１０９】好適な実施の形態において、１Ｖｍ，２Ｖ
ｍ，３Ｖｍ，４Ｖｍの値は、０．９１ｄＢｍ，６．９３
ｄＢｍ，１０．４ｄＢｍ，１３．０ｄＢｍの値を各々有
する出力比として定義される。これらの出力比は、５０
Ωのインピーダンスを特徴とするシステムバス１４の第
１，２の線１６，１８において、０．２５Ｖｒｍｓの振
幅又は０．７０Ｖ_p‐p を有する１Ｖｍ、０．５０Ｖｒ
ｍｓの振幅又は１．４１Ｖ_p‐p を有する２Ｖｍ、０．
７５Ｖｒｍｓの振幅又は２．１２Ｖ_p‐p を有する３Ｖ
ｍ、１．００Ｖｒｍｓの振幅又は２．８１Ｖ_p‐p を有
する４Ｖｍに対応する。別の実施の形態において、Ｖｍ
の正確な値を別に定義することができることが当業者に
は容易に理解されよう。また、第１，２の変調システム
基準信号の生成は各々第１，２のシステム基準信号と完
全に同期していることが当業者には理解されよう。

【０１１０】好適な実施の形態において、第１の変調シ
ステム基準信号は４つの飛び飛びの状態を取ることがで
きる。同様に、第２の変調システム基準信号も４つの飛
び飛びの状態を取ることができる。従って、各々の局部
刻時ユニット２２で状態の組み合せをどのように解釈す
るかを表わす信号プランを定義するために１６の状態の
組み合せが利用できることになる。表１を参照すると、
本発明の好適な信号プランを定義する一覧が示されてい
る。表１において、１６種類の独自の状態の組み合せが
定義される。

【０１１１】

【表１】

【０１１２】好適な信号動作の各々については図１２及
び図１３から図２３を参照して詳細に以下で説明する。
本発明の好適な実施の形態は象限振幅変調１６段階変調
方式（ＱＡＭ１６）に従って動作することが当業者には
理解されよう。別のＱＡＭ変調方式、例えば、ＱＡＭ
４，ＱＡＭ６４，又はＱＡＭ２５６を別の実施の形態で
使用できることが当業者には理解されよう。さらに信号
動作に対する別のＱＡＭ状態のマッピング、即ち、別の
信号配置を別の実施の形態で定義できることも当業者に
は理解されよう。

【０１１３】使用する特定のＱＡＭ変調方式又はＱＡＭ
状態マッピングとは無関係に、変調器３２は通常のシス
テム動作中は何時でも非ゼロ振幅を有する信号を出力す
る。つまり、通常のシステム動作中には、システムバス
１４に電流が連続的に存在する。

【０１１４】ｂ．システム全体の信号分配 第１，２の変調システム基準信号は、各々第１，２の分
配増幅器３６，３８経由でシステムバス１４の第１，２
の線１６，１８へ供給される。第１，２のシステム基準
信号は第１，２の線１６，１８経由で各々の局部刻時ユ
ニット２２へ供給される。回線端末処理２０は、当業者
には容易に理解される方法でシステムバス１４のインピ
ーダンスを整合するように選択する。望ましくは、第
１，２の線１６，１８の各々は従来のプリント配線基板
製造工程で製造された集積ワイヤを用いてストリップ線
又はマイクロストリップ伝送線を形成するように実現す
る。第１，２の線１６，１８が伝送線形状で実現される
のが望ましいので、第１，２の線１６，１８は各々単位
長当たり既知のインピーダンスを特徴とする。本発明
は、システムバス１４の第１，２の線１６，１８の何れ
かに沿って多段増幅段を使用しないことが当業者には理
解されよう。つまり、各々の局部刻時ユニット２２はマ
スタ刻時ユニット１２へインピーダンス制御により受動
的に接続されており、従来のシステム並びに方法ではこ
れと対照的に１つ又はそれ以上の増幅段が信号分配径路
に沿って存在している。システムバス１４は前述の方法
で実現されるので、図１でマスタ刻時ユニット１２から
局部刻時ユニット２２へ送信された信号の到着時刻は正
確に決定することができ、位相精度は波長の小数部に等
しくなる。一般に、カスケード式にクロック分配増幅器
列を用いてタイミング信号を分配するシステム並びに方
法ではこの特徴を共有し得ない。

【０１１５】システムバス１４は単位長当たりのインピ
ーダンスが制御されることを特徴とする。従って、シス
テムバス１４の長さを増加させ回線端末処理２０の再配
置により、１つから数千個の局部刻時ユニット２２まで
の範囲で局部刻時ユニット２２を取り付けることができ
るようにシステムバス１４を拡大縮小することができ
る。局部刻時ユニット２２の組が独立した回路基板上に
搭載できることが当業者には理解されよう。つまり、多
数の局部刻時ユニット２２が存在する場合、本発明は従
来のインピーダンス制御ネットワーク電力分割回路を用
いて物理的に独立したシステムバス１４を提供し、これ
によって第１，２の線１６，１８を複製してネットワー
クの電気的性質を変化させることなく基板間の信号経路
の変化に対応させるのが望ましい。当業者には第１の分
配増幅器３６、第２の分配増幅器３８を調節してこのよ
うなネットワーク電力分割回路を用いる時に大電力信号
を出力するのが望ましいことが理解されよう。

【０１１６】ｃ．局部刻時ユニット 図１２を参照すると、局部刻時ユニット２２の好適な実
施の形態のブロック図が図示してある。局部刻時ユニッ
ト２２は、望ましくは、第１の局部バッファ増幅器２３
２、第２の局部バッファ増幅器２３４、コヒーレント受
信ユニット２００、メッセージ組立ユニット２５０、局
部ＱＲＯ２０２、第２の位相検出器２０４、第２のルー
プフィルタ２０６、局部タイミング発振器（ＬＴＯ）２
０８、タイミング信号混合器２１０、タイミング信号フ
ィルタ２１２、混合器端末処理２１４、第１の局部制限
器２１６、第２の局部制限器２１８、第１の基準分割器
２２０、第２の基準分割器２２２、位相周波数検出器２
３０を含む。

【０１１７】第１，２の局部バッファ増幅器２３２，２
３４は各々システムバス１４の第１，２の線１６，１８
へ接続されるので、第１，２の変調システム基準信号を
受信する。前述のようなシステムバス１４の好適な実施
の形態では、各々の局部刻時ユニット２２が基本的に、
又は、全くと言ってよいほど無反射でシステムバス１４
への接続を保持し、本発明のシステム１０があらゆる個
数の局部刻時ユニット２２に対応できるようにすること
が拡張性の上で必要とされる。従って、第１，２の局部
バッファ増幅器２３２，２３４は、各々利得１を有する
高インピーダンス増幅器が望ましい。好適な実施の形態
において、基本的な無反射接続状態は局部刻時ユニット
２２の連結により得られる並列インピーダンスがシステ
ムバス１４のインピーダンスに対して１％以下の時に満
たされる。典型的な実施の形態では、第１，２の局部バ
ッファ増幅器２３２，２３４の各々はナショナルセミコ
ンダクタＬＭ６２６１演算増幅器を用いて実現する。当
業者には第１，２の局部バッファ増幅器２３２，２３４
が有利にもシステムバス１４の提供する一定の低いレベ
ルから局部的使用のための高いレベルへインピーダンス
が変化する局部刻時ユニット２２を提供することが理解
されよう。別の実施の形態において、基本的に無反射の
接続状態は当業者に周知の方法でシステム接地に対する
並列トランス結合を用いることでも満たし得る。つま
り、第１，２の局部バッファ増幅器２３２，２３４はこ
の別の実施の形態において回線トランスで置き換えられ
ている。

【０１１８】局部ＱＲＯ２０２、第２の位相検出器２０
４、第２のループフィルタ２０６は各々第１，２の局部
基準信号を生成し、これらが第１，２のシステム基準信
号に位相固定されるようにするために用いる。局部ＱＲ
Ｏ２０２は望ましくは同相出力、直角位相出力、制御入
力を有する電圧制御直角移相発振器で周波数ダイナミッ
クレンジが２：１以下又はこれと等しいことを特徴とす
る。局部ＱＲＯ２０２は図７に図示したものと類似の方
法で実現するか、又は、従来の方式の直角移相発振器と
して実現できることが理解されよう。局部ＱＲＯ２０２
は第１，２の局部基準信号を生成し、第１，２の局部基
準信号は各々正弦波で互いに直角位相関係を維持する。
局部ＱＲＯ２０２の制御入力に受信する電圧は従来の方
法で局部ＱＲＯ２０２の動作周波数範囲に対する第１，
２の局部基準信号の周波数を決定するのが望ましい。約
３００ＭＨｚに制限された周波数で動作するように設計
した実施の形態において、第１，２の局部基準信号は図
３に図示したのと同様の方法で位相固定及び象限信号の
本質的な特徴を用い生成できることが当業者には理解さ
れよう。好適な実施の形態において、第１，２の局部基
準信号は単位ゼロ‐ピーク振幅（即ち、１Ｖのゼロ‐ピ
ーク振幅）を有する。局部ＱＲＯ２０２は別のゼロ‐ピ
ーク振幅を有する第１，２の局部基準信号を出力できる
ことが当業者には理解されよう。

【０１１９】第２の位相検出器２０４と第２のループフ
ィルタ２０６は第２の局部基準信号と第２のシステム基
準信号の間で位相固定を維持するためのＰＬＬを形成す
る。つまり、第２の位相検出器２０４は第２の局部バッ
ファ増幅器２３４の出力から第２の変調システム基準信
号を受信するように接続され、さらに、局部ＱＲＯ２０
２の出力する第２の局部基準信号を受信する。第２の位
相検出器２０４は第２のループフィルタ２０６へ第１の
局部位相エラー信号を出力し、第２のループフィルタ２
０６は局部ＱＲＯ２０２へ第１の局部チューニング信号
を供給するように接続してある。各々のシステム基準信
号と各々の局部基準信号の間の位相関係により、第１の
局部基準信号と第１のシステム基準信号の間でも位相固
定が維持される。好適な実施の形態において、第２の位
相検出器２０４はＩ型位相検出器であり、第２のループ
フィルタ２０６はローパスフィルタであって、両方とも
当業者には容易に理解されるような従来の方法で位相固
定を実施するために用いている。第２の変調システム基
準信号が取り得る振幅は、好適なシステム基準信号変調
プロトコルで定義されるように、位相固定に影響しない
ことが当業者には理解されよう。

【０１２０】局部刻時ユニット２２により、局部タイミ
ング信号が生成され、局部タイミング線２４に出力され
る。望ましくは、局部タイミング信号は本明細書で説明
するシステム１０の外部の１つ又はそれ以上の要素に対
するクロックとして用いる。局部タイミング信号の生成
において、ＬＴＯ２０８は第２の局部タイミング信号と
混合するオフセット信号を生成し、これについては詳細
に後述する。好適な実施の形態において、ＬＴＯ２０８
は出力と制御入力を有する従来の電圧制御発振器（ＶＣ
Ｏ）である。ＬＴＯ２０８は動作周波数範囲とこの動作
周波数範囲内の中心周波数を有することが特徴である。
好適な実施の形態において、ＬＴＯ２０８の周波数ダイ
ナミックレンジは２：１以下又はこれに等しい。ＬＴＯ
の制御入力で受信する電圧は従来の方法でＬＴＯの動作
周波数範囲に対するオフセット信号の周波数を決定する
のが望ましい。

【０１２１】オフセット信号の生成において、ＬＴＯ２
０８は望ましくは第２の局部基準信号より高い周波数を
有する正弦波信号を出力する。ＬＴＯ２０８の制御入力
は位相周波数検出器２３０の出力する第２の局部タイミ
ング信号を受信するように接続する。つまり、オフセッ
ト信号の正確な周波数は第２の局部タイミング信号によ
り決定されるが、これについては詳細に後述する。タイ
ミング信号混合器２１０はオフセット信号を受信するよ
うに接続してあり、局部ＱＲＯ２０２が出力する第２の
局部基準信号も受信する。タイミング信号混合器２１０
は望ましくは従来の混合器で、オフセット信号と第２の
局部基準信号を混合又は多重化し、これによってタイミ
ング混合信号を作成する。

【０１２２】第２の局部基準信号の周波数をｆ_lqとし、
オフセット信号の周波数をｆ_o と定義すると、タイミン
グ混合信号は（ｆ_o ＋ｆ_lq）で得られる周波数を有する
基本的和信号と、（ｆ_o −ｆ_lq）で得られる周波数を有
する基本的差信号とを含むのが望ましい。タイミング信
号フィルタ２１２はタイミング混合信号を受信するよう
に接続したダイプレクサ（二重化器）が望ましい。タイ
ミング信号フィルタ２１２は基本的和信号を第１の局部
制限器２１６へ転送し、タイミング混合信号内のその他
の周波数成分を混合器端末処理２１４へ転送する。混合
器端末処理２１４は二重化器から受信した周波数成分の
エネルギーを吸収するように選択したインピーダンスを
含むのが望ましい。基本的和信号は従来のセロダイン増
加変換により作成されることが当業者には理解されよ
う。第１の局部制限器２１６は基本的和信号のゼロクロ
スを検出して局部タイミング信号を出力する。望ましく
は、局部タイミング信号は基本的和信号が正の方向のゼ
ロクロスを示した時には振幅ゼロから所定の正の振幅へ
変化し、基本的和信号が負の方向のゼロクロスを示した
時には正の振幅から振幅ゼロへ変化する。従って、局部
タイミング信号は好適な実施の形態において方形波であ
る。別の実施の形態において、局部タイミング信号を、
正弦波とするか、又は、正弦波から一般に誘導できる何
らかの他の種類の波形とすることができることは当業者
には理解されよう。

【０１２３】局部タイミング信号の周波数は第２の局部
基準信号より高い（又は、同様に、第１又は第２のシス
テム基準信号の何れかより高い）。大半のデジタルシス
テムにおいて、単一のマスタクロック信号がデジタルシ
ステム全体に渡り分配され、単一のマスタクロック信号
がデジタルシステム内で最も周波数が高い信号である。
計算能力の増大の必要性はデジタルシステムをさらに高
い周波数で動作させる必要性を加速している。特に、分
配線のインピーダンスが周波数の増大につれ複雑になる
ため、信号周波数の増大につれ信号の分配は次第に困難
になることは当業者には理解されよう。本発明におい
て、第１，２のシステム基準信号はシステム１０におい
て最も周波数が高い信号ではない。実際に、第１，２の
システム基準信号の周波数は任意の局部タイミング信号
の何れよりも低い。

【０１２４】システム基準信号の周波数は、何れの局部
タイミング信号の周波数よりも大幅に低くできることが
当業者には理解されよう。つまり、本発明は高い周波数
の信号をシステム全体に分配する必要なしに１つ又はそ
れ以上の高周波局部タイミング信号を生成することがで
きる。

【０１２５】本明細書で説明した方法による局部タイミ
ング信号の生成は、超高周波数で動作することができる
ＬＴＯ２０８を必要とする。この条件が、ナショナルセ
ミコンダクタＬＭＸ２３２５シングルチップ２．５ＧＨ
ｚＰＬＬを使用すると典型的な実施の形態で容易に満た
し得ることが当業者には理解されよう。

【０１２６】第２の局部制限器２１８、第１の基準分割
器２２０、第２の基準分割器２２２、位相周波数検出器
２３０は周波数分割した局部タイミング信号と周波数分
割した第２の局部基準信号の間の位相固定を維持するた
めに用いる。第１の基準分割器２２０は局部タイミング
信号を受信するように接続され、周波数分割した局部タ
イミング信号を位相周波数検出器２３０の第１の入力に
提供する。第２の局部制限器２１８は局部ＱＲＯ２０２
からの第２の局部基準信号を受信するように接続され
る。第１の局部制限器２１６の場合と同様の方法で、第
２の局部制限器２１８は第２の局部基準信号のゼロクロ
スを検出し、望ましくは、第２の基準分割器２２２へ方
形波を出力する。第２の基準分割器２２２は周波数分割
した第２の局部基準信号を位相周波数検出器２３０の第
２の入力へ出力する。位相周波数検出器２３０は第２の
局部タイミング信号をＬＴＯ２０８へ出力し、これによ
ってオフセット信号の周波数を制御する。位相周波数検
出器２３０はさらに２４０へ局部刻時ユニットのロック
出力で第１のロック信号を出力する。好適な実施の形態
において、位相周波数検出器２３０は従来の回路を用い
て実現したIV型（４型）位相周波数検出器である。

【０１２７】第１の基準分割器２２０は、望ましくは、
従来の周波数分割回路を含み、第１の分割器定数ｋ１を
特徴とする。同様に、第２の基準分割器２２２は望まし
くは従来の周波数分割回路を含み、第２の分割器定数ｋ
２を特徴とする。周波数分割した局部タイミング信号と
第２の局部基準信号は固定され、 ｆ_lq／ｋ２＝（ｆ_lq＋ｆ_o ）／ｋ１………（１） を満たすことが当業者には理解されよう。

【０１２８】ＬＴＯ２０８は位相周波数検出器２３０が
出力した第２の局部チューニング信号の値に従って、オ
フセット信号の周波数ｆ_o を調節する。しかし、第２の
局部チューニング信号の値は（ｆ_lq／ｋ２）と（ｆ_lq＋
ｆ_o ）／ｋ１との間で求められる。第２の局部基準信号
ｆ_lqの周波数は何れかのシステム基準信号と同一であ
る。

【０１２９】ｋ１とｋ２の値は第１，２の基準分割器２
２０，２２２各々の内部構造で決定する。位相周波数検
出器２３０は第２の局部チューニング信号の値を式
（１）を満たすような方向に調節する。つまり、位相固
定が行なわれると、オフセット信号の周波数は次式 ｆ_o ＝ｆ_lq＊｛（ｋ１／ｋ２）−１｝………（２） で得られる。

【０１３０】オフセット信号の周波数はｋ１とｋ２の値
に依存するため、（ｆ_lq＋ｆ_o ）で与えられる局部タイ
ミング信号の周波数も次式 （ｆ_lq＋ｆ_o ）＝ｆ_lq＊（ｋ１／ｋ２）………（３） に従って、ｋ１とｋ２の値に依存する。

【０１３１】つまり、位相固定が行なわれると、局部タ
イミング信号の周波数は第１，２の分割器定数をシステ
ム基準信号の周波数倍したものの比に等しくなる。好適
な実施の形態において、第１，２の基準分割器２２０，
２２２は各々再設定可能又は再プログラム可能な論理装
置、例えば、フィールド・プログラマブル論理装置（Ｆ
ＰＧＡ）等を用いて実施する。このような実施は任意の
時刻に当業者には容易に理解されるような方法でｋ１と
ｋ２の値のプログラム可能な仕様を提供する。従って、
本発明はシステム１０内部の何れかの局部タイミング信
号周波数のプログラム可能な仕様を提供する。好適な実
施の形態において、個別の局部タイミング信号の何れか
の周波数は局部周波数プランに従って決定される。全て
の局部タイミング信号の周波数は後述するようにシステ
ム周波数プランにより相関する。

【０１３２】前述のように、ＣＲＳ３０は第１，２のシ
ステム基準信号を出力し、その各々は図２の水晶周波数
基準発振回路７０が出力するオリジナルの周波数基準信
号のそれと同一の周波数を有する。好適な実施の形態に
おいて、第１，２のシステム基準信号の周波数は所望の
周波数を有する水晶周波数基準発振回路７０の導入によ
り定義される。局部周波数プランは固定されたシステム
基準信号の周波数について局部タイミング信号の周波数
を指定する。

【０１３３】

【表２】

【０１３４】表２を参照すると、本発明の好適な局部周
波数プランを表わした一覧が示されている。表２に関し
て、オリジナルの周波数基準信号の周波数、即ち、ＣＲ
Ｓ３０の周波数出力は実施の形態の目的では２５ＭＨｚ
に定義される。別の周波数、例えば、５０ＭＨｚを一般
性を失うことなく選択できることが当業者には理解され
よう。表２において、第１のコラムはＣＲＳ３０の出力
する典型的な２５ＭＨｚ周波数を示す。表２の第２と第
３のコラムは各々ｋ１とｋ２の値を示す。表２の第４の
コラムは第１の３つのコラムに対応するオフセット信号
の周波数を示し、第５のコラムは前述のセロダイン増加
変換により得られた局部タイミング信号の周波数を示
す。好適な局部周波数プランにおいて、ｋ２は一定であ
るがｋ１は周波数範囲にわたる局部タイミング信号を発
生するように変化する。表２に示すように、局部タイミ
ング信号は、ｋ１がシステム電源１７０から位相周波数
検出器２３０へ４ステップずつ変化すると２ＭＨｚの増
分で６０ＭＨｚから９０ＭＨｚまでの範囲となる。別の
局部周波数プランにおいて、ｋ２の値及び／又はｋ１と
ｋ２の値の両方を変化させられることが当業者には理解
されよう。

【０１３５】本発明は、各々の局部刻時ユニット２２が
出力する局部タイミング信号の周波数を個別に指定する
能力を提供する。つまり、多数の処理要素を特徴とする
計算環境において、個別の処理要素自体のレベルより低
い独自の周波数で処理要素の部分集合を刻時することが
できる。さらに、何れかの局部タイミング信号の周波数
を任意の時刻にプログラム的に指定することができる。
本発明のシステム１０は、従って、計算環境内のタイミ
ング変更要求に容易に適合することができる。従来技術
のシステム並びに方法はこの特徴を共有していない。

【０１３６】第１，２のシステム基準信号の周波数は所
望の周波数を有する水晶周波数基準発振回路７０の導入
により変更できる。つまり、システム全体の速度の更新
を実施するには、高い周波数の水晶周波数基準発振回路
７０を使用する。おそらくコストの観点から望まれるシ
ステム１０の低い速度での実施には、低い周波数の水晶
周波数基準発振回路７０を使用する。

【０１３７】

【表３】

【０１３８】表３を参照すると、本発明の好適なシステ
ム周波数プランが示されている。好適なシステム周波数
プランは第１，２のシステム基準信号の周波数の変更を
提供し、システム基準信号の周波数における単位増分が
一定の局部タイミング信号周波数増分を発生させる。表
３において、第１のコラムはＣＲＳ３０が出力する周波
数を示し、第２，３のコラムはｋ１とｋ２の値を示し、
第４のコラムは第１の３つのコラムの値に対応するＬＴ
Ｏ周波数を示し、第５のコラムは得られる局部タイミン
グ信号の周波数を表わす。表３に示すようにシステム基
準信号の周波数の１ＭＨｚの増加各々で局部タイミング
信号の周波数では４ＭＨｚの増加が発生し、ｋ１とｋ２
の値もそれに併せて変更される。

【０１３９】第１，２の基準分割器２２０，２２２に加
えて、位相周波数検出器２３０も望ましくは再設定可能
な論理装置を用いて実現する。再設定可能な論理装置内
の論理の再設定は完了するまで所定量の時間がかかる。
一般に、再設定可能な論理回路で生成する信号は再設定
の開始以後所定の時間間隔が経過するまで有効であるこ
とが保証できない。実際には、所定の時間間隔が経過す
るまでに１つ又はそれ以上の信号が有効になることがあ
る。再設定可能な論理回路を用いた位相周波数検出器２
３０の実施により、システム１０の外部の要素で第１の
ロック信号がゲート信号として用いられて、 １）再設定が完了したことと、 ２）局部タイミング信号が有効であることを表わすよう
にできる。この方法によるゲート信号の生成は、外部要
素の幾つか又は全部が再設定可能な論理装置内部に実施
されている場合に特に有用である。典型的な実施の形態
において、第１，２の基準分割器２２０，２２２、位相
周波数検出器２３０は単一のジリンクスＸＣ４０１３Ｆ
ＰＧＡ（ジリンクス社、カリフォルニア州サンノゼ）内
部の再設定可能な論理回路を用いて実施している。別の
種類の再設定可能な論理装置を用いて第１，２の基準分
割器２２０，２２２、位相周波数検出器２３０を、例え
ば、消去可能なプログラマブル論理装置（ＥＰＬＤ）と
して実施できることが当業者には理解されよう。

【０１４０】コヒーレント受信ユニット２００は第１，
２のシステム基準信号を復調し復調に基づいて一組のメ
ッセージを生成する。図１３を参照すると、コヒーレン
ト受信ユニット２００の好適な実施の形態のブロック図
が図示してある。コヒーレント受信ユニット２００は、
望ましくは、第１の混合器４００、第１のゲート積分回
路４１２、第１のＡＤＣＵ４２０、第１の最上位ビット
（ＭＳＢ）フリップフロップ４２６、第１の最下位ビッ
ト（ＬＳＢ）フリップフロップ４２８、第２の混合器４
０２、第２のゲート積分回路４１３、第２のＡＤＣＵ４
２１、第２のＭＳＢフリップフロップ４２７、第２のＬ
ＳＢフリップフロップ４２９、第３のＦ‐Ｖ変換器４４
０、ゲートシーケンスジェネレータ４１０を含む。

【０１４１】混合器４００は第１の局部バッファ増幅器
２３２の出力から第１の変調システム基準信号を受信す
るように接続され、局部ＱＲＯ２０２の出力する第１の
局部基準信号も受信する。第１の局部基準信号は望まし
くは単位振幅を有する。混合器４００は第１の変調シス
テム基準信号と第１の局部基準信号を混合又は多重化
し、第１の整流信号を出力する。第１の局部基準信号は
第１の変調システム基準信号に位相固定され、第１の整
流信号は全波整流した第１の変調システム基準信号であ
る。さらに、第１の局部基準信号は好適な実施の形態で
は単位振幅を有しているので、第１の整流信号は第１の
変調システム基準信号に等しいピーク振幅を有する方形
化正弦波である。第２の混合器４０２は第２の変調シス
テム基準信号と第２の局部基準信号を受信するように接
続される。第２の混合器４０２は混合器４００の場合と
同様の方法で全波整流した第２の変調システム基準信号
である第２の整流信号を生成する。

【０１４２】第１のゲート積分回路４１２と第１のＡＤ
ＣＵ４２０は、第１の整流信号を復調して本来図１のＭ
ＳＭ３４が出力した第１の情報信号に対応する同相２ビ
ットの第１のＭＳＢと第１のＬＳＢを作成する。第１の
ＭＳＢフリップフロップ４２６は第１のＭＳＢをラッチ
し、第１のＬＳＢフリップフロップ４２８は第１のＬＳ
Ｂをラッチする。同様に、第１のゲート積分回路４１２
と第２のＡＤＣＵ４２１は第２の整流信号を復調して本
来ＭＳＭ３４が生成した第２の情報信号に対応する直角
位相２ビットの第２のＭＳＢと第２のＬＳＢを作成す
る。第２のＭＳＢフリップフロップ４２７は第２のＭＳ
Ｂをラッチし、第２のＬＳＢフリップフロップ４２９は
第２のＬＳＢをラッチする。

【０１４３】第１，２の変調システム基準信号が復調さ
れる方法はシステム基準信号復調プロトコルを定義す
る。図２６を参照すると、好適なシステム基準信号復調
プロトコルを表わす波形図が理解を助けるために図示し
てある。図２６に図示してあるように第１の整流信号は
「両バンプ」又は全波整流型の、第１の変調システム基
準信号（又は、同様に、第１のシステム基準信号又は第
１の局部基準信号の何れか）と同期して生成された信号
である。以下で詳細に説明するように第１の整流信号に
適用された積分とＡ／Ｄ変換に基づいて、同相２ビット
が生成される。同相２ビット内のビット値は望ましくは
第１の整流信号の積分に対応する。第２の整流信号は第
２の変調システム基準信号と同期して生成した「両バン
プ」信号で、ここから同相２ビットの場合と類似の方法
で直角位相２ビットが生成される。第１，２の変調シス
テム基準信号が復調される詳細な方法については以下で
説明する。

【０１４４】ゲートシーケンスジェネレータ４１０は第
１，２のゲート積分回路４１２，４１３，第１，２のＡ
ＤＣＵ４２０，４２１、及び、フリップフロップ４２
６，４２７，４２８，４２９の各々の動作をシーケンス
化してシステム基準信号復調プロトコルに従って前述の
復調を容易にする。図１４を参照すると、ゲートシーケ
ンスジェネレータ４１０の好適な実施の形態のブロック
図が図示してある。ゲートシーケンスジェネレータ４１
０は望ましくは象限ゼロクロス検出器（ＱＺＣＤ）４６
６、第１ないし第４の復号器ゲート４７１，４７３，４
７５，４７７、フリップフロップツリー４８８を含む。

【０１４５】ＱＺＣＤ４６６は同相比較器４６０と直角
位相比較器４６２を含み、その各々は電気的接地に接続
した入力を有する。同相比較器４６０、直角位相比較器
４６２は各々第１，２の局部基準信号を受信するように
も接続する。同相比較器４６０、直角位相比較器４６２
は本明細書で前述した方法で信号ゼロクロスを検出して
方形波信号を生成し、これは当業者には容易に理解され
よう。同相比較器４６０は第１の出力に同相方形波信号
を、また、第２の出力に相補型同相方形波信号を出力す
る。図１４において、同相方形波信号はＣと表記し、相
補型同相方形波信号はＣＢＡＲと表記してある。同相比
較器４６０の場合と類似の方法で、直角位相比較器４６
２は直角位相方形波信号と相補型直角位相方形波信号を
第１，２の出力各々に生成する。直角位相及び相補型直
角位相方形波信号は各々、図１４においてＳ，ＳＢＡＲ
と表記される。第１ないし第４の復号器ゲート４７１，
４７３，４７５，４７７は従来の方法でＣ，ＣＢＡＲ，
Ｓ，ＳＢＡＲを受信して復号し、第１ないし第４のスト
ローブパルスを各々生成する。図１４において、第１な
いし第４のストローブパルスは各々ＤＲＮ，ＡＳＮ，Ｂ
ＴＮ，ＣＵＮと表記してある。

【０１４６】図２４を再度参照すると、部分区間Ｒ，
Ｓ，Ｔ，Ｕが第１のシステム基準信号の単一の区間で定
義され、部分区間Ａ，Ｂ，Ｃ，Ｄが第２のシステム基準
信号の単一の区間で定義される。各々の部分区間はπ／
２の位相間隔に対応する。ここで、図１５も参照する
と、ゲートシーケンスジェネレータ４１０が生成する信
号の好適なタイミング図が図示してある。図１５は第１
の局部基準信号、第２の局部基準信号、ゲートシーケン
スジェネレータ４１０内部で生成される信号の間のタイ
ミングと位相関係を表わす。図１５に図示してあるよう
に、第１のストローブパルスは部分区間Ｄの間又は等価
に部分区間Ｒの間、低電位状態にあり、それ以外では高
電位状態である。つまり、第１のストローブパルスは部
分区間ＤとＲに正確に対応するアクティブローパルスで
ある。同様に第２のストローブパルスは部分区間ＡとＳ
に正確に対応するアクティブローパルスである。第３の
ストローブパルスは部分区間ＢとＴに正確に対応するア
クティブローパルスであり、第４のストローブパルスは
部分区間ＣとＵに正確に対応するアクティブローパルス
である。ストローブパルスの何れか又は全部が別の実施
の形態でアクティブハイパルスにできることは当業者に
は理解されよう。つまり、第１ないし第４のストローブ
パルスは特定の時刻においてどのπ／２部分区間に局部
基準信号が位置しているかを正確に表わす。第１ないし
第４のストローブパルスは、図２の変調器３２が第１，
２のシステム基準信号に印加した情報信号と時間的に整
列している。

【０１４７】第１ないし第４のストローブパルスは各々
第１ないし第４の分配線４８１，４９２，４９３，４９
４経由でフリップフロップツリー４８８へ印加される。
フリップフロップツリー４８８は望ましくは一組のＳＲ
フリップフロップを含み、これがフリップフロップ４７
０，４７２，４７４，４７６，４８０，４８０，４８
４，４８６を含み、各々が第１の入力と第２の入力と出
力とを有する。フリップフロップツリー４８８内部の各
々のフリップフロップ４７０，４７２，４７４，４７
６，４８０，４８２，４８４，４８６は望ましくは図１
４に図示してある方法で一組の分配線４８１，４８２，
４８３，４８４に接続する。

【０１４８】好適な実施の形態において、フリップフロ
ップツリー４８８は同相リセットフリップフロップ４７
０の出力で同相リセット信号を出力し、同相ゲートフリ
ップフロップ４７２の出力で同相ゲート信号を出力し、
同相イネーブルフリップフロップ４７４の出力で同相イ
ネーブル信号を出力し、同相アドバンスフリップフロッ
プの出力で同相アドバンス信号を出力し、直角位相ゲー
トフリップフロップ４８２の出力で直角位相リセット信
号を出力し、直角位相ゲートフリップフロップ４８４の
出力で直角位相ゲート信号を出力し、直角位相イネーブ
ルフリップフロップ４８６の出力で直角位相イネーブル
信号を出力し、直角位相アドバンスフリップフロップ４
８６の出力で直角位相アドバンス信号を出力する。フリ
ップフロップツリー４８８内部の各々のフリップフロッ
プ４７０，４７２，４７４，４７６，４８０，４８２，
４８４，４８６はゲートシーケンスジェネレータ４１０
の出力を形成する。

【０１４９】前述のように、ゲートシーケンスジェネレ
ータ４１０はコヒーレント受信ユニット２００内部の復
調動作をシーケンス化する。第１の整流信号の復調に対
する同相リセット、ゲート、イネーブル、アドバンス信
号の詳細な適用を図１３及び図１５を参照して検討す
る。第１の局部基準信号の位相Ｄの始めにおいて、同相
リセット信号と同相イネーブル信号が低電位状態から高
電位状態に遷移する。本明細書では、従来の２進法表記
に対応して、低電位状態は“０”と称し、高電位状態は
“１”と称する。第１のゲート積分回路４１２は同相リ
セット信号をリセット入力で受信する。つまり、位相Ｄ
の間、同相リセット信号が第１のゲート積分回路４１２
に印加され、第１のゲート積分回路４１２の出力は
“０”に遷移する。この“０”が第１のＡＤＣＵ４２０
を通って伝播するが、これは第１のＡＤＣＵ４２０が同
相イネーブル信号を受信するためである。第１の局部基
準信号が位相Ｄから位相Ａに遷移すると、同相リセット
信号は“０”に遷移し同相ゲート信号が“０”から
“１”に遷移する。図１５に図示したように、同相ゲー
ト信号が高電位の期間は第２の局部基準信号が正側、又
は、等価に位相Ｓ及びＴである期間に対応する。つま
り、位相ＳとＴは第１のゲート積分回路４１２の積分ゲ
ートに対応する。位相ＳとＴの間、第１のゲート積分回
路４１２は第１の整流信号を積分し、これによって第１
の平均信号を生成する。位相Ｔの終わりで、第１の平均
信号は望ましくは第１の整流信号の振幅に等しい信号を
有し、これの周期の半分又はπ／２にわたる方形正弦波
の積分で伸縮される。別の実施の形態において、第１の
ゲート積分回路４１２はさらなる伸縮を例えば、１／π
又は２／πの倍率で第１の整流信号の振幅に適用するた
めの従来の回路を含み得ることが当業者には理解されよ
う。

【０１５０】好適な実施の形態において、第３のＦ‐Ｖ
変換器４４０は第２の局部基準信号の周波数又は等価な
第１，２のシステム基準信号の周波数に依存する大きさ
を有する一組の復調基準電圧を出力する。第３のＦ‐Ｖ
変換器４４０は望ましくは図５の第１のＦ‐Ｖ変換器１
３４について示したのと類似の内部構造を有する。第１
のＡＤＣＵ４２０は復調基準電圧を受信し、第１の平均
信号を復調基準電圧と比較して、第１のＭＳＢと第１の
ＬＳＢとを含む同相２ビットを生成する。

【０１５１】図１６を参照すると、第１のＡＤＣＵ４２
０の好適な実施の形態のブロック図が図示してある。第
１のＡＤＣＵ４２０は望ましくは第１ないし第４の比較
器４５０，４５２，４５４，４５６、順位エンコーダ４
５８を含む。第１ないし第４の比較器４５０，４５２，
４５４，４５６の各々は第１の平均線４１４経由で第１
のゲート積分回路４１２の出力に接続した第１の入力を
有する。第１ないし第４の比較器４５０，４５２，４５
４，４５６は復調基準線４４５へ接続した第２の入力を
有し、第１の比較器４５０が（１Ｖ_m ＊π／２）の電圧
を受信し、第２の比較器４５２が（２Ｖ_m ＊π／２）の
電圧を受信し、第３の比較器４５４が（３Ｖ_m ＊π／
２）の電圧を受信し第４の比較器４５６が（４Ｖ_m ＊π
／２）の電圧を受信する。第１ないし第４の比較器４５
０，４５２，４５４，４５６の各々はさらに順位エンコ
ーダ４５８の対応する入力に接続した出力を有する。順
位エンコーダ４５８はさらに同相イネーブル信号を受信
するように接続したイネーブル入力と、第１のＭＳＢフ
リップフロップ４２６と第１のＬＳＢフリップフロップ
４２８の入力に各々接続したＭＳＢ出力及びＬＳＢ出力
を有する。順位エンコーダ４５８のＭＳＢ出力は第１の
ＡＤＣＵ４２０のＭＳＢ出力を形成し、順位エンコーダ
４５８のＬＳＢ出力は第１のＡＤＣＵ４２０のＬＳＢ出
力を形成する。

【０１５２】動作において、第１ないし第４の比較器４
５０，４５２，４５４，４５６の各々は第１の平均信号
を受信し、第１の平均信号を復調基準線４４５経由で受
信した対応する電圧と比較する。任意の比較器４５０，
４５２，４５４，４５６では電圧が等しいと出力に
“１”を生成し、電圧が等しくないと“０”を生成す
る。つまり、第１の平均信号が（１Ｖ_m ＊π／２）に等
しい場合、第１の比較器４５０は１を出力する。同様
に、第１の平均信号が（２Ｖ_m ＊π／２）、（３Ｖ_m ＊
π／２）、（４Ｖ_m ＊π／２）に等しい場合、第２、第
３、又は、第４の比較器４５２，４５４，４５６が各々
１を出力する。順位エンコーダ４５８は第１ないし第４
の比較器４５０，４５２，４５４，４５６の各々の出力
を受信して好適な信号プランに従って対応する同相２ビ
ットを生成し、これによって図１の変調器３２が第１の
システム基準信号に符号化した２ビットを復元する。

【０１５３】表１を再度参照すると、本発明の好適な信
号プランにおいて、第１の平均信号が（１Ｖ_m ＊π／
２）に等しい場合、順位エンコーダ４５８は同相２ビッ
トを＜００＞として生成する。ここで、２ビットのフォ
ーマットは＜ＭＳＢ，ＬＳＢ＞と定義する。同様に、第
１の平均信号が（２Ｖ_m ＊π／２）、（３Ｖ_m ＊π／
２）、又は（４Ｖ_m ＊π／２）に等しい場合、順位エン
コーダ４５８は各々同相２ビットを＜０１＞，＜１０
＞，又は，＜１１＞として生成する。部分区間Ｔ又は等
価に部分区間Ｂの終りに、同相イネーブル信号が“０”
に遷移し、第１のＭＳＢフリップフロップ４２６に第１
のＭＳＢをラッチさせ、第１のＬＳＢフリップフロップ
４２８に第１のＬＳＢをラッチさせる。

【０１５４】第１のゲート積分回路４１２が第１の整流
信号に、例えば、１／π又は２／πの倍率でさらなる伸
縮を適用するための回路を含む場合に正しく同相２ビッ
トが生成されるように第３のＦ‐Ｖ変換器４４０と第１
のＡＤＣＵ４２０を変更する方法は当業者には容易に理
解されよう。同相リセット、ゲート、イネーブル信号は
第１の整流信号の復調により同相２ビットの生成に用い
る。第２のＡＤＣＵ４２１が第１のＡＤＣＵ４２０と同
一の内部構造を有し、第３のＦ‐Ｖ変換器４４０、第２
のＭＳＢフリップフロップ４２７、第２のＬＳＢフリッ
プフロップ４２９へ図１３に図示した方法で接続される
ことは当業者には理解されよう。さらに、第２の整流信
号の復調は第１の整流信号について前述したのと類似の
方法で行ない、図１５に図示した直角位相信号に従って
シーケンス化されて直角位相２ビットを生成することが
当業者には容易に理解されよう。直角位相２ビットは同
相２ビットより１部分区間又は時間間隔Ｈだけ遅く生成
されることも当業者には理解されよう。

【０１５５】前述のように、同相２ビットと直角位相２
ビットは各々マスタ刻時ユニット１２内部で第１，２の
システム基準信号に適用した変調に基づいて生成され
る。本明細書において、前述の２ビットが生成される方
法は望ましくは図２６に図示したシステム基準信号復調
プロトコルで定義される。

【０１５６】本発明を用いて１つ又はそれ以上の局部タ
イミング信号及び／又はメッセージ信号を外部要素に提
供する場合、外部信号を本明細書で説明した回路で交換
できる。これにより本発明のシステム１０への外部雑
音、例えば、電気的接地径路を介した高速デジタル信号
の交差結合等の何らかの結合が発生することがある。本
発明のシステム１０では、コヒーレント受信の処理が実
質的に前述の同期受信の使用と２ビット復元処理の信号
積分によって雑音結合状態を緩和している。つまり、情
報の復元は本明細書で説明した本質的に雑音を排除する
回路の状況内で行なわれる。

【０１５７】ＭＡＵ（メッセージ組立ユニット）２５０
は、メッセージ線３１０経由でコヒーレント受信ユニッ
ト２００が生成した同相２ビット、直角位相２ビット、
同相と直角位相のアドバンス信号を受信し、これに応答
してメッセージを生成し、データを組み立てる。メッセ
ージは信号プランに従って生成され、本明細書では表１
の好適な信号プランによって信号プランが与えられるこ
とが当業者には理解されよう。図１７を参照すると、Ｍ
ＡＵ２５０の好適な実施の形態のブロック図が図示して
ある。ＭＡＵ２５０は望ましくはタイミング同期ユニッ
ト（ＴＳＵ）５００、信号マップメモリ５４０、同期シ
ステムリセットユニット（ＳＳＲＵ）５６０、システム
割込（ＳＩ）状態マシン５７０、システムイベント（Ｓ
Ｅ）状態マシン５８０、同期データチャンネル（ＳＤ
Ｃ）状態マシン５９０、データ組立（ＤＡ）メモリ５９
５、データセレクタ５９８を含む。

【０１５８】ＴＳＵ（タイミング同期ユニット）５００
はメッセージ線３１０へ接続され、同相２ビット、直角
位相２ビット、同相アドバンス信号、直角位相アドバン
ス信号を受信する。ＴＳＵ５００はコヒーレント受信ユ
ニット２００から受信した各々の同相２ビット／直角位
相２ビットの対を一時的に整列する。ここで、図１８を
参照すると、ＴＳＵ５００の好適な実施の形態のブロッ
ク図が図示してある。ＴＳＵ５００は望ましくは第１な
いし第４の同期フリップフロップ６７０，６７１，６７
２，６７３と出力増幅器６７５を含む。出力増幅器６７
５は直角位相アドバンス信号を受信するように接続す
る。出力増幅器６７５は、クロック線６４０経由でＳＩ
状態マシン５７０、ＳＥ状態マシン５８０、ＳＤＣ状態
マシン５９０、ＤＡメモリ５９５へ直角位相アドバンス
信号を転送する出力を有する。ＳＩ，ＳＥ，ＳＤＣ状態
マシン５７０，５８０，５９０とＤＡメモリ５９５の各
々における直角位相アドバンス信号の仕様は図２０から
図２３を参照して以下で詳細に説明する。

【０１５９】第１の同期フリップフロップ６７０は同相
２ビットのＭＳＢ、即ち、第１のＭＳＢを受信するよう
に接続する。第２の同期フリップフロップ６７１は同相
２ビットのＬＳＢを受信するように接続される。同様
に、第３，４の同期フリップフロップ６７２、６７３は
各々直角位相２ビットのＭＳＢとＬＳＢを受信するよう
に接続される。第１ないし第４の同期フリップフロップ
６７０，６７１，６７２，６７３は同相アドバンス信号
を受信するように接続したイネーブル入力を有する。同
相アドバンス信号は第１ないし第４の同期フリップフロ
ップ６７０，６７１，６７２，６７３の組に同相予備直
角位相２ビットの読み込みを指示する。図１５を再度参
照すると、同相アドバンス信号は部分区間Ｔから部分区
間Ｕへの第１の局部基準信号のゼロクロス遷移に応じて
“１”から“０”へ遷移する。つまり、同相アドバンス
信号は、本明細書で時間間隔Ｈとして定義する単一の部
分区間の持続では高電位である。好適な実施の形態にお
いて、第１ないし第４の同期フリップフロップ６７０，
６７１，６７２，６７３は同相アドバンス信号における
低電位から高電位へ、又は、立上りエッジ遷移に応じ
て、入力に存在する信号をラッチする。図１５から分る
ように、コヒーレント受信ユニット２００内部の同相２
ビットのラッチとＴＳＵ５００内部の同相２ビットのラ
ッチの間には３Ｈに等しい時間的遅延がある。同様に、
コヒーレント受信ユニット２００内部の直角位相２ビッ
トのラッチとＴＳＵ５００内部の２ビットのラッチの間
には２Ｈに等しい時間的遅延がある。同相と直角位相２
ビットのラッチはＨだけ遅延が異なるため、ＴＳＵ５０
０はコヒーレント受信ユニット２００から受信した各々
の同相／直角位相２ビット対各々の間の位相差を排除す
る。第１ないし第４の同期フリップフロップ６７１，６
７２，６７３，６７４は一時的に整列した同相／直角位
相２ビット対をアドレス線６００経由で信号マップメモ
リ５４０へ出力する。

【０１６０】信号マップメモリ５４０は、各々の一時的
に整列した同相２ビット／直角位相２ビットの対を受信
してこれに応じた状態制御信号を生成する。信号マップ
メモリ５４０はさらにチャンネル選択信号を出力する。
図１９を参照すると、信号マップメモリ５４０の好適な
実施の形態のブロック図が図示してある。信号マップメ
モリ５４０は望ましくは第１のメモリ６８０、第２のメ
モリ６８１、第３のメモリ６８２、第４のメモリ６８
３、チャンネル選択メモリ６８４を含む。信号マップメ
モリ５４０内部で、アドレス線６００は第１ないし第４
のアドレス選択線６６０，６６１，６６２，６６３に分
割される。第１ないし第４のメモリ６８０，６８１，６
８２，６８３の各々は第１ないし第４の入力が各々第１
ないし第４のアドレス選択線６６０，６６１，６６２，
６６３に接続してある。第１ないし第４のメモリ６８
０，６８１，６８２，６８３は望ましくは第４のアドレ
ス選択線６６３で同相２ビットのＭＳＢ、第３のアドレ
ス選択線６６２で同相２ビットのＬＳＢ、第２のアドレ
ス選択線６６１で直角位相２ビットのＭＳＢ、第１のア
ドレス選択線６６０で直角位相２ビットのＬＳＢを受信
する。

【０１６１】第１ないし第４のメモリ６８０，６８１，
６８２，６８３の各々は状態制御信号をＳＳＲＵ５６
０、ＳＩ状態マシン５７０、ＳＥ状態マシン５８０、Ｓ
ＤＣ状態マシン５９０へ各々提供する一組の出力を有す
る。同相と直角位相２ビットの各々のＭＳＢとＬＳＢの
値に基づいて、第１ないし第４のメモリ６８０，６８
１，６８２，６８３の各々が参照テーブルとして機能
し、特定の組の状態制御信号をこれらの出力の組に転送
する。好適な実施の形態において、第１のメモリ６８０
はリセット信号を出力する。第２のメモリ６８１はＳＩ
トグル信号、ＳＩクリア信号、ＳＩセット信号を出力す
る。第３のメモリ６８２はＳＥトグル、ＳＥクリア、Ｓ
Ｅセット信号を出力する。最後に、第４のメモリ６８３
はＳＤＣイネーブル信号、第１のＳＤＣ信号、第２のＳ
ＤＣ信号、第３のＳＤＣ信号を出力する。第１ないし第
４のメモリ６８０，６８１，６８２，６８３が出力する
状態制御信号は、望ましくは、ＭＡＵ２５０内部のＳＳ
ＲＵ５６０と状態マシン５７０，５８０，５９０の動作
を指示して表１の好適な信号プランで指定した機能を実
現する。

【０１６２】６８４は望ましくは図１７のデータセレク
タ５９８の動作を制御するチャンネル選択信号を格納し
出力するためのメモリで、これについては詳細に後述す
る。

【０１６３】好適な実施の形態において、信号マップメ
モリ５４０内部の各々のメモリ６８０，６８１，６８
２，６８３は再設定可能な又は再プログラム可能な論理
装置例えば、ＦＰＧＡを用いてＲＯＭ形式で実現する。
このような実現で各々のメモリの出力においてこれの同
相及び直角位相２ビットのＬＳＢとＭＳＢの状態制御信
号へのマッピングの柔軟性のある指定を提供する。つま
り、信号マップメモリ５４０内部の１つ又はそれ以上の
メモリ６８０，６８１，６８２，６８３を再プログラミ
ングする又は再設定することにより、第１のメモリ６８
０、第２のメモリ６８１、第３のメモリ６８２、及び／
又は第４のメモリ６８３の各々による状態制御信号の出
力、並びにチャンネル選択メモリ６８４の出力するチャ
ンネル選択信号を選択的に変更できる。好適な実施の形
態において、信号マップメモリ５４０内部の第１ないし
第４のメモリ６８０，６８１，６８２，６８３は、状態
制御信号がＳＳＲＵ５６０、ＳＩ状態マシン５７０、Ｓ
Ｅ状態マシン５８０、ＳＤＣ状態マシン５９０を制御し
て表１の好適な信号プランで定義した機能を実行するよ
うに設定する。信号マップメモリ５４０内部の１つ又は
それ以上のメモリ６８０，６８１，６８２，６８３を選
択的に再設定して表１に定義した以外の機能を実現でき
ることが当業者には理解されよう。

【０１６４】好適な実施の形態において、信号マップメ
モリ５４０で出力するリセット信号はシステム全体のリ
セットが必要かどうかを表わす。システム全体のリセッ
トが必要な場合、ＳＳＲＵ５６０はＳＳＲ信号を出力
し、これが、表１の「ＳＳＲ発行」で表わしてある。図
２０を参照すると、ＳＳＲＵ５６０の好適な実施の形態
のブロック図が図示してある。ＳＳＲＵ５６０は第１の
フリップフロップ９００、第２のフリップフロップ９０
２を含む。ＳＳＲＵ５６０は第１のフリップフロップ９
００のイネーブル入力で信号マップメモリ５４０が出力
したリセット信号を受信するように接続する。第１，２
のフリップフロップ９００，９０２の各々はクロック線
６４０に接続したクロック入力を有する。第１のフリッ
プフロップ９００は高電位状態信号に接続した入力を有
し、第２のフリップフロップ９０２は第１のフリップフ
ロップ９００の出力に接続した入力を有する。第１のフ
リップフロップ９００の出力はＳＳＲＵ５６０の出力を
形成し、ここにおいてＳＳＲ信号が作成される。最後
に、第１のフリップフロップ９００は第２のフリップフ
ロップ９０２の出力に接続したリセット入力を有する。
リセット信号が高電位状態に遷移した場合、ＳＳＲ信号
は２つのシステム基準信号区間にわたり、即ち、８Ｈの
時間間隔にわたって直角位相アドバンス信号で同期して
いるので、高電位状態に保持される。ＳＳＲ信号はＳＩ
状態マシン５７０、ＳＥ状態マシン５８０、ＳＤＣ状態
マシン５９０、データセレクタ５９８の各々へＳＳＲ線
６５０経由で転送される。

【０１６５】信号マップメモリ５４０が出力するＳＩト
グル、ＳＩリセット、ＳＩセット信号は、表１に示した
「トグルＳＩ」、「ＳＩをＬにセット」、「ＳＩをＨに
セット」機能に従ってシステム割込信号ＳＩをトグル
し、リセットし、又は、セットすることを各々指定す
る。ＳＩ状態マシン５７０はＳＩ信号を出力する。図２
１を参照すると、ＳＩ状態マシン５７０の好適な実施の
形態のブロック図が図示してある。ＳＩ状態マシン５７
０は第１のＪ‐Ｋフリップフロップ９１０を含み、セッ
ト入力でＳＩセット信号、Ｊ入力とＫ入力の各々でＳＩ
トグル信号、ＯＲ機能経由のリセット入力でＳＳＲ信号
とＳＩクリア信号の各々を受信するように接続してあ
る。第１のＪ‐Ｋフリップフロップ９１０はさらにクロ
ック線６４０に接続したクロック入力と、ＳＩ状態マシ
ン５７０の出力を形成し、ＳＩ信号が作成される出力を
有する。好適な実施の形態において、ＳＩセット、ＳＩ
トグル、ＳＩクリア信号は第１のＪ‐Ｋフリップフロッ
プ９１０に適用されて当業者には良く理解される方法で
ＳＩ信号のセット、トグル、リセットを行なう。

【０１６６】信号マップメモリ５４０から出力されるＳ
Ｅトグル、ＳＥリセット、ＳＥセット信号は、表１に示
した「ＳＥトグル」、「ＳＥをＬにセット」、「ＳＥを
Ｈにセット」機能に従って、システムイベント信号ＳＥ
を各々トグル、リセット、又はセットすることを指定す
る。ＳＥ状態マシン５８０はＳＥ信号を出力する。図２
２を参照すると、ＳＥ状態マシン５８０の好適な実施の
形態のブロック図が図示してある。ＳＥ状態マシン５８
０の構造と接続は望ましくはＳＤＣ状態マシン５９０の
それと同一で、ＳＩセット、ＳＩクリア、ＳＩトグル信
号が図示したようにＳＥセット、ＳＥクリア、ＳＥトグ
ル信号に置き換えられる点で異なる。ＳＥ信号が生成さ
れる方法は当業者には容易に理解されよう。

【０１６７】図１７を再度参照すると、データセレクタ
５９８はＳＳＲ信号、ＳＩ信号、ＳＥ信号の各々を受信
するように接続される。データセレクタ５９８はさらに
チャンネル選択メモリ６８４が出力するチャンネル選択
信号を受信するように接続した制御入力を有する。デー
タセレクタ５９８は望ましくは一組の従来のデータセレ
クタを用いて実現する。チャンネル選択信号に基づき、
データセレクタ５９８はＳＳＲ，ＳＩ，ＳＥ信号を第１
の信号チャンネル３２０又は第２の信号チャンネル３３
０へ転送する。つまり、本発明は複数の信号を複数の宛
先へ選択的同期的に転送することを容易にする。別の実
施の形態において、さらに多く又は少ない信号チャンネ
ル３２０，３３０を使用できることが当業者には理解さ
れよう。第１の信号チャンネル３２０に転送した場合、
ＳＳＲ，ＳＥ，ＳＩ信号は第１の組の外部要素へ信号を
送るための手段を提供する。類似の方法で、第２の信号
チャンネルへ転送した場合、ＳＳＲ，ＳＥ，ＳＩ信号は
第２の組の外部要素へ信号を送るための手段を提供す
る。外部要素の各々の組はＳＳＲ，ＳＩ，ＳＥ信号を異
なるように解釈できることが当業者には理解されよう。

【０１６８】ＳＤＣ状態マシン５９０は信号マップメモ
リ５４０が出力する第１ないし第３のＳＤＣ信号がＤＡ
メモリ５９５内部でデータ・ワードにまとめられ同期デ
ータチャンネル３４０へ出力されるデータ組み立て動作
を制御する。図２３を参照すると、ＳＤＣ状態マシン５
９０とＤＡメモリ５９５の好適な実施の形態のブロック
図が図示してある。ＳＤＣ状態マシン５９０は多段バッ
ファ９３０、シーケンスカウンタ９４０を含む。多段バ
ッファ９３０はさらに直角位相アドバンス信号をクロッ
ク線６４０経由で受信するように接続してある。好適な
実施の形態において、多段バッファ９３０は３つの段を
形成するように接続したＤフリップフロップを含む。任
意の段の内部で、各々のＤフリップフロップは後続段の
対応するＤフリップフロップの入力に接続した出力を有
する。さらに、多段バッファ９３０内の各々のＤフリッ
プフロップはＤＡメモリ５９５の入力に接続した出力を
有する。各々の段のフリップフロップは直角位相アドバ
ンス信号で刻時されＳＤＣイネーブル信号でイネーブル
になる。多段バッファ９３０がイネーブルになると、各
々の直角位相アドバンス信号パルスが第２段から第３段
への第１ないし第３のＳＤＣ信号の第１のグループと、
第１段から第２段への第１ないし第３のＳＤＣ信号の第
２のグループと、信号マップメモリ５４０から第１段へ
出力される第１ないし第３のＳＤＣ信号の第３のグルー
プを刻時することが当業者には理解されよう。つまり、
第１ないし第３のＳＤＣ信号の任意の組が１つの段から
次の段へ直角位相アドバンス信号に従って、転送され
る。

【０１６９】シーケンスカウンタ９４０はＤＡメモリ５
９５へ定期的なイネーブル信号を出力する。シーケンス
カウンタ９４０は直角位相アドバンス信号とＳＤＣイネ
ーブル信号を受信するように接続される。シーケンスカ
ウンタ９４０は望ましくは２進シーケンスを出力するよ
うに接続されたフリップフロップを含み、ＤＡメモリ５
９５の読み込みが定期的な多数の直角位相アドバンス信
号パルスに従って、イネーブルになるようにする。Ｓで
定義された段数を有する多段バッファ９３０の場合、シ
ーケンスカウンタ９４０は望ましくは定期的なイネーブ
ル信号を出力してＤＡメモリ５９５の読み込みが各々の
（Ｓ＋１）番目の直角位相アドバンス信号パルスの度に
イネーブルになるようにする。

【０１７０】ＤＡメモリ５９５は直角位相アドバンス信
号、定期的イネーブル信号、及び、多段バッファ９３０
から出力される信号を受信するように接続した従来のレ
ジスタを含むのが望ましい。定期的イネーブル信号が高
電位状態に遷移すると、ＤＡメモリ５９５は多段バッフ
ァ９３０内の各々の段の出力を読み込む。好適な実施の
形態において、多段バッファ９３０は９ビットを出力
し、これがデータビット８ビットとパリティビット１ビ
ットへ図２３に図示した方法でまとめられる。ＤＡメモ
リ５９５は、さらに多く又は少なくビットを出力するよ
うに実現できることが当業者には理解されよう。ＤＡメ
モリ５９５は読み込んだデータビットとパリティビット
を同期データチャンネル３４０へ出力する。別の実施の
形態において、ＤＡメモリ５９５は１つ又はそれ以上の
ビットをさらなる同期データチャンネル（図示せず）へ
出力できることがさらに当業者には理解されよう。この
ような実施の形態はビットの部分集合を同時に出力し
て、同期データチャンネルを分離するか、又はデータセ
レクタ又は再プログラム可能な論理回路を経由して任意
の同期データチャンネルを選択できる。

【０１７１】信号マップメモリ５４０、ＳＤＣ状態マシ
ン５９０、ＤＡメモリ５９５経由で、本発明はデータが
マスタ刻時ユニット１２から各々の局部刻時ユニット２
２へ同期的に転送されるデータ同報動作を容易にしてい
る。データが変調器３２によりシステム基準信号に符号
化されるため、本発明は、従来技術では不可能な高速デ
ータ同報動作を容易に行なえることが当業者には理解さ
れよう。

【０１７２】一般に、ＳＩ，ＳＥ，ＳＤＣ状態マシン５
７０，５８０，５９０がシステム割り込み、システムリ
セット、同期データ演算を各々実行する状態マシンであ
ることが当業者には理解されよう。従って、ＳＩ，Ｓ
Ｅ，ＳＤＣ状態マシン５７０，５８０，５９０の別の実
施の形態が可能であることが当業者には容易に理解され
よう。

【０１７３】ｄ．方法段階 図２７を参照すると、好適なマスタ時刻基準ユニット１
２の動作の流れ図が図示してある。好適なマスタ刻時ユ
ニット１２の動作はステップ２０００でＣＲＳ３０によ
る第１，２のシステム基準信号の生成から始まり、第
１，２のシステム基準信号は前述した方法でオリジナル
の周波数基準信号と位相固定している。好適な実施の形
態において、第１，２のシステム基準信号は直角位相関
係を有する正弦波信号である。次に、ステップ２００２
では、ＭＳＭ３４が入力で受信したメッセージ信号に従
ってビットシーケンスと情報信号を生成する。前述した
ように、ＭＳＭ３４は第１，２のシステム基準信号を用
いてビットシーケンスと情報信号を同期的に生成する。
ステップ２００２に続けて、変調器３２はステップ２０
０４でＭＳＭ３４が生成した情報信号に基づいて第１，
２のシステム基準信号を同期的に変調する。ステップ２
００４では、変調は望ましくは直接搬送波ＡＭである。
ステップ２００４の後、ステップ２００６で第１，２の
変調システム基準信号は各々が第１，２の分配増幅器３
６，３８とシステムバス１４の線１６、１８を経由して
各々の局部刻時ユニット２２に分配され、この後、好適
な方法は終了する。図２７に図示した好適なマスタ刻時
ユニット１２の動作は理解を助けるため単一シーケンス
として説明した。前述のステップの各々が通常のシステ
ム動作中に各々他のステップに対して連続的同期的に実
行されることが当業者には理解されよう。

【０１７４】図２８を参照すると、好適な局部刻時ユニ
ット２２の動作の流れ図が図示してある。好適な局部刻
時ユニット２２の動作はステップ２０１０で局部ＱＲＯ
２０２による第１，２の局部基準信号の生成から始ま
り、局部基準信号は前述のように第２の位相検出器２０
４と第２のループフィルタ２０６により変調システム基
準信号に対して位相同期している。

【０１７５】局部刻時ユニット２２の各々は局部タイミ
ング信号を同時的に生成し、ステップ２０１０の後、第
１，２の変調システム基準信号を復調する。局部タイミ
ング信号の生成において、ＬＴＯ２０８はステップ２０
１２でオフセット信号を生成する。次に、ステップ２０
１４でタイミング信号混合器２１０とタイミング信号フ
ィルタが周波数増加変換により、前述したような方法
で、局部タイミング信号を生成する。局部タイミング信
号は周波数の増加変換により生成されるので、局部タイ
ミング信号の周波数は第１，２のシステム基準信号の周
波数より高くなる。ステップ２０１４の後、第１，２の
基準分割器２２０，２２２は周波数分割した局部タイミ
ング信号と周波数分割した第２の局部基準信号をステッ
プ２０１６で各々生成する。周波数分割した局部タイミ
ング信号と第２の局部基準信号はステップ２０１８で位
相固定される。再プログラム可能な又は再設定可能な基
準分割器２２０，２２２を位相固定に関連して使用する
ことで周波数範囲内での局部タイミング信号の周波数の
プログラム可能な仕様が容易に行なえる。

【０１７６】第１，２の変調システム基準信号の復調に
おいて、コヒーレント受信ユニット２００はステップ２
０２０で第１，２の変調システム基準信号の復調を同期
的に行ない、これによってマスタ刻時ユニット１２内部
の変調器３２により第１，２のシステム基準信号に符号
化されたビットシーケンスを復元する。次に、ＭＡＵ２
５０はステップ２０２２で信号プランに従いコヒーレン
ト受信ユニット２００により出力されたビットシーケン
スを同期的に復号し、これによってメッセージ及び／又
はデータを作成する。ステップ２０２２の後、ＭＡＵ２
５０はステップ１０２４で第１，２の信号チャンネル３
２０，３３０にメッセージを同期的に出力する。ＭＡＵ
２５０はさらにステップ２０２６で１つ又はそれ以上の
ワードにデータをまとめ、その後でＭＡＵ２５０はステ
ップ２０２８においてデータ・ワードの各々を同期デー
タチャンネル３４０へ出力する。ステップ２０１８，２
０２８の後、好適な方法は終了する。図２８に図示した
好適な局部刻時ユニットの動作は理解を助けるため非反
復的シーケンスとして説明した。図２８に図示したステ
ップの各々が通常のシステム動作中に互いに連続的かつ
同期的に実行されることが当業者には理解されよう。

【０１７７】ｅ．結論 基準タイミング信号を生成・分配する殆ど全ての従来技
術のシステム並びに方法とは対照的に、本発明は、方形
波信号の代わりに正弦波信号を生成して分配するもので
ある。方形波信号の生成・分配は、高速低歪方形波信号
を確実に生成するには滑らかに変化する正弦波信号に比
べて多くの電流と非常に大きな利得が必要とされること
から、高い周波数では特に困難であることが当業者には
理解されよう。さらに、分配径路に沿ったパルス反射
は、その大きさが信号立上り時間の微分に比例するため
方形波信号では非常に重大である。つまり、本発明は方
形波信号の生成とシステム全体への分配に関連した問題
を有利に回避する。一般に、本発明は、方形波信号に基
づく従来技術のシステム並びに方法より大幅に高い周波
数の信号を確実に生成してシステム全体に分配すること
ができる。

【０１７８】第１，２の変調システム基準信号は、各々
単一の分配増幅器３６，３８と望ましくは従来のストリ
ップ線又はマイクロストリップ伝送線（即ち、金属と接
地面）技術で実現したインピーダンス制御システムバス
１４とを用いて局部刻時ユニット２２に分配する。各々
の局部刻時ユニット２２内部で、単一の高インピーダン
ス局部バッファ増幅器２３２，２３４が任意に変調した
システム基準信号を受信するように接続され、これによ
って、局部刻時ユニット２２を基本的に無反射的な方法
でシステムバス１４に接続するようにしている。本発明
のシステム１０は、システムバス１４の長さを増加させ
回線端末処理２０を再配置することでさらに多くの局部
刻時ユニット２２に対応するように拡張することができ
る。

【０１７９】本発明は、各々の局部刻時ユニット２２内
部で周波数増加変換を用いてシステム基準信号より高い
周波数を有する局部タイミング信号を生成する。従来技
術のタイミング信号分配のためのシステム並びに方法で
は、これと対照的に、システムタイミング基準信号が、 １）直接使用される、 ２）周波数分周される、又は ３）減少変換して局所的に使用するタイミング信号を生
成する、の何れかである。つまり、本発明では、高周波
局部使用タイミング信号を作成するために高周波信号を
生成しシステム全体に分配する必要がない。むしろ、シ
ステム基準信号は従来技術のシステム並びに方法とは対
照的に任意の局部タイミング信号に比べて大幅に周波数
を低くできる。さらに、本発明は、各々が互いに独立で
ありながら同期しており、また、同期可能な並列に多数
の増加変換した局部タイミング信号を生成し特別の同期
回路を各々の局部刻時ユニット２２内に必要としない手
段を教示している。さらに、ＰＯＲ環境以外で、本明細
書に説明したタイミングとメッセージのシステム１０
は、システム１０内部の何れかの境界を横断する何らか
の同期回路を必要としない。従来技術のシステム並びに
方法は同様の利点を共有しない。

【０１８０】好適な実施の形態において、本発明は、各
々の局部刻時ユニット２２内部の再プログラミング可能
又は再設定可能な周波数分周器により、局部タイミング
信号周波数を任意の時刻に個別にプログラム的に指定す
ることができる。従来技術のタイミング信号生成のため
のシステム並びに方法はこの利点を共有しない。

【０１８１】本発明は、位相固定を使用することで、デ
ジタル雑音に対して非常に感受性が低い。ＰＬＬは数百
万のＱ値を特徴とするフィルタと等価であり、これによ
って雑音存在下に信号を正確に追跡することができる。

【０１８２】本発明が、位相固定と併せて象限信号を使
用する方法は、システム基準信号の同期的周波数非依存
の復調を容易にする。これによって、システム全体に同
期的又はほぼ同期的に信号送信及びデータ送信動作を実
行するための手段を提供する。従来技術のシステム並び
に方法はこの方法で動作することができない。

【０１８３】本発明は、幾つかの好適な実施の形態を参
照して説明したが、各種の変更を提供できることが当業
者には理解されよう。例えば、本発明を変更して１ＧＨ
ｚ以上の周波数で動作するようにもできる。別の例とし
て、本発明を変更して非直角位相関係又は非正弦波波形
を有する信号を用いて動作させることができる。さら
に、別の例として、本発明の１つ又はそれ以上の部分を
集積回路に組み込むことができる。好適な実施の形態の
変化及び変更は本発明により提供されるものであって、
特許請求の範囲によってのみ制限される。

【図面の簡単な説明】

【図１】本発明により構成した位相同期で周波数可変の
刻時及びメッセージ配送システムの好適な実施の形態を
示すブロック図である。

【図２】本発明の校正基準システムの第１の好適な実施
の形態を示すブロック図である。

【図３】本発明の校正基準システムの第２の実施の形態
を示すブロック図である。

【図４】本発明の校正制御ユニットの好適な実施の形態
を示すブロック図である。

【図５】本発明の第１のＦ‐Ｖの好適な実施の形態を示
すブロック図である。

【図６】本発明のＰＯＲ積分器の好適な実施の形態を示
すブロック図である。

【図７】本発明のシステムＱＲＯの好適な実施の形態を
示すブロック図である。

【図８】本発明の変調状態マシンの好適な実施の形態を
示すブロック図である。

【図９】変調状態マシン内部の状態マシン論理ユニット
の好適な実施の形態を示すブロック図である。

【図１０】本発明のシーケンサの好適な例を示すタイミ
ング図である。

【図１１】本発明の第１の利得制御増幅器を示すブロッ
ク図である。

【図１２】本発明の局部刻時ユニットの好適な実施の形
態を示すブロック図である。

【図１３】本発明のコヒーレント受信ユニットを示すブ
ロック図である。

【図１４】本発明のゲートシーケンス発生器の好適な実
施の形態を示すブロック図である。

【図１５】ゲートシーケンス発生器で生成する信号の好
適な例を示すタイミング図である。

【図１６】第１のＡＤＣＵの好適な実施の形態を示すブ
ロック図である。

【図１７】本発明のメッセージ組立ユニットの好適な実
施の形態を示すブロック図である。

【図１８】本発明のタイミング同期ユニットの好適な実
施の形態を示すブロック図である。

【図１９】本発明の信号マップメモリの好適な実施の形
態を示すブロック図である。

【図２０】本発明の同期システムリセットユニットの好
適な実施の形態を示すブロック図である。

【図２１】本発明のシステム割込状態マシンの好適な実
施の形態を示すブロック図である。

【図２２】本発明のシステムイベント状態マシンの好適
な実施の形態を示すブロック図である。

【図２３】本発明の同期データチャンネル状態マシンと
データ組立メモリの好適な実施の形態を示すブロック図
である。

【図２４】本発明の好適なシステム基準信号プロトコル
を示す波形図である。

【図２５】好適なシステム基準信号変調プロトコルを示
す波形図である。

【図２６】好適なシステム基準信号復調プロトコルを示
す波形図である。

【図２７】本発明の好適なマスタ刻時ユニットの動作を
示す流れ図である。

【図２８】本発明の好適な局部刻時ユニットの動作を示
す流れ図である。

【符号の説明】

１０ システム １２ マスタユニット ２２ 局部ユニット ３２ 変調器 ６２ アームストロング型ＲＦ発振器 ７０ 発振器 ７２ 発振器 ７３ 発振器 ２１０ 混合器 ２２０ 周波数分周器 ２３０ 位相周波数検出器 ２５０ メッセージ組立ユニット Ｑ₁ 第１のトランジスタ Ｑ₂ 第２のトランジスタ Ｔ₁ トランス

Claims (14)

【特許請求の範囲】
1. 【請求項１】 出力を有し、一組の正弦波タイミング基
   準信号を作成するためのマスタユニットと、 このマスタユニットの前記出力に接続された入力を有
   し、前記一組の正弦波タイミング基準信号内の第１の正
   弦波タイミング基準信号を使用して第１の局部タイミン
   グ信号を生成するための第１の局部ユニットと、 を備えることを特徴とする刻時のためのシステム。
2. 【請求項２】 第１の出力を有し、一組の正弦波タイミ
   ング基準信号を作成するためのマスタユニットと、 各々が前記マスタユニットの前記第１の出力に受動的に
   接続された第１の入力を有し、各々が前記一組の正弦波
   タイミング基準信号内の第１の正弦波タイミング基準信
   号を用いて局部タイミング信号を生成する複数の局部ユ
   ニットと、 を備えることを特徴とする刻時のためのシステム。
3. 【請求項３】 出力を有し、一組の正弦波タイミング基
   準信号を作成するためと前記一組の正弦波タイミング基
   準信号内の第１の正弦波タイミング基準信号の振幅を変
   調するためのマスタユニットと、 入力を有し、前記一組の正弦波タイミング基準信号内の
   正弦波タイミング基準信号を用いて第１の局部タイミン
   グ信号を提供するためと、前記第１の正弦波タイミング
   基準信号を復調するための第１の局部ユニットと、 を含み、前記マスタユニットの前記出力に前記第１の局
   部ユニットの前記入力が接続してあることを特徴とする
   刻時とメッセージ配送の組み合せのためのシステム。
4. 【請求項４】 一組の正弦波タイミング基準信号を作成
   するための発振器と、前記一組の正弦波タイミング基準
   信号内の第１の正弦波タイミング基準信号の振幅を制御
   信号に応じて変化させるための変調器とを有し、出力を
   有するマスタユニットと、 オフセット信号を作成するためのオフセット発振器と、
   前記オフセット信号と前記一組の正弦波タイミング基準
   信号内の正弦波タイミング基準信号を使用して局部タイ
   ミング信号を作成するための混合器と、周波数を分周し
   た前記局部タイミング信号を提供するための第１の再プ
   ログラム可能な周波数分周器と、前記周波数分周した前
   記局部タイミング信号と前記周波数分周した前記正弦波
   タイミング基準信号の間の周波数差と位相差に基づいて
   前記オフセット発振器を制御するための位相周波数検出
   器と、前記一組の正弦波タイミング基準信号内の前記第
   １の正弦波タイミング基準信号を復調するための復調ユ
   ニットとを有し、前記マスタユニットの前記出力に接続
   された入力を有する局部ユニットと、 を備えることを特徴とする周波数可変の刻時とメッセー
   ジ配送のためのシステム。
5. 【請求項５】 刻時及びメッセージの組み合せ信号を提
   供するための装置であって、 出力を有し、システムのためのタイミング信号として用
   いるための正弦波タイミング基準信号を作成するための
   発振器と、 搬送波入力と、制御入力と、出力とを有し、制御入力に
   受信した信号に応じて搬送波信号の振幅を変化させるた
   めの変調器と、 を備え、前記変調器の搬送波入力は前記発振器の前記出
   力に接続され、前記変調器の前記出力が前記刻時及びメ
   ッセージの組み合せ信号を提供することを特徴とする装
   置。
6. 【請求項６】 刻時及びメッセージの組み合せ信号から
   メッセージ信号を提供するための装置であって、 入力と出力とを有し、前記刻時及びメッセージの組み合
   せ信号の周期に対して同期的に前記刻時及びメッセージ
   の組み合せ信号を復調してビットシーケンスを作成する
   ための復調ユニットと、 入力と出力とを有し、前記入力が前記復調ユニットの前
   記出力に接続されて、前記復調ユニットから受信した一
   組のビットシーケンスからメッセージ信号を作成するた
   めのメッセージ組立ユニットと、 を備えることを特徴とする装置。
7. 【請求項７】 直角位相正弦波信号を生成するための装
   置であって、 ベースとエミッタとコレクタとを有する第１のトランジ
   スタと、第１の巻き線と第２の巻き線とを有するトラン
   スとを含み、前記トランスの前記第１の巻き線が前記第
   １のトランジスタの前記ベースに接続され、前記トラン
   スの前記第２の巻き線が前記第１のトランジスタの前記
   コレクタと電圧基準に接続され、前記第１のトランジス
   タの前記コレクタが前記装置の第１の出力を形成するア
   ームストロング型ＲＦ発振器と、 ベースとエミッタとコレクタとを有し、前記ベースが前
   記電圧基準に接続され、前記コレクタが前記電圧基準に
   接続されて前記装置の第２の出力を形成する第２のトラ
   ンジスタと、 入力と出力とを有し、前記第１のトランジスタの前記エ
   ミッタと前記第２のトランジスタの前記エミッタが前記
   入力に接続され、前記出力が電気的接地に接続される電
   流供給源と、 を備えることを特徴とする装置。
8. 【請求項８】 マスタユニット内部で一組の正弦波タイ
   ミング基準信号を生成する段階と、 前記一組の正弦波タイミング基準信号内の第１の正弦波
   タイミング基準信号を第１の局部ユニットで受信する段
   階と、 前記第１の正弦波タイミング基準信号を用いて第１の局
   部タイミング信号を生成する段階と、 を有することを特徴とする刻時のための方法。
9. 【請求項９】 マスタユニット内で一組の正弦波タイミ
   ング基準信号を生成する段階と、 第１の制御信号に従って第１の正弦波タイミング基準信
   号の振幅を変調する段階と、 局部ユニットで前記変調した第１の正弦波タイミング基
   準信号を受信する段階と、 前記一組の正弦波タイミング基準信号内の正弦波タイミ
   ング基準信号を用いて局部タイミング信号を生成する段
   階と、 前記第１の正弦波タイミング基準信号を復調してメッセ
   ージ信号を作成する段階と、 を有することを特徴とする刻時とメッセージ配送の組み
   合せのための方法。
10. 【請求項１０】 マスタユニット内部で一組の基本的機
    能信号を生成し、前記一組の基本的機能信号内の各々の
    基本的機能信号がこの一組の基本的機能信号内の他の信
    号に対して所定のタイミング関係を維持する段階と、 前記一組の基本的機能信号内の第１の信号を前記一組の
    基本的機能信号と同期して変調する段階と、 前記一組の基本的機能信号と同期して局部ユニット内で
    局部タイミング信号を生成する段階と、 前記一組の基本的機能信号と同期して前記局部ユニット
    内で前記第１の信号を復調する段階と、 を有することを特徴とする刻時とメッセージ配送の組み
    合せのための方法。
11. 【請求項１１】 マスタユニット内で一組の正弦波タイ
    ミング基準信号を生成するための手段と、 前記一組の正弦波タイミング基準信号内の第１の正弦波
    タイミング基準信号を用いて局部ユニット内で局部タイ
    ミング信号を生成するための手段と、 を備えることを特徴とする刻時のための装置。
12. 【請求項１２】 マスタユニット内で一組の正弦波タイ
    ミング基準信号を生成するための手段と、 局部ユニット内で局部タイミング信号周波数をプログラ
    ム的に指定するための手段と、 前記一組の正弦波タイミング基準信号内の第１の正弦波
    タイミング基準信号を用いて前記局部ユニット内でプロ
    グラム的に指定した周波数を有する局部タイミング信号
    を生成するための手段と、 を備えることを特徴とする周波数可変の刻時のための装
    置。
13. 【請求項１３】 一組の正弦波タイミング基準信号をマ
    スタユニット内で生成するための手段と、 前記一組の正弦波タイミング基準信号内の第１の正弦波
    タイミング基準信号の振幅を変調するための手段と、 前記一組の正弦波タイミング基準信号内の正弦波タイミ
    ング基準信号を用いて局部ユニット内で局部タイミング
    信号を生成するための手段と、 前記第１の正弦波タイミング基準信号を復調するための
    手段と、 を備えることを特徴とする刻時とメッセージ配送の組み
    合せのための装置。
14. 【請求項１４】 マスタユニット内で一組の基本的機能
    信号を生成し、この一組の基本的機能信号内の各々の基
    本的機能信号が他の基本的機能信号各々に対して所定の
    タイミング関係を維持するための手段と、 前記一組の基本的機能信号と同期してこの一組の基本的
    機能信号内の第１の基本的機能信号を変調するための手
    段と、 前記一組の基本的機能信号と同期して局部ユニット内で
    局部タイミング信号を生成するための手段と、 前記一組の基本的機能信号と同期して前記局部ユニット
    内で前記第１の基本的機能信号を復調するための手段
    と、 を備えることを特徴とする刻時とメッセージ配送の組み
    合せのための装置。