JPH09185346A - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JPH09185346A JPH09185346A JP34409695A JP34409695A JPH09185346A JP H09185346 A JPH09185346 A JP H09185346A JP 34409695 A JP34409695 A JP 34409695A JP 34409695 A JP34409695 A JP 34409695A JP H09185346 A JPH09185346 A JP H09185346A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- electrode
- display device
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、マトリクス型表示装置に関し、共
通電極電位反転駆動を行う場合に常に低消費電力を実現
することを目的とする。 【解決手段】 液晶パネル内にマトリクス状に配列され
た各画素Ｐijの、画素電極ＰＥへの印加電圧に応じた基
準電圧ＶＲと共通電極ＣＥへの印加電圧ＶCOM と蓄積容
量電極ＳＥへの印加電圧ＶCSとを互いに連動させて各々
の大きさを制御する手段１４と、液晶パネルを駆動する
ドライバにおける消費電力を所定期間単位で検出する手
段１１と、この検出結果に基づいて前記各電極への印加
電圧をその電力が最低となるように制御する手段１２と
を有するように構成する。
通電極電位反転駆動を行う場合に常に低消費電力を実現
することを目的とする。 【解決手段】 液晶パネル内にマトリクス状に配列され
た各画素Ｐijの、画素電極ＰＥへの印加電圧に応じた基
準電圧ＶＲと共通電極ＣＥへの印加電圧ＶCOM と蓄積容
量電極ＳＥへの印加電圧ＶCSとを互いに連動させて各々
の大きさを制御する手段１４と、液晶パネルを駆動する
ドライバにおける消費電力を所定期間単位で検出する手
段１１と、この検出結果に基づいて前記各電極への印加
電圧をその電力が最低となるように制御する手段１２と
を有するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ）等のマトリクス型表示装置に係り、特に、アクテ
ィブマトリクス型のＴＦＴ方式のＬＣＤにおいてその液
晶パネルを横ライン反転駆動で駆動する技術に関する。
近年の画像表示装置の普及により、薄型で大容量の表示
装置の需要が高まっている。特にＬＣＤの開発はめざま
しく、さらに大画面で低消費電力のＬＣＤの開発が求め
られている。
ＣＤ）等のマトリクス型表示装置に係り、特に、アクテ
ィブマトリクス型のＴＦＴ方式のＬＣＤにおいてその液
晶パネルを横ライン反転駆動で駆動する技術に関する。
近年の画像表示装置の普及により、薄型で大容量の表示
装置の需要が高まっている。特にＬＣＤの開発はめざま
しく、さらに大画面で低消費電力のＬＣＤの開発が求め
られている。
【０００２】
【従来の技術】従来、大容量のＬＣＤ等のマトリクス型
表示装置を駆動する技術として、液晶パネル内にマトリ
クス状に配列された各画素の画素電極に薄膜トランジス
タ（ＴＦＴ）等のスイッチング素子を設け、各スイッチ
ング素子をスキャンライン毎に順次走査して各スキャン
ライン上の画素電極に液晶駆動用の電荷を１フレーム分
蓄積させる方式（アクティブマトリクス方式）が採用さ
れている。
表示装置を駆動する技術として、液晶パネル内にマトリ
クス状に配列された各画素の画素電極に薄膜トランジス
タ（ＴＦＴ）等のスイッチング素子を設け、各スイッチ
ング素子をスキャンライン毎に順次走査して各スキャン
ライン上の画素電極に液晶駆動用の電荷を１フレーム分
蓄積させる方式（アクティブマトリクス方式）が採用さ
れている。
【０００３】一方、液晶を駆動する場合には、直流電圧
印加による液晶特性の劣化を防止する目的から液晶の交
流化駆動が行われる。交流化駆動の方法としては、デー
タラインを液晶パネルの上側と下側から交互に櫛形状に
配置し、上側からのデータラインと下側からのデータラ
インに互いに極性が反対になるデータ電圧を印加し、フ
レーム周期毎に上下の極性を反転させる方法（縦ライン
反転駆動）、データの極性は同一とし、横ライン（スキ
ャンライン）毎にデータを反転する方法（横ライン反転
駆動）等が採用されている。
印加による液晶特性の劣化を防止する目的から液晶の交
流化駆動が行われる。交流化駆動の方法としては、デー
タラインを液晶パネルの上側と下側から交互に櫛形状に
配置し、上側からのデータラインと下側からのデータラ
インに互いに極性が反対になるデータ電圧を印加し、フ
レーム周期毎に上下の極性を反転させる方法（縦ライン
反転駆動）、データの極性は同一とし、横ライン（スキ
ャンライン）毎にデータを反転する方法（横ライン反転
駆動）等が採用されている。
【０００４】縦ライン反転駆動の場合、共通電極（液晶
を挟んで画素電極に対向配置される電極）の電位は固定
される必要があるが、横ライン反転駆動の場合には、デ
ータライン・ドライバとして比較的安価な低耐圧（例え
ば５Ｖ）のドライバを使用して液晶のしきい値を満たす
必要性から、共通電極電位も横ライン周期毎に反転させ
る駆動方法（以下、「共通電極電位反転駆動」と称す
る）が採用される場合が多い。
を挟んで画素電極に対向配置される電極）の電位は固定
される必要があるが、横ライン反転駆動の場合には、デ
ータライン・ドライバとして比較的安価な低耐圧（例え
ば５Ｖ）のドライバを使用して液晶のしきい値を満たす
必要性から、共通電極電位も横ライン周期毎に反転させ
る駆動方法（以下、「共通電極電位反転駆動」と称す
る）が採用される場合が多い。
【０００５】共通電極電位反転駆動を行う場合、その反
転駆動と同期して蓄積容量電極の電位も反転駆動され
る。この蓄積容量は、液晶の画素電極に走査期間中に充
電された電荷（書き込み電荷）が次の走査期間までの１
フレーム期間の間保持されなければならない必要性か
ら、ＴＦＴ基板の画素電極上の一部に形成される。蓄積
容量は、独立バスとして形成される場合と、スキャンラ
イン上に形成される場合の２方式が一般的である。
転駆動と同期して蓄積容量電極の電位も反転駆動され
る。この蓄積容量は、液晶の画素電極に走査期間中に充
電された電荷（書き込み電荷）が次の走査期間までの１
フレーム期間の間保持されなければならない必要性か
ら、ＴＦＴ基板の画素電極上の一部に形成される。蓄積
容量は、独立バスとして形成される場合と、スキャンラ
イン上に形成される場合の２方式が一般的である。
【０００６】また、共通電極電位反転駆動を行う場合、
上述したように液晶のしきい値を満たす必要性から、デ
ィジタル方式のデータドライバに入力する基準電圧も同
時に特定の振幅で反転させる必要がある。従来知られて
いる技術では、共通電極に印加される駆動電圧の振幅
と、蓄積容量電極に印加される駆動電圧の振幅と、画素
電極に印加される駆動電圧に応じたデータ基準電圧の振
幅とは、それぞれ固定されていた。
上述したように液晶のしきい値を満たす必要性から、デ
ィジタル方式のデータドライバに入力する基準電圧も同
時に特定の振幅で反転させる必要がある。従来知られて
いる技術では、共通電極に印加される駆動電圧の振幅
と、蓄積容量電極に印加される駆動電圧の振幅と、画素
電極に印加される駆動電圧に応じたデータ基準電圧の振
幅とは、それぞれ固定されていた。
【０００７】
【発明が解決しようとする課題】しかしながら、例えば
黒の多いパターンと白の多いパターンとでは、表示に必
要とする電力が最低になるそれぞれの電極の駆動電圧の
振幅は異なっているにもかかわらず、従来の技術では各
電極（共通電極、蓄積容量電極、及び画素電極）に印加
される駆動電圧の振幅はそれぞれ固定化されていたた
め、表示パターンによっては必ずしも最低電力で駆動が
行われていないといった課題があった。
黒の多いパターンと白の多いパターンとでは、表示に必
要とする電力が最低になるそれぞれの電極の駆動電圧の
振幅は異なっているにもかかわらず、従来の技術では各
電極（共通電極、蓄積容量電極、及び画素電極）に印加
される駆動電圧の振幅はそれぞれ固定化されていたた
め、表示パターンによっては必ずしも最低電力で駆動が
行われていないといった課題があった。
【０００８】本発明は、かかる従来技術における課題に
鑑み創作されたもので、比較的安価な低耐圧のデータラ
イン・ドライバを使用して共通電極電位反転駆動を行う
場合に常に低消費電力を実現することができるマトリク
ス型表示装置を提供することを目的とする。
鑑み創作されたもので、比較的安価な低耐圧のデータラ
イン・ドライバを使用して共通電極電位反転駆動を行う
場合に常に低消費電力を実現することができるマトリク
ス型表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上述した従来技術の課題
を解決するため、本発明の一つの形態によれば、マトリ
クス状に配列された複数のスキャンラインと複数のデー
タラインの各交差部にそれぞれ画素が配設され、各画素
毎に、電圧−光変換物質を間に挟むようにそれぞれ形成
された画素電極及び共通電極と、対応するスキャンライ
ンが選択された時に対応するデータライン上の書き込み
電荷を前記画素電極に伝達するスイッチング素子と、前
記書き込み電荷の保持に必要な蓄積容量を前記画素電極
との間に挟んで形成された蓄積容量電極とを備えた液晶
パネルと、該液晶パネル内の各スキャンライン及び各デ
ータラインをそれぞれ駆動するドライバと、前記画素電
極に印加する駆動電圧に応じた基準電圧、前記共通電極
に印加する駆動電圧及び前記蓄積容量電極に印加する駆
動電圧の各々の大きさを制御する駆動電圧制御回路とを
具備し、該駆動電圧制御回路が、前記画素電極への印加
電圧に応じた基準電圧と前記共通電極への印加電圧と前
記蓄積容量電極への印加電圧とを互いに連動させて各々
の大きさを制御する印加電圧連動手段と、前記ドライバ
に供給される電源電圧をモニタして所定期間、該電源電
圧による該ドライバにおける消費電力を検出する電力検
出手段と、該電力検出手段の検出結果に基づいて前記印
加電圧連動手段に対し前記各電極への印加電圧の連動制
御の際に電力を最低にするように制御を行う電力低減化
制御手段とを有することを特徴とするマトリクス型表示
装置が提供される。
を解決するため、本発明の一つの形態によれば、マトリ
クス状に配列された複数のスキャンラインと複数のデー
タラインの各交差部にそれぞれ画素が配設され、各画素
毎に、電圧−光変換物質を間に挟むようにそれぞれ形成
された画素電極及び共通電極と、対応するスキャンライ
ンが選択された時に対応するデータライン上の書き込み
電荷を前記画素電極に伝達するスイッチング素子と、前
記書き込み電荷の保持に必要な蓄積容量を前記画素電極
との間に挟んで形成された蓄積容量電極とを備えた液晶
パネルと、該液晶パネル内の各スキャンライン及び各デ
ータラインをそれぞれ駆動するドライバと、前記画素電
極に印加する駆動電圧に応じた基準電圧、前記共通電極
に印加する駆動電圧及び前記蓄積容量電極に印加する駆
動電圧の各々の大きさを制御する駆動電圧制御回路とを
具備し、該駆動電圧制御回路が、前記画素電極への印加
電圧に応じた基準電圧と前記共通電極への印加電圧と前
記蓄積容量電極への印加電圧とを互いに連動させて各々
の大きさを制御する印加電圧連動手段と、前記ドライバ
に供給される電源電圧をモニタして所定期間、該電源電
圧による該ドライバにおける消費電力を検出する電力検
出手段と、該電力検出手段の検出結果に基づいて前記印
加電圧連動手段に対し前記各電極への印加電圧の連動制
御の際に電力を最低にするように制御を行う電力低減化
制御手段とを有することを特徴とするマトリクス型表示
装置が提供される。
【００１０】この形態に係るマトリクス型表示装置の構
成によれば、電力検出手段の検出結果に基づいて電力低
減化制御手段により、各電極（画素電極、共通電極及び
蓄積容量電極）に印加されるべき駆動電圧をその電力が
最低となるように制御することができる。従って、たと
え低耐圧のデータライン・ドライバを使用して共通電極
電位反転駆動を行った場合でも、常に低消費電力を実現
することが可能となる。
成によれば、電力検出手段の検出結果に基づいて電力低
減化制御手段により、各電極（画素電極、共通電極及び
蓄積容量電極）に印加されるべき駆動電圧をその電力が
最低となるように制御することができる。従って、たと
え低耐圧のデータライン・ドライバを使用して共通電極
電位反転駆動を行った場合でも、常に低消費電力を実現
することが可能となる。
【００１１】また、本発明の他の形態によれば、上述し
た電力検出手段に代えて、表示データの表示パターンの
種類を検出する表示パターン検出手段を有することを特
徴とするマトリクス型表示装置が提供される。この形態
に係るマトリクス型表示装置の構成によれば、上述した
形態に係る装置の場合と同様に、表示パターン検出手段
の検出結果に基づいて電力低減化制御手段により、各電
極（画素電極、共通電極及び蓄積容量電極）に印加され
るべき駆動電圧をその電力が最低となるように制御する
ことができる。
た電力検出手段に代えて、表示データの表示パターンの
種類を検出する表示パターン検出手段を有することを特
徴とするマトリクス型表示装置が提供される。この形態
に係るマトリクス型表示装置の構成によれば、上述した
形態に係る装置の場合と同様に、表示パターン検出手段
の検出結果に基づいて電力低減化制御手段により、各電
極（画素電極、共通電極及び蓄積容量電極）に印加され
るべき駆動電圧をその電力が最低となるように制御する
ことができる。
【００１２】
【発明の実施の形態】図１には本発明の一実施形態に係
るマトリクス型表示装置の全体構成が模式的に示され
る。図示の例は、液晶表示装置（ＬＣＤ）の構成を示す
もので、図中、１は液晶パネルを示し、マトリクス状に
配列された複数のスキャンラインＳＬi （ｉ＝１〜ｍ）
と複数のデータラインＤＬj （ｊ＝１〜ｎ）の各交差部
にそれぞれ画素Ｐijが配設されて成る構成を有してい
る。各画素Ｐijの構成については、後で説明する。
るマトリクス型表示装置の全体構成が模式的に示され
る。図示の例は、液晶表示装置（ＬＣＤ）の構成を示す
もので、図中、１は液晶パネルを示し、マトリクス状に
配列された複数のスキャンラインＳＬi （ｉ＝１〜ｍ）
と複数のデータラインＤＬj （ｊ＝１〜ｎ）の各交差部
にそれぞれ画素Ｐijが配設されて成る構成を有してい
る。各画素Ｐijの構成については、後で説明する。
【００１３】また、２はＬＣＤ全体を制御する制御回路
を示し、外部から入力される表示データＤｎ及び制御信
号（表示データＤｎと同期して与えられるタイミング用
のクロックＣＬＫ、水平同期信号ＨＳ及び垂直同期信号
ＶＳ）に基づいて、表示データの各画素への書き込み及
び表示のための各種制御を行う機能を有している。この
制御回路２は、後述する各ドライバを介して液晶パネル
１を駆動するのに必要な各制御信号ＣＳ1 及びＣＳ2 を
生成する機能、表示データＤｎを所定の極性を持つ表示
データＤＤに変換して出力する機能、及び、後述する駆
動電圧制御回路を制御するための制御信号ＣＯＮＴを生
成する機能を有している。
を示し、外部から入力される表示データＤｎ及び制御信
号（表示データＤｎと同期して与えられるタイミング用
のクロックＣＬＫ、水平同期信号ＨＳ及び垂直同期信号
ＶＳ）に基づいて、表示データの各画素への書き込み及
び表示のための各種制御を行う機能を有している。この
制御回路２は、後述する各ドライバを介して液晶パネル
１を駆動するのに必要な各制御信号ＣＳ1 及びＣＳ2 を
生成する機能、表示データＤｎを所定の極性を持つ表示
データＤＤに変換して出力する機能、及び、後述する駆
動電圧制御回路を制御するための制御信号ＣＯＮＴを生
成する機能を有している。
【００１４】３は駆動電圧制御回路を示し、外部から供
給される電源電圧Ｖｃｃ（５Ｖ）とＬＣＤ制御回路２か
ら供給される制御信号ＣＯＮＴに基づいて、液晶パネル
１内の各電極に印加されるべき駆動電圧を作成し、後述
するように最低電力での駆動条件に応じた駆動電圧を選
択出力する機能を有している。選択出力される駆動電圧
には、共通電極に印加される駆動電圧（共通電極印加電
圧）ＶCOM と、蓄積容量電極に印加される駆動電圧（蓄
積容量電極印加電圧）ＶCSと、画素電極に印加される駆
動電圧（画素電極印加電圧）に応じた基準電圧ＶＲとが
含まれる。
給される電源電圧Ｖｃｃ（５Ｖ）とＬＣＤ制御回路２か
ら供給される制御信号ＣＯＮＴに基づいて、液晶パネル
１内の各電極に印加されるべき駆動電圧を作成し、後述
するように最低電力での駆動条件に応じた駆動電圧を選
択出力する機能を有している。選択出力される駆動電圧
には、共通電極に印加される駆動電圧（共通電極印加電
圧）ＶCOM と、蓄積容量電極に印加される駆動電圧（蓄
積容量電極印加電圧）ＶCSと、画素電極に印加される駆
動電圧（画素電極印加電圧）に応じた基準電圧ＶＲとが
含まれる。
【００１５】４はスキャンライン・ドライバを示し、Ｌ
ＣＤ制御回路２から供給される制御信号ＣＳ1 （クロッ
ク、スタート信号等）に応答して、液晶パネル１内の各
スキャンラインＳＬ1 〜ＳＬm を順次駆動する機能を有
している。また、このスキャンライン・ドライバ４は、
駆動電圧制御回路３から供給される蓄積容量電極印加電
圧ＶCSを各画素の蓄積容量電極に印加する機能を有して
いる。
ＣＤ制御回路２から供給される制御信号ＣＳ1 （クロッ
ク、スタート信号等）に応答して、液晶パネル１内の各
スキャンラインＳＬ1 〜ＳＬm を順次駆動する機能を有
している。また、このスキャンライン・ドライバ４は、
駆動電圧制御回路３から供給される蓄積容量電極印加電
圧ＶCSを各画素の蓄積容量電極に印加する機能を有して
いる。
【００１６】５はデータライン・ドライバを示し、ＬＣ
Ｄ制御回路２から供給される制御信号ＣＳ2 （クロッ
ク、スタート信号、ラッチ信号等）及び表示データＤＤ
と駆動電圧制御回路３から供給される画素電極印加電圧
に応じた基準電圧ＶＲとに応答して、液晶パネル１内の
各データラインＤＬ1 〜ＤＬn を駆動する機能を有して
いる。
Ｄ制御回路２から供給される制御信号ＣＳ2 （クロッ
ク、スタート信号、ラッチ信号等）及び表示データＤＤ
と駆動電圧制御回路３から供給される画素電極印加電圧
に応じた基準電圧ＶＲとに応答して、液晶パネル１内の
各データラインＤＬ1 〜ＤＬn を駆動する機能を有して
いる。
【００１７】なお、図示はしないが、駆動電圧制御回路
３に供給される電源電圧Ｖｃｃは、スキャンライン・ド
ライバ４及びデータライン・ドライバ５にもそれぞれ供
給されている。また、本実施形態では複数のデータライ
ンＤＬ1 〜ＤＬn を駆動するのに１つのデータライン・
ドライバ５を設けた場合について図示しているが、駆動
方式の種類によっては液晶パネル１の上側と下側の両側
からの駆動でも実現することは可能である。この場合に
は、上側のデータライン・ドライバと下側のデータライ
ン・ドライバは、それぞれの出力ラインが互いに櫛形状
に接続されるように配置される。
３に供給される電源電圧Ｖｃｃは、スキャンライン・ド
ライバ４及びデータライン・ドライバ５にもそれぞれ供
給されている。また、本実施形態では複数のデータライ
ンＤＬ1 〜ＤＬn を駆動するのに１つのデータライン・
ドライバ５を設けた場合について図示しているが、駆動
方式の種類によっては液晶パネル１の上側と下側の両側
からの駆動でも実現することは可能である。この場合に
は、上側のデータライン・ドライバと下側のデータライ
ン・ドライバは、それぞれの出力ラインが互いに櫛形状
に接続されるように配置される。
【００１８】図２には図１の構成における要部の構成が
示される。図２において、（ａ）は液晶パネル１におけ
る各画素Ｐijの構成を示す。各画素Ｐijは、対応するス
キャンラインＳＬi が選択された時に対応するデータラ
インＤＬj 上の表示データ電圧すなわち書き込み電荷を
伝達する薄膜トランジスタ（ＴＦＴ）Ｑと、このトラン
ジスタ（ＴＦＴ）Ｑを介して伝達された書き込み電荷を
保持するための蓄積容量ＣS と、液晶容量ＣLCとを有し
ている。なお、蓄積容量ＣS と液晶容量ＣLCの各一端側
は、トランジスタ（ＴＦＴ）ＱのソースＳにつながる画
素電極ＰＥに接続されており、また液晶容量ＣLCの他端
側は共通電極ＣＥに接続され、蓄積容量ＣS の他端側
は、直前のスキャンラインＳＬi-1 につながる蓄積容量
電極ＳＥに接続されている。
示される。図２において、（ａ）は液晶パネル１におけ
る各画素Ｐijの構成を示す。各画素Ｐijは、対応するス
キャンラインＳＬi が選択された時に対応するデータラ
インＤＬj 上の表示データ電圧すなわち書き込み電荷を
伝達する薄膜トランジスタ（ＴＦＴ）Ｑと、このトラン
ジスタ（ＴＦＴ）Ｑを介して伝達された書き込み電荷を
保持するための蓄積容量ＣS と、液晶容量ＣLCとを有し
ている。なお、蓄積容量ＣS と液晶容量ＣLCの各一端側
は、トランジスタ（ＴＦＴ）ＱのソースＳにつながる画
素電極ＰＥに接続されており、また液晶容量ＣLCの他端
側は共通電極ＣＥに接続され、蓄積容量ＣS の他端側
は、直前のスキャンラインＳＬi-1 につながる蓄積容量
電極ＳＥに接続されている。
【００１９】図２において、（ｂ）は駆動電圧制御回路
３の構成を示す。図中、ＲＳ1 及びＲＳ2 はリセット信
号、ＶＳは垂直同期信号、ＬＴはラッチ信号、ＭＯＮは
モニタ信号、Ｍは交流化信号を示し、これらの信号はＬ
ＣＤ制御回路２から供給される制御信号ＣＯＮＴに含ま
れる。また、１１は電源電圧Ｖｃｃ（５Ｖ）及びリセッ
ト信号ＲＳ1 に基づいて所定期間の間電力検出を行う電
力検出回路、１２は電力検出回路１１の出力Ｐ及び各制
御信号ＶＳ、ＲＳ2 、ＬＴ及びＭＯＮに基づいて最低電
力の検出及び駆動条件の選択を行う最低電力検出及び駆
動条件選択回路、１３は電力検出回路１１を通して供給
される電源電圧から次段で使用される直流電圧ＶDD及び
ＶEEを生成する電源回路、１４は電源回路１３からの直
流電圧ＶDD及びＶEE、最低電力検出及び駆動条件選択回
路１２からの出力信号（図示の例では４種類の駆動条
件）及び交流化信号Ｍに基づいて上述した各駆動電圧
（画素電極印加電圧に応じた基準電圧ＶＲ（Ｖ８〜Ｖ
０）、共通電極印加電圧ＶCOM 及び蓄積容量電極印加電
圧ＶCS）の作成及び選択を行う駆動電圧作成及び選択回
路を示す。
３の構成を示す。図中、ＲＳ1 及びＲＳ2 はリセット信
号、ＶＳは垂直同期信号、ＬＴはラッチ信号、ＭＯＮは
モニタ信号、Ｍは交流化信号を示し、これらの信号はＬ
ＣＤ制御回路２から供給される制御信号ＣＯＮＴに含ま
れる。また、１１は電源電圧Ｖｃｃ（５Ｖ）及びリセッ
ト信号ＲＳ1 に基づいて所定期間の間電力検出を行う電
力検出回路、１２は電力検出回路１１の出力Ｐ及び各制
御信号ＶＳ、ＲＳ2 、ＬＴ及びＭＯＮに基づいて最低電
力の検出及び駆動条件の選択を行う最低電力検出及び駆
動条件選択回路、１３は電力検出回路１１を通して供給
される電源電圧から次段で使用される直流電圧ＶDD及び
ＶEEを生成する電源回路、１４は電源回路１３からの直
流電圧ＶDD及びＶEE、最低電力検出及び駆動条件選択回
路１２からの出力信号（図示の例では４種類の駆動条
件）及び交流化信号Ｍに基づいて上述した各駆動電圧
（画素電極印加電圧に応じた基準電圧ＶＲ（Ｖ８〜Ｖ
０）、共通電極印加電圧ＶCOM 及び蓄積容量電極印加電
圧ＶCS）の作成及び選択を行う駆動電圧作成及び選択回
路を示す。
【００２０】図３には電力検出回路１１の回路構成が示
される。図示の電力検出回路は、電源電圧Ｖｃｃの入力
端と次段の電源回路との間に接続され且つ比較的小さい
抵抗値を有する抵抗器２１と、この抵抗器２１に電流が
流れる時に生じる電圧降下分を増幅する差動増幅器２２
と、この差動増幅器２２の出力を所定期間の間積分する
積分回路２３とを有している。この積分回路２３にはそ
の所定期間を一定にするためにリセット信号ＲＳ1 が入
力され、この入力タイミングは、例えば垂直同期信号Ｖ
Ｓの２周期期間（２フレーム期間）に設定される。
される。図示の電力検出回路は、電源電圧Ｖｃｃの入力
端と次段の電源回路との間に接続され且つ比較的小さい
抵抗値を有する抵抗器２１と、この抵抗器２１に電流が
流れる時に生じる電圧降下分を増幅する差動増幅器２２
と、この差動増幅器２２の出力を所定期間の間積分する
積分回路２３とを有している。この積分回路２３にはそ
の所定期間を一定にするためにリセット信号ＲＳ1 が入
力され、この入力タイミングは、例えば垂直同期信号Ｖ
Ｓの２周期期間（２フレーム期間）に設定される。
【００２１】図４には最低電力検出及び駆動条件選択回
路１２の回路構成が示され、図５にはその動作タイミン
グ波形が示される。図４において、３１は垂直同期信号
ＶＳをカウントしリセット信号ＲＳ2 によりクリアされ
るカウンタ、３２はカウンタ３１のカウント値の上位２
ビットをデコードするデコーダ、３３ａ〜３３ｄは上述
の電力検出回路１１からの出力Ｐに応答してそれぞれデ
コーダ３２のデコード出力ａ〜ｄ（これは後述する４種
類の駆動条件に対応する）をサンプリングし保持するサ
ンプル・ホールド（Ｓ／Ｈ）回路、３４は各Ｓ／Ｈ回路
で保持されたそれぞれの駆動条件に応じた電力値のうち
最低電力となる駆動条件を検出する検出回路、３５ａ〜
３５ｄは上述のラッチ信号ＬＴに応答してそれぞれ検出
回路３４の出力をラッチするラッチ回路、３６は上述の
モニタ信号ＭＯＮによりラッチ回路３５ａ〜３５ｄの出
力ａ〜ｄとデコーダ３２のデコード出力ａ〜ｄのうちい
ずれか一方を選択出力するセレクタを示す。
路１２の回路構成が示され、図５にはその動作タイミン
グ波形が示される。図４において、３１は垂直同期信号
ＶＳをカウントしリセット信号ＲＳ2 によりクリアされ
るカウンタ、３２はカウンタ３１のカウント値の上位２
ビットをデコードするデコーダ、３３ａ〜３３ｄは上述
の電力検出回路１１からの出力Ｐに応答してそれぞれデ
コーダ３２のデコード出力ａ〜ｄ（これは後述する４種
類の駆動条件に対応する）をサンプリングし保持するサ
ンプル・ホールド（Ｓ／Ｈ）回路、３４は各Ｓ／Ｈ回路
で保持されたそれぞれの駆動条件に応じた電力値のうち
最低電力となる駆動条件を検出する検出回路、３５ａ〜
３５ｄは上述のラッチ信号ＬＴに応答してそれぞれ検出
回路３４の出力をラッチするラッチ回路、３６は上述の
モニタ信号ＭＯＮによりラッチ回路３５ａ〜３５ｄの出
力ａ〜ｄとデコーダ３２のデコード出力ａ〜ｄのうちい
ずれか一方を選択出力するセレクタを示す。
【００２２】このセレクタ３６は、モニタ信号ＭＯＮが
“Ｈ”レベルの時（つまり電力検出を行っているモニタ
期間中）、その出力Ｑとして入力Ａ（デコーダ３２のデ
コード出力ａ〜ｄ）を選択し、モニタ信号ＭＯＮが
“Ｌ”レベルの時（モニタ期間以外の時、すなわち最低
電力駆動期間中）、その出力Ｑとして入力Ｂ（ラッチ回
路３５ａ〜３５ｄの出力ａ〜ｄ）を選択する。
“Ｈ”レベルの時（つまり電力検出を行っているモニタ
期間中）、その出力Ｑとして入力Ａ（デコーダ３２のデ
コード出力ａ〜ｄ）を選択し、モニタ信号ＭＯＮが
“Ｌ”レベルの時（モニタ期間以外の時、すなわち最低
電力駆動期間中）、その出力Ｑとして入力Ｂ（ラッチ回
路３５ａ〜３５ｄの出力ａ〜ｄ）を選択する。
【００２３】なお、図４に示す例では、４種類の駆動条
件ａ〜ｄを選択可能とするためにデコーダ３２はカウン
タ３１のカウント値の２ビットのみをデコードするよう
に構成したが、デコードするビット数は、駆動条件の設
定数に応じて適宜変更されることはもちろんである。図
５の動作タイミング図に示すように、モニタ期間中は、
デコーダ３２のデコード出力ａ〜ｄ（つまり４種類の駆
動条件）のいずれかが順次選択されており、同時に、電
力検出回路１１により電力（電流）が測定されている。
この時は、セレクタ３６は、デコーダ３２のデコード出
力ａ〜ｄを選択出力する。一方、電力検出回路１１の測
定結果Ｐに基づいて各Ｓ／Ｈ回路３３ａ〜３３ｄに保持
されたそれぞれの駆動条件に応じた電力値は、検出回路
３４に入力され、そのうちで最低電力となる駆動条件が
検出され、デコード出力として、対応するラッチ回路を
介してセレクタ３６に入力される。
件ａ〜ｄを選択可能とするためにデコーダ３２はカウン
タ３１のカウント値の２ビットのみをデコードするよう
に構成したが、デコードするビット数は、駆動条件の設
定数に応じて適宜変更されることはもちろんである。図
５の動作タイミング図に示すように、モニタ期間中は、
デコーダ３２のデコード出力ａ〜ｄ（つまり４種類の駆
動条件）のいずれかが順次選択されており、同時に、電
力検出回路１１により電力（電流）が測定されている。
この時は、セレクタ３６は、デコーダ３２のデコード出
力ａ〜ｄを選択出力する。一方、電力検出回路１１の測
定結果Ｐに基づいて各Ｓ／Ｈ回路３３ａ〜３３ｄに保持
されたそれぞれの駆動条件に応じた電力値は、検出回路
３４に入力され、そのうちで最低電力となる駆動条件が
検出され、デコード出力として、対応するラッチ回路を
介してセレクタ３６に入力される。
【００２４】モニタ期間が終了すると、セレクタ３６
は、ラッチ回路３５ａ〜３５ｄの出力ａ〜ｄを選択出力
する。そして、この選択出力された信号ａ〜ｄにより、
電力が最低となる駆動条件で一定期間、液晶が駆動され
る。この一定期間は、図５に示すように、垂直同期信号
ＶＳの２周期期間単位で、モニタ期間に対して十分に長
いことが望ましい（２Ｔ×Ｎ）。図５に示す例では、２
番目の駆動条件（ラッチ回路３５ｂの出力「ｂ」）が選
択された後、４番目の駆動条件（ラッチ回路３５ｄの出
力「ｄ」）が選択されている。
は、ラッチ回路３５ａ〜３５ｄの出力ａ〜ｄを選択出力
する。そして、この選択出力された信号ａ〜ｄにより、
電力が最低となる駆動条件で一定期間、液晶が駆動され
る。この一定期間は、図５に示すように、垂直同期信号
ＶＳの２周期期間単位で、モニタ期間に対して十分に長
いことが望ましい（２Ｔ×Ｎ）。図５に示す例では、２
番目の駆動条件（ラッチ回路３５ｂの出力「ｂ」）が選
択された後、４番目の駆動条件（ラッチ回路３５ｄの出
力「ｄ」）が選択されている。
【００２５】図６には駆動電圧作成及び選択回路１４の
回路構成が示される。図中、４１、４２及び４３はそれ
ぞれ画素電極印加電圧に応じた基準電圧Ｖ８〜Ｖ０、共
通電極印加電圧ＶCOM 及び蓄積容量電極印加電圧ＶCSを
作成するための抵抗分圧回路を示し、それぞれ電源回路
１３（図２参照）から供給される直流電圧ＶDD及びＶEE
の各ライン間に接続された４つの抵抗ストリング１〜４
を有している。また、４４及び４５は抵抗分圧回路４１
における４つの抵抗ストリング１〜４のうちいずれかで
作成された分圧電圧を選択するためのスイッチ、４６及
び４７は抵抗分圧回路４２における４つの抵抗ストリン
グ１〜４のうちいずれかで作成された分圧電圧を選択す
るためのスイッチ、４８及び４９は抵抗分圧回路４３に
おける４つの抵抗ストリング１〜４のうちいずれかで作
成された分圧電圧を選択するためのスイッチを示す。
回路構成が示される。図中、４１、４２及び４３はそれ
ぞれ画素電極印加電圧に応じた基準電圧Ｖ８〜Ｖ０、共
通電極印加電圧ＶCOM 及び蓄積容量電極印加電圧ＶCSを
作成するための抵抗分圧回路を示し、それぞれ電源回路
１３（図２参照）から供給される直流電圧ＶDD及びＶEE
の各ライン間に接続された４つの抵抗ストリング１〜４
を有している。また、４４及び４５は抵抗分圧回路４１
における４つの抵抗ストリング１〜４のうちいずれかで
作成された分圧電圧を選択するためのスイッチ、４６及
び４７は抵抗分圧回路４２における４つの抵抗ストリン
グ１〜４のうちいずれかで作成された分圧電圧を選択す
るためのスイッチ、４８及び４９は抵抗分圧回路４３に
おける４つの抵抗ストリング１〜４のうちいずれかで作
成された分圧電圧を選択するためのスイッチを示す。
【００２６】５０はスイッチ選択回路を示し、最低電力
検出及び駆動条件選択回路１２（図４参照）の出力ａ〜
ｄ（駆動条件）に基づいて各スイッチ４４〜４９の切り
換えを連動させて制御する機能を有している。例えば、
スイッチ４４に対し抵抗ストリング２の分圧電圧を選択
するよう制御がなされる場合、他のスイッチ４５〜４９
についても全て、それぞれ対応する抵抗ストリング２の
分圧電圧を選択するよう制御がなされる。
検出及び駆動条件選択回路１２（図４参照）の出力ａ〜
ｄ（駆動条件）に基づいて各スイッチ４４〜４９の切り
換えを連動させて制御する機能を有している。例えば、
スイッチ４４に対し抵抗ストリング２の分圧電圧を選択
するよう制御がなされる場合、他のスイッチ４５〜４９
についても全て、それぞれ対応する抵抗ストリング２の
分圧電圧を選択するよう制御がなされる。
【００２７】また、５１〜５４はそれぞれ交流化信号Ｍ
により入力Ａと入力Ｂのいずれか一方を出力Ｑとして選
択するセレクタを示す。セレクタ５１の入力Ａとセレク
タ５２の入力Ｂには、スイッチ４４で選択された分圧電
圧が入力され、セレクタ５１の入力Ｂとセレクタ５２の
入力Ａには、スイッチ４５で選択された分圧電圧が入力
される。また、セレクタ５３の入力Ａ及び入力Ｂには、
それぞれスイッチ４６及びスイッチ４７で選択された分
圧電圧が入力され、セレクタ５４の入力Ａ及び入力Ｂに
は、それぞれスイッチ４８及びスイッチ４９で選択され
た分圧電圧が入力される。各セレクタ５１〜５４は、交
流化信号Ｍが“Ｈ”レベルの時に出力Ｑとして入力Ａを
選択し、交流化信号Ｍが“Ｌ”レベルの時に出力Ｑとし
て入力Ｂを選択する。
により入力Ａと入力Ｂのいずれか一方を出力Ｑとして選
択するセレクタを示す。セレクタ５１の入力Ａとセレク
タ５２の入力Ｂには、スイッチ４４で選択された分圧電
圧が入力され、セレクタ５１の入力Ｂとセレクタ５２の
入力Ａには、スイッチ４５で選択された分圧電圧が入力
される。また、セレクタ５３の入力Ａ及び入力Ｂには、
それぞれスイッチ４６及びスイッチ４７で選択された分
圧電圧が入力され、セレクタ５４の入力Ａ及び入力Ｂに
は、それぞれスイッチ４８及びスイッチ４９で選択され
た分圧電圧が入力される。各セレクタ５１〜５４は、交
流化信号Ｍが“Ｈ”レベルの時に出力Ｑとして入力Ａを
選択し、交流化信号Ｍが“Ｌ”レベルの時に出力Ｑとし
て入力Ｂを選択する。
【００２８】また、５５〜５８はそれぞれセレクタ５１
〜５４の選択出力Ｑを増幅するバッファ増幅器を示す。
バッファ増幅器５７及び５８の出力は、それぞれ共通電
極印加電圧ＶCOM 及び蓄積容量電極印加電圧ＶCSとして
各々の電極に印加される。また、６０はバッファ増幅器
５５の出力電圧とバッファ増幅器５６の出力電圧の間を
８等分に分圧する抵抗ストリング、６１〜６９はそれぞ
れバッファ増幅器５５の出力電圧、抵抗ストリング６０
により分圧された各電圧及びバッファ増幅器５６の出力
電圧を増幅するバッファ増幅器を示す。各バッファ増幅
器６１〜６９の出力は、それぞれ画素電極印加電圧に応
じた基準電圧Ｖ８〜Ｖ０としてデータライン・ドライバ
に入力される。
〜５４の選択出力Ｑを増幅するバッファ増幅器を示す。
バッファ増幅器５７及び５８の出力は、それぞれ共通電
極印加電圧ＶCOM 及び蓄積容量電極印加電圧ＶCSとして
各々の電極に印加される。また、６０はバッファ増幅器
５５の出力電圧とバッファ増幅器５６の出力電圧の間を
８等分に分圧する抵抗ストリング、６１〜６９はそれぞ
れバッファ増幅器５５の出力電圧、抵抗ストリング６０
により分圧された各電圧及びバッファ増幅器５６の出力
電圧を増幅するバッファ増幅器を示す。各バッファ増幅
器６１〜６９の出力は、それぞれ画素電極印加電圧に応
じた基準電圧Ｖ８〜Ｖ０としてデータライン・ドライバ
に入力される。
【００２９】図７には駆動条件（駆動電圧）の設定例が
示される。図示の例では、（ａ）〜（ｄ）の４つの駆動
条件について各駆動電圧を設定した場合の波形が示され
ている。各波形図から分かるように、同じデータ基準電
圧範囲ＲＧに対して、液晶に印加される電圧、すなわち
図２（ａ）において画素電極ＰＥに印加される電圧に応
じた基準電圧Ｖ０，Ｖ８と共通電極ＣＥに印加される電
圧ＶCOM との電位差ＶＡ，ＶＢは同一であるが、各駆動
電圧ＶCOM 、ＶCS、Ｖ０及びＶ８のそれぞれの振幅は異
なっている。
示される。図示の例では、（ａ）〜（ｄ）の４つの駆動
条件について各駆動電圧を設定した場合の波形が示され
ている。各波形図から分かるように、同じデータ基準電
圧範囲ＲＧに対して、液晶に印加される電圧、すなわち
図２（ａ）において画素電極ＰＥに印加される電圧に応
じた基準電圧Ｖ０，Ｖ８と共通電極ＣＥに印加される電
圧ＶCOM との電位差ＶＡ，ＶＢは同一であるが、各駆動
電圧ＶCOM 、ＶCS、Ｖ０及びＶ８のそれぞれの振幅は異
なっている。
【００３０】つまり、上述した駆動電圧作成及び選択回
路に設けたスイッチ選択回路５０により各スイッチ４４
〜４９が連動して各駆動電圧の切り換え動作を行うこと
により、共通電極電位（ＶCOM ）の反転駆動に合わせ
て、蓄積容量電極電位（ＶCS）を反転駆動することがで
きると共に、画素電極電位に応じた基準電圧（Ｖ０，Ｖ
８）も特定の振幅で反転駆動することができる。
路に設けたスイッチ選択回路５０により各スイッチ４４
〜４９が連動して各駆動電圧の切り換え動作を行うこと
により、共通電極電位（ＶCOM ）の反転駆動に合わせ
て、蓄積容量電極電位（ＶCS）を反転駆動することがで
きると共に、画素電極電位に応じた基準電圧（Ｖ０，Ｖ
８）も特定の振幅で反転駆動することができる。
【００３１】上述した実施形態（図２（ｂ）参照）で
は、電源電圧Ｖｃｃによる電流値の測定に基づいて電力
を検出することで最低電力駆動での駆動条件を選択する
ようにしたが、検出対象は電力に限定されない。例え
ば、表示パターンを検出して電力を最低とする駆動を実
現することも可能である。その一例は図８に示される。
図８は図２（ｂ）の構成に対応した駆動電圧制御回路３
ａの構成を示す。
は、電源電圧Ｖｃｃによる電流値の測定に基づいて電力
を検出することで最低電力駆動での駆動条件を選択する
ようにしたが、検出対象は電力に限定されない。例え
ば、表示パターンを検出して電力を最低とする駆動を実
現することも可能である。その一例は図８に示される。
図８は図２（ｂ）の構成に対応した駆動電圧制御回路３
ａの構成を示す。
【００３２】図中、１１ａは表示データ及び垂直同期信
号（ＶＳ）に同期したリセット信号ＲＳ3 に基づいて表
示パターンの種類を検出する表示パターン検出回路、１
２ａは表示パターン検出回路１１ａの検出結果に基づい
て最低電力駆動条件を選択する最低電力駆動条件選択回
路を示す。このようにして選択された駆動条件（図示の
例では４種類）は、電源回路１３により生成された直流
電圧ＶDD及びＶEEと共に、駆動電圧作成及び選択回路１
４に入力され、上述した実施形態（図２（ｂ）参照）と
同様に各駆動電圧ＶＲ（Ｖ８〜Ｖ０）、ＶCOM 及びＶCS
の制御が行われる。
号（ＶＳ）に同期したリセット信号ＲＳ3 に基づいて表
示パターンの種類を検出する表示パターン検出回路、１
２ａは表示パターン検出回路１１ａの検出結果に基づい
て最低電力駆動条件を選択する最低電力駆動条件選択回
路を示す。このようにして選択された駆動条件（図示の
例では４種類）は、電源回路１３により生成された直流
電圧ＶDD及びＶEEと共に、駆動電圧作成及び選択回路１
４に入力され、上述した実施形態（図２（ｂ）参照）と
同様に各駆動電圧ＶＲ（Ｖ８〜Ｖ０）、ＶCOM 及びＶCS
の制御が行われる。
【００３３】図９には図８の構成における要部（表示パ
ターン検出回路１１ａ及び最低電力駆動条件選択回路１
２ａ）の回路構成が示され、図１０にはその動作タイミ
ング波形が示される。図９の構成において、表示パター
ン検出回路は、各色（Ｒ，Ｇ，Ｂ）毎に入力される複数
ビットの表示データの上位２ビットをそれぞれデコード
するデコーダ７１〜７３と、該デコーダからの４ビット
のデコード出力をビット毎にそれぞれ所定期間の間積分
するデータ積分回路７４〜７６とを有している。各デー
タ積分回路７４〜７６にはその所定期間を一定にするた
めにリセット信号ＲＳ3 が入力され、この入力タイミン
グは、図１０の動作タイミング図に示すように、垂直同
期信号ＶＳの１周期期間Ｔに設定されている。
ターン検出回路１１ａ及び最低電力駆動条件選択回路１
２ａ）の回路構成が示され、図１０にはその動作タイミ
ング波形が示される。図９の構成において、表示パター
ン検出回路は、各色（Ｒ，Ｇ，Ｂ）毎に入力される複数
ビットの表示データの上位２ビットをそれぞれデコード
するデコーダ７１〜７３と、該デコーダからの４ビット
のデコード出力をビット毎にそれぞれ所定期間の間積分
するデータ積分回路７４〜７６とを有している。各デー
タ積分回路７４〜７６にはその所定期間を一定にするた
めにリセット信号ＲＳ3 が入力され、この入力タイミン
グは、図１０の動作タイミング図に示すように、垂直同
期信号ＶＳの１周期期間Ｔに設定されている。
【００３４】また、最低電力駆動条件選択回路は、デー
タ積分回路７４〜７６でそれぞれ積分された各色（Ｒ，
Ｇ，Ｂ）毎のデコード値の対応するビット（合計３ビッ
ト）をそれぞれ加算する加算回路７７〜８０と、各加算
回路７７〜８０で加算された値（これは４種類の駆動条
件ａ〜ｄに対応する）のうち最大値を示すビット（これ
は最低電力となる駆動条件に対応する）を検出する検出
回路８１とを有している。
タ積分回路７４〜７６でそれぞれ積分された各色（Ｒ，
Ｇ，Ｂ）毎のデコード値の対応するビット（合計３ビッ
ト）をそれぞれ加算する加算回路７７〜８０と、各加算
回路７７〜８０で加算された値（これは４種類の駆動条
件ａ〜ｄに対応する）のうち最大値を示すビット（これ
は最低電力となる駆動条件に対応する）を検出する検出
回路８１とを有している。
【００３５】なお、図９に示す例では、４種類の駆動条
件ａ〜ｄを選択可能とするために各デコーダ７１〜７３
はそれぞれ表示データの２ビットのみをデコードするよ
うに構成したが、デコードするビット数は、駆動条件の
設定数に応じて適宜変更されることはもちろんである。
このようにして検出回路８１により検出された最大値を
示すビットは、駆動電圧作成及び選択回路１４に入力さ
れる（図６参照）。これによって、スイッチ選択回路５
０により各スイッチ４４〜４９が連動して切り換え動作
を行い、最低電力駆動条件に応じた各駆動電圧（Ｖ８〜
Ｖ０、ＶCOM 及びＶCS）が選択され、図１０の動作タイ
ミング図に示すように垂直同期信号ＶＳの２周期期間単
位で一定期間（２Ｔ×Ｎ）、液晶が駆動される。
件ａ〜ｄを選択可能とするために各デコーダ７１〜７３
はそれぞれ表示データの２ビットのみをデコードするよ
うに構成したが、デコードするビット数は、駆動条件の
設定数に応じて適宜変更されることはもちろんである。
このようにして検出回路８１により検出された最大値を
示すビットは、駆動電圧作成及び選択回路１４に入力さ
れる（図６参照）。これによって、スイッチ選択回路５
０により各スイッチ４４〜４９が連動して切り換え動作
を行い、最低電力駆動条件に応じた各駆動電圧（Ｖ８〜
Ｖ０、ＶCOM 及びＶCS）が選択され、図１０の動作タイ
ミング図に示すように垂直同期信号ＶＳの２周期期間単
位で一定期間（２Ｔ×Ｎ）、液晶が駆動される。
【００３６】
【発明の効果】以上説明したように本発明によれば、電
力検出手段又は表示パターン検出手段の検出結果に基づ
いて各電極（画素電極、共通電極及び蓄積容量電極）に
印加されるべき駆動電圧を連動させながら、その電力が
最低となるように制御することができる。
力検出手段又は表示パターン検出手段の検出結果に基づ
いて各電極（画素電極、共通電極及び蓄積容量電極）に
印加されるべき駆動電圧を連動させながら、その電力が
最低となるように制御することができる。
【００３７】これによって、たとえ安価な低耐圧のデー
タライン・ドライバを使用して共通電極電位反転駆動を
行った場合でも、常に低消費電力を実現することが可能
となる。これは、特に表示容量が大きいＬＣＤ等のマト
リクス型表示装置を駆動する際に有利である。
タライン・ドライバを使用して共通電極電位反転駆動を
行った場合でも、常に低消費電力を実現することが可能
となる。これは、特に表示容量が大きいＬＣＤ等のマト
リクス型表示装置を駆動する際に有利である。
【図１】本発明の一実施形態に係るマトリクス型表示装
置の全体構成を模式的に示したブロック図である。
置の全体構成を模式的に示したブロック図である。
【図２】図１における要部の構成を示す図である。
【図３】図２における電力検出回路の構成を示す図であ
る。
る。
【図４】図２における最低電力検出及び駆動条件選択回
路の構成を示す図である。
路の構成を示す図である。
【図５】図４の回路の動作タイミング図である。
【図６】図２における駆動電圧作成及び選択回路の構成
を示す図である。
を示す図である。
【図７】駆動条件（駆動電圧）の設定例を示す図であ
る。
る。
【図８】本発明の他の実施形態における駆動電圧制御回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図９】図８における要部の構成を示す図である。
【図１０】図９の回路の動作タイミング図である。
１…液晶パネル ２…ＬＣＤ制御回路 ３，３ａ…駆動電圧制御回路 ４…スキャンライン・ドライバ ５…データライン・ドライバ １１…電力検出回路（電力検出手段） １１ａ…表示パターン検出回路（表示パターン検出手
段） １２…最低電力検出及び駆動条件選択回路（電力低減化
制御手段） １２ａ…最低電力駆動条件選択回路（電力低減化制御手
段） １４…駆動電圧作成及び選択回路（印加電圧連動手段） ＣＥ…共通電極 ＤＬj …データライン ＰＥ…画素電極 Ｐij…画素 Ｑ…スイッチング素子（薄膜トランジスタ；ＴＦＴ） ＳＥ…蓄積容量電極 ＳＬi …スキャンライン Ｖｃｃ…電源電圧 ＶＲ，Ｖ８〜Ｖ０…画素電極印加電圧に応じた基準電圧 ＶCOM …共通電極印加電圧 ＶCS…蓄積容量電極印加電圧
段） １２…最低電力検出及び駆動条件選択回路（電力低減化
制御手段） １２ａ…最低電力駆動条件選択回路（電力低減化制御手
段） １４…駆動電圧作成及び選択回路（印加電圧連動手段） ＣＥ…共通電極 ＤＬj …データライン ＰＥ…画素電極 Ｐij…画素 Ｑ…スイッチング素子（薄膜トランジスタ；ＴＦＴ） ＳＥ…蓄積容量電極 ＳＬi …スキャンライン Ｖｃｃ…電源電圧 ＶＲ，Ｖ８〜Ｖ０…画素電極印加電圧に応じた基準電圧 ＶCOM …共通電極印加電圧 ＶCS…蓄積容量電極印加電圧
Claims (6)
- 【請求項１】 マトリクス状に配列された複数のスキャ
ンラインと複数のデータラインの各交差部にそれぞれ画
素（Ｐij）が配設され、各画素毎に、電圧−光変換物質
を間に挟むようにそれぞれ形成された画素電極（ＰＥ）
及び共通電極（ＣＥ）と、対応するスキャンライン（Ｓ
Ｌi ）が選択された時に対応するデータライン（Ｄ
Ｌj ）上の書き込み電荷を前記画素電極に伝達するスイ
ッチング素子（Ｑ）と、前記書き込み電荷の保持に必要
な蓄積容量を前記画素電極との間に挟んで形成された蓄
積容量電極（ＳＥ）とを備えた液晶パネルと、 該液晶パネル内の各スキャンライン及び各データライン
をそれぞれ駆動するドライバと、 前記画素電極に印加する駆動電圧に応じた基準電圧（Ｖ
Ｒ）、前記共通電極に印加する駆動電圧（ＶCOM ）及び
前記蓄積容量電極に印加する駆動電圧（ＶCS）の各々の
大きさを制御する駆動電圧制御回路（３，３ａ）とを具
備し、 該駆動電圧制御回路が、 前記画素電極への印加電圧に応じた基準電圧と前記共通
電極への印加電圧と前記蓄積容量電極への印加電圧とを
互いに連動させて各々の大きさを制御する印加電圧連動
手段（１４）と、 前記ドライバに供給される電源電圧（Ｖｃｃ）をモニタ
して所定期間、該電源電圧による該ドライバにおける消
費電力を検出する電力検出手段（１１）と、 該電力検出手段の検出結果に基づいて前記印加電圧連動
手段に対し前記各電極への印加電圧の連動制御の際に電
力を最低にするように制御を行う電力低減化制御手段
（１２，１２ａ）とを有することを特徴とするマトリク
ス型表示装置。 - 【請求項２】 請求項１に記載のマトリクス型表示装置
において、前記印加電圧連動手段は、前記電圧−光変換
物質の交流化駆動に必要な一定の周期毎の電位変化の振
幅量を、前記画素電極への印加電圧に応じた基準電圧と
前記共通電極への印加電圧と前記蓄積容量電極への印加
電圧とに関して制御することを特徴とするマトリクス型
表示装置。 - 【請求項３】 請求項１に記載のマトリクス型表示装置
において、前記電力低減化制御手段は、前記各電極への
駆動電圧に関連した制御データ群と、該制御データ群の
うち１つの制御データを選択する手段とを有し、前記電
力検出手段による前記電源電圧のモニタ期間中に、前記
制御データ群のうち複数の制御データを順次選択すると
共に最低電力検出を行い、該モニタ期間の終了後に、該
最低電力検出に基づく駆動電圧に関連した制御データを
前記印加電圧連動手段に供給することを特徴とするマト
リクス型表示装置。 - 【請求項４】 前記駆動電圧制御回路（３ａ）は、請求
項１に記載の電力検出手段に代えて、表示データの表示
パターンの種類を検出する表示パターン検出手段（１１
ａ）を有し、前記電力低減化制御手段（１２ａ）は、該
表示パターン検出手段の検出結果に基づいて前記印加電
圧連動手段に対し前記各電極への印加電圧の連動制御の
際に電力を最低にするように制御を行うことを特徴とす
るマトリクス型表示装置。 - 【請求項５】 請求項４に記載のマトリクス型表示装置
において、前記電力低減化制御手段は、前記表示パター
ンの種類毎に設定された前記各電極への駆動電圧に関連
した制御データ群と、前記表示パターン検出手段で検出
された表示パターンに対応する制御データを前記制御デ
ータ群から選択する手段とを有し、該選択された制御デ
ータを前記印加電圧連動手段に供給することを特徴とす
るマトリクス型表示装置。 - 【請求項６】 請求項１から５のいずれか一項に記載の
マトリクス型表示装置において、前記電圧−光変換物質
が液晶からなることを特徴とするマトリクス型表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34409695A JPH09185346A (ja) | 1995-12-28 | 1995-12-28 | マトリクス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34409695A JPH09185346A (ja) | 1995-12-28 | 1995-12-28 | マトリクス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09185346A true JPH09185346A (ja) | 1997-07-15 |
Family
ID=18366620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34409695A Withdrawn JPH09185346A (ja) | 1995-12-28 | 1995-12-28 | マトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09185346A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005173244A (ja) * | 2003-12-11 | 2005-06-30 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、液晶表示パネルの表示方法 |
| CN1317685C (zh) * | 2002-12-11 | 2007-05-23 | 株式会社日立制作所 | 显示装置 |
| JP2008139609A (ja) * | 2006-12-04 | 2008-06-19 | Sony Corp | 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 |
-
1995
- 1995-12-28 JP JP34409695A patent/JPH09185346A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317685C (zh) * | 2002-12-11 | 2007-05-23 | 株式会社日立制作所 | 显示装置 |
| US7319465B2 (en) | 2002-12-11 | 2008-01-15 | Hitachi, Ltd. | Low-power driven display device |
| JP2005173244A (ja) * | 2003-12-11 | 2005-06-30 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、液晶表示パネルの表示方法 |
| JP2008139609A (ja) * | 2006-12-04 | 2008-06-19 | Sony Corp | 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147917B1 (ko) | 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법 | |
| KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
| US5892494A (en) | Correction of LCD drive voltage in dependence upon LCD switching element turn on time between polarity changes | |
| US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
| JPH0534653B2 (ja) | ||
| JP2006072360A (ja) | 表示装置及びその駆動方法 | |
| JP2002182624A (ja) | 液晶表示パネル駆動回路及び液晶表示器 | |
| WO2014010313A1 (ja) | 表示装置および表示方法 | |
| US6172662B1 (en) | Method of driving liquid crystal display device, a liquid crystal display, electronic equipment and a driving circuit | |
| KR20050039017A (ko) | 액정표시장치 및 그 구동방법 | |
| US7522142B2 (en) | Gate driver, liquid crystal display device and driving method thereof | |
| JP4959728B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| JP3426723B2 (ja) | 液晶表示装置及びその駆動方式 | |
| US20020097211A1 (en) | Liquid crystal display device and method for driving the same | |
| JPH09160000A (ja) | マトリクス型液晶表示装置 | |
| JPH09185346A (ja) | マトリクス型表示装置 | |
| JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
| JPH0973065A (ja) | 液晶駆動方法 | |
| KR20060116587A (ko) | 액정 표시 장치 | |
| JPH02141725A (ja) | アクティブマトリクス方式液晶表示装置 | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3960043B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP2004157544A (ja) | 無関係のスイッチの排除によるモノクロｌｃｄドライバの電力節約 | |
| JP3233010B2 (ja) | 液晶表示装置 | |
| JPH07114001A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |