JP2008139609A - 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 - Google Patents

液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 Download PDF

Info

Publication number
JP2008139609A
JP2008139609A JP2006326477A JP2006326477A JP2008139609A JP 2008139609 A JP2008139609 A JP 2008139609A JP 2006326477 A JP2006326477 A JP 2006326477A JP 2006326477 A JP2006326477 A JP 2006326477A JP 2008139609 A JP2008139609 A JP 2008139609A
Authority
JP
Japan
Prior art keywords
potential
liquid crystal
pixel
vcom
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006326477A
Other languages
English (en)
Other versions
JP5092375B2 (ja
Inventor
Natsumi Ichiki
奈津美 市来
Yosuke Sakurai
洋介 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006326477A priority Critical patent/JP5092375B2/ja
Publication of JP2008139609A publication Critical patent/JP2008139609A/ja
Application granted granted Critical
Publication of JP5092375B2 publication Critical patent/JP5092375B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】液晶実効印加電圧の不足に起因する画質不良を改善する。
【解決手段】1F−VCOM反転駆動を採る液晶表示装置において、VCOM電位とCS電位とを、互いに電気的に分離されたVCOM線24とCS線26とによって独立して供給するとともに、CS電位の振幅ΔVcsをVCOM電位の振幅ΔVcomの{(Cs+Cp)/Cs}倍に設定し、画素電位の変動分ΔVpとVCOM電位の変動分ΔVcomとをほぼ等しくすることで、液晶実効印加電圧の不足分を補い、当該液晶実効印加電圧の不足に伴うシェーディングの悪化を抑える。
【選択図】図1

Description

本発明は、液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法に関する。
通常、液晶表示装置では、信頼性を確保するために、具体的には液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化するのを防ぐために、液晶に印加する電圧を一定周期、例えば1H(Hは水平期間)または1F(Fはフィールド期間)の周期で極性反転させる交流駆動法が採られる。
一般的に、白表示時と黒表示時で液晶にかける電圧差は3〜5V程度であることから、交流駆動を行うためには、液晶セルの対向電極の電位を固定電位とした場合、液晶セルの画素電極には6〜10V程度の電圧振幅の信号を入力しなくてはならない。しかし、一般的に、ICで5V以上の電圧振幅を持つ信号を出力できるようにするためには、高耐圧プロセスで製造される必要があるためにコストが高くなる。
従来は、ICの高コスト化を回避するために、液晶セルの対向電極を交流駆動する、具体的には対向電極に対して全画素共通に印加するVCOM電位を一定周期、例えば1Hまたは1Fの周期で極性反転させることで、入力信号の振幅の低減を図る1H−VCOM反転または1F−VCOM反転等のVCOM反転(コモン反転)駆動法が採られている(例えば、特許文献1参照)。
特開平11−119193号公報
理想的な液晶表示装置のVCOM反転駆動では、画素電位を保持する保持容量の容量成分Csおよび液晶セルの容量成分Clcにより、VCOM電位の極性反転時の画素電位の変動がVCOM電位の振幅と等しくなり、液晶実効印加電圧はVCOM電位を固定電圧としたときと変わらない。
しかし、実際画素には、保持容量の容量成分Csおよび液晶セルの容量成分Clc以外に、走査線や信号線との寄生容量の容量成分が存在することから、画素電位の変動分はVCOM電位の振幅よりも小さくなってしまうために、液晶実効印加電圧が不足する。液晶実効印加電圧が不足すると、1H−コモン反転駆動ではコントラストが低下し、1F−コモン反転駆動ではVCOM電位の極性反転から画素への映像信号の書き込みまでの時間差によりシェーディングが悪化するなどの画質不良を招く。
そこで、本発明は、液晶実効印加電圧の不足分を補うことで、当該液晶実効印加電圧の不足に起因する画質不良を改善する液晶表示装置およびその駆動方法、ならびに当該液晶表示装置の調整方法を提供することを目的とする。
本発明による液晶表示装置は、液晶セルと当該液晶セルの画素電極に第1電極が接続された保持容量とを含む画素が基板上に行列状に2次元配置されてなる画素アレイ部と、一定周期で極性が反転する第1交流電位を前記液晶セルの対向電極に供給する第1の配線と、前記第1の配線と電気的に分離され、前記第1交流電位と同期して極性が反転する第2交流電位を前記保持容量の第2電極に供給する第2の配線とを備え、1画素当たりの前記保持容量の容量値をCs、1画素の前記画素電極に係る寄生容量の容量値をCpとするとき、前記第2交流電位の振幅が、前記第1交流電位の振幅の(Cs+Cp)/Cs倍に設定されていることを特徴とする。
本発明による液晶表示装置の駆動方法は、液晶セルと当該液晶セルの画素電極に第1電極が接続された保持容量とを含む画素が基板上に行列状に2次元配置されてなる画素アレイ部を有し、一定周期で極性が反転する第1交流電位を第1の配線によって前記液晶セルの対向電極に供給するとともに、前記第1交流電位と同期して極性が反転する第2交流電位を前記第1の配線と電気的に分離された第2の配線によって前記保持容量の第2電極に供給する液晶表示装置において、1画素当たりの前記保持容量の容量値をCs、1画素の前記画素電極に係る寄生容量の容量値をCpとするとき、前記第2交流電位の振幅を、前記第1交流電位の振幅の(Cs+Cp)/Cs倍に設定し、前記画素電極の電位の変動分と前記第1交流電位の変動分とを等しくすることを特徴とする。
この液晶表示装置およびその駆動方法によれば、第1交流電位と第2交流電位とを、互いに電気的に分離された第1の配線と第2の配線とによって独立に供給するとともに、第2交流電位の振幅を第1交流電位の振幅の(Cs+Cp)/Cs倍に設定し、画素電極の電位の変動分と第1交流電位の変動分とを等しくすることで、液晶実効印加電圧の不足分を補うことができる。
本発明による液晶表示装置の調整方法は、液晶セルと当該液晶セルの画素電極に第1電極が接続された保持容量とを含む画素が基板上に行列状に2次元配置されてなる画素アレイ部を有し、一定周期で極性が反転する第1交流電位を第1の配線によって前記液晶セルの対向電極に供給するとともに、前記第1交流電位と同期して極性が反転する第2交流電位を前記第1の配線と電気的に分離された第2の配線によって前記保持容量の第2電極に供給する液晶表示装置において、前記第1、第2交流電位および映像信号の極性反転を有効表示期間で行い、前フィールドの画面と現フィールドの画面との境界部の濃淡の差が小さくなるように前記第2交流電位の振幅を調整することを特徴とする。
この調整方法によれば、第1、第2交流電位および映像信号の極性反転を垂直ブランキング期間ではなく、有効表示期間で行うことで、前フィールドの画面と現フィールドの画面の境界部が表示画面内に位置する。そして、第2交流電位の振幅が最適値からずれていれば、極性反転による境界部に濃淡差が生じる。そこで、この境界部の濃淡差が小さくなるように第2交流電位の振幅を調整することで、当該振幅を好ましくは最適値に設定できる。第2交流電位の振幅が最適値のときは、画素電位の変動分と第1交流電位の変動分とがほぼ等しくなるために、液晶実効印加電圧の不足分を補うことができる。
本発明によれば、液晶実効印加電圧の不足分を補うことができるために、当該液晶実効印加電圧の不足に起因する画質不良を改善できる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。ここで、液晶表示装置は、少なくとも一方が透明な2枚の基板(図示せず)が対向して配置され、これら2枚の基板間に液晶が封入されたパネル構造となっている。
図1において、画素10は、例えばTFT(Thin Film Transistor;薄膜トランジスタ)からなる画素トランジスタ11と、この画素トランジスタ11のドレイン電極に画素電極が接続された液晶セル12と、この液晶セル12の画素電極に一方の電極(第1電極)が接続された保持容量13とを有し、一方の基板上に行列状(マトリクス状)に多数配置されて画素アレイ部20を形成している。ここで、液晶セル12は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
画素アレイ部20には、m行n列の画素配列に対して画素行ごとに走査線21−1〜21−mが配線され、画素列ごとに信号線22−1〜22−nが配線されている。そして、行列状に配置された画素10の各々において、画素トランジスタ11のゲート電極が走査線21−1〜21−mに接続され、ソース電極が信号線22−1〜22−nに接続されている。
液晶セル12の対向電極は、他方の基板(対向基板)に全画素に対して共通に、ITO(Indium Tin Oxide)等によって形成されたいわゆるベタ配線のVCOM電極23となっている。このVCOM電極23には、基板外部からVCOM端子に入力されるVCOM電位が、一方の基板上に配線されたVCOM線(第1の配線)24および2枚の基板間に介在する導通物(コンタクト部)25を介して供給される。
一方の基板上にはさらに、保持容量13の他方の電極(第2電極)に対して基板外部からCS端子に入力されるCS電位を供給するCS線(第2の配線)26が、VCOM線24とは独立した(電気的に分離された)配線として例えば画素行ごとに配線されている。なお、ここでは、基板外部からのVCOM電位およびCS電位の入力形態を1入力形態としているが、1入力形態に限られるものではなく、VCOM電位およびCS電位の一方または両方を2入力以上の入力形態とすることも可能である。
画素アレイ部20の各画素10を駆動する駆動回路として、レベルシフト回路31、垂直(V)ドライバ32、水平(H)ドライバ33、水平スイッチ回路34、プリチャージ制御回路35およびプリチャージ回路36が、画素アレイ部20と同じ基板(パネル)37上に設けられている。
レベルシフト回路31は、基板37の外部から入力される信号を、画素20の駆動に必要なレベルの信号にレベルシフト(レベル変換)する。基板37の外部からレベルシフト回路31に入力される信号としては、プリチャージ制御信号PCG、垂直クロック信号VCK、垂直スタート信号VST、水平クロック信号HCK、水平スタート信号HST等が挙げられる。
垂直ドライバ32は、例えばシフトレジスタによって構成され、レベルシフト回路31から垂直スタート信号VSTが与えられると、同じくレベルシフト回路31から与えられる垂直クロック信号VCKに同期して順次次段の転送段にパルスを転送し、各転送段から画素アレイ部20の各画素10を行単位で選択走査するための走査パルスを出力する。この走査パルスは、走査線21−1〜21−mを介して各画素10に行単位で順に与えられることで、各画素10の画素トランジスタ12を行単位でオン/オフ駆動する。
水平ドライバ33は、例えばシフトレジスタによって構成され、レベルシフト回路31から水平スタート信号HSTが与えられると、同じくレベルシフト回路31から与えられる水平クロック信号HCKに同期して順次次段の転送段にパルスを転送し、各転送段から水平スイッチ回路34の各水平スイッチを駆動する水平スイッチパルスを所定のタイミングで出力する。
本液晶表示装置は、駆動方法として、例えば相展開駆動の方式を採っている。ここで、相展開駆動とは、水平方向の画素数nに応じてn本の信号線を画素アレイ部に配線したうえで、ビデオ線をn本よりも少ない本数N(N≪n)だけ液晶パネル上に配線し、外部から映像信号をN相に展開して入力する一方、N本のビデオ線と画素アレイ部のn本の信号線との間にスイッチ回路をN個単位で配置し、これらN個単位のスイッチ回路を同じスイッチ制御信号を用いて同時に駆動することで、選択行の各画素に対してN個の画素を単位として、N相展開された映像信号を同時に書き込む駆動法である。
相展開駆動を実現するために、基板(パネル)37上には、画素アレイ部20の水平方向の画素数nに応じて配線されたn本の信号線22−1〜22−nに対してn本よりも少ない本数、例えば3本のビデオ線38−1,38−2,38−3が配線されている。そして、これら3本のビデオ線38−1,38−2,38−3に対して、基板37の外部から3相に展開された映像信号SIG1,SG2,SIG3が入力される。
水平スイッチ回路34は、3本のビデオ線38−1,38−2,38−3の各々とn本の信号線22−1〜22−nとの間に配置された水平スイッチHSW1〜HSWnによって構成され、例えば隣り合う3個のスイッチHSW1〜HSW3,…,HSWn−2〜HSWnを単位としている。水平スイッチHSW1〜HSWnとしては、例えばCMOSスイッチが用いられる。
この水平スイッチ回路34は、3個のスイッチ(HSW1〜HSW3,…,HSWn−2〜HSWn)を単位として、水平ドライバ33から順に出力される水平スイッチパルスによってオン/オフ駆動されることで、垂直ドライバ32による選択行の各画素10に対して3個の画素を単位として、3相に相展開された映像信号SIG1,SG2,SIG3を同時に書き込む。
ここで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化するのを防ぐために、VCOM電位を中心に1H(Hは水平期間)または1F(Fはフィールド期間)の周期で垂直ブランキング期間において映像信号の極性反転を行う交流駆動法が採られる。すなわち、映像信号SIG1,SG2,SIG3は、交流化されたアナログ映像信号である。
また、本実施形態に係る液晶表示装置においては、コモン電位VCOMの極性を1Hまたは1Fの周期で垂直ブランキング期間において反転させるVCOM反転駆動を併用している。すなわち、コモン電位VCOMの極性を1Hの周期で反転させる駆動がVCOM−1H反転駆動となり、コモン電位VCOMの極性を1Fの周期で反転させる駆動がVCOM−1F反転駆動となる。これにより、VCOM電位およびCS電位は共に交流電位となり、VCOM電位が第1交流電位に相当し、CS電位が第2交流電位に相当する。
基板(一方の基板)37上にはさらに、プリチャージ線39が配線されている。このプリチャージ線39は、基板外部からプリチャージ端子Psigに入力されるプリチャージ信号Psigを、画素アレイ部20を挟んで水平ドライバ33と反対側に配置されたプリチャージ回路36に供給する。
なお、プリチャージ信号Psigの入力形態については、1入力の入力形態に限られるものではなく、2入力以上の入力形態であってもよい。このように、プリチャージ信号Psigの入力数を増やすことで、一般的に、プリチャージ信号Psigに対するプリチャージ線39のインピーダンスの影響を低減できるために、プリチャージ能力を高めることができる。
プリチャージ制御回路35は、レベルシフト回路31から与えられるプリチャージ制御信号PCGに基づいて、プリチャージ回路36を制御する制御信号を所定のタイミングで出力する。
プリチャージ回路36は、画素アレイ部20の画素配列の列数nに対応したn個のプリチャージスイッチPSW1〜PSWnが、信号線22−1〜22−nの各々とプリチャージ線44との間に接続されることによって構成されている。プリチャージスイッチPSW1〜PSWnとしては、例えばCMOSスイッチが用いられる。
このプリチャージ回路36は、水平スイッチ回路34による信号線22−1〜22−nへの映像信号の書き込みに先立って、一般的に水平走査駆動前に、プリチャージ制御回路35から出力される互いに逆相の制御信号に応答してプリチャージスイッチPSW1〜PSWnがオンすることにより、プリチャージ線39を通して供給されるプリチャージ信号Psigを信号線22−1〜22−nに書き込む(プリチャージ)。
このように、映像信号の書き込みに先立って信号線22−1〜22−nにあらかじめプリチャージ信号Psigを書き込む、一般的には、ノーマリホワイト型ではグレーレベルまたは黒レベルをプリチャージ電位Psigとして書き込むことにより、引き続き行われる映像信号の書き込みによる充放電電流を抑えることができるために、縦スジなどのノイズを低減できることになる。
上記構成のアクティブマトリクス型液晶表示装置において、本実施形態では、第1交流電位であるVCOM電位と第2交流電位であるCS電位とを異なる電位値に設定するとともに、CS電位の振幅をVCOM電位の振幅を基に、1画素当たりの保持容量13の容量値および1画素の画素電極に係る寄生容量の容量値に応じて設定することを特徴としている。
図2に、画素20の等価回路を示す。この画素レイアウトにおいて、1画素の画素電極(液晶セル12の画素電極)に係る容量成分としては、液晶容量12の容量成分Clcおよび保持容量13の容量成分Csの他に、寄生容量Cpとして自段jの信号線22−jとの容量成分Cp1、自段iの走査線21−iとの容量成分Cp2、隣接段j+1の信号線22−j+1との容量成分Cp3などが存在する(画素レイアウトによってはこの限りではない)。
ここで、先ず、VCOM電位VcomとCS電位Vcsが等しい場合のVCOM反転駆動における画素電極の電位(以下、「画素電位」と略称する)について説明する。
VCOM反転前の画素電位をVp、VCOM反転後の画素電位をVp′、走査線21(21−i,21−i+1)の電位をVg(Vg1,Vg2)、自段jの信号線22−jの電位をVs1、隣接段j+1の信号線22−j+1の電位をVs2とすると、VCOM反転前の電荷Qは、
Q=Cs(Vp-Vcom)+Cp1(Vp-Vs1)+Cp2(Vp-Vg)+Cp3(Vp-Vs2)+Clc(Vp-Vcom)
となり、VCOM反転後の電荷Q′は、
Q′=Cs(Vp′-Vcom′)+Cp1(Vp′-Vs1)+Cp2(Vp′-Vg)
+Cp3(Vp′-Vs2)+Clc(Vp′-Vcom′)
となる。
電荷保存則より、Q=Q′であるので、画素電位の変動分ΔVpは
ΔVp= Vp′-Vp
={(Cs+Clc)/(Cs+Cp1+Cp2+Cp3+Clc)}・ΔVcom ・・・(1)
となる。
寄生容量がない理想状態であれば、Cp1+Cp2+Cp3=0であるため、式(1)より
ΔVp= ΔVcom
となり、画素電位の変動分ΔVpはVCOM電位の振幅ΔVcomと等しくなる。実際には、Cp1+Cp2+Cp3>0であるため、式(1)より
ΔVp<ΔVcom
となり、画素電位の変動分ΔVpはVCOM電位の振幅ΔVcomよりも小さくなる。その結果、液晶実効印加電圧(画素実効電位)が不足する。
次に、本実施形態が特徴とする、VCOM電位VcomとCS電位Vcsが異なる場合のVCOM反転駆動における画素電位について説明する。
VCOM反転前の電荷Qは、
Q=Cs(Vp-Vcs)+Cp1(Vp-Vs1)+Cp2(Vp-Vg)+Cp3(Vp-Vs2)+Clc(Vp-Vcom)
となり、VCOM反転後の電荷Q′は、
Q′=Cs(Vp′-Vcs′)+Cp1(Vp′-Vs1)+Cp2(Vp′-Vg)
+Cp3(Vp′-Vs2)+Clc(Vp′-Vcom′)
となる。
画素電位の変動分ΔVpは、
ΔVp=Vp′-Vp
={Clc/(Cs+Cp1+Cp2+Cp3+Clc)}・ΔVcom
+{Cs/(Cs+Cp1+Cp2+Cp3+Clc)}・ΔVcs ・・・(2)
となる。
よって、ΔVp=ΔVcomとなるCS電位の振幅ΔVcsは、式(2)より
ΔVcs= {(Cs+Cp1+Cp2+Cp3)/Cs}・ΔVcom
となる。すなわち、CS電位の振幅ΔVcsは、VCOM電位の振幅ΔVcomの{(Cs+Cp1+Cp2+Cp3)/Cs}倍となる。
上記をふまえて、VCOM電位の振幅ΔVcomとCS電位の振幅ΔVcsとが等しい従来例に係る1F−VCOM反転駆動の場合と、VCOM電位の振幅ΔVcomよりもCS電位の振幅ΔVcsが大きい本発明に係る1F−VCOM反転駆動の場合の画素電位について説明する。
従来例に係る1F−VCOM反転駆動(ΔVcom=ΔVcs)における黒表示時(液晶印加電圧が5.0V)の画素電位の変化を図3に示す。また、そのときのラスター表示を図4に示す。シェーディングが最も悪化するのはグレー表示時(液晶印加電圧が2V前後)であるが、ここでは理解を容易にするために黒表示で説明する。
VCOM電位の極性反転時、画面上部(A)、画面中央(B)、画面下部(C)における画素電位はすべて前述の式(1)で示されるΔVpだけ変動する(図3に点線で示した電位は、寄生容量のない理想状態での画素電位である)。
その後、画面上部(A)の画素に映像信号が書き込まれ、次のフィールドまで電位を保持する。画面の下部に行くに従い、VCOM電位の極性反転から映像信号が書き込まれるまでの時間、つまり液晶実効印加電圧の不足時間が長くなるため、画面上部に比べて画面下部がいわゆる白浮きし、シェーディングが悪化する。
本発明に係る1F−VCOM反転駆動(ΔVcom<ΔVcs)における黒表示時(液晶印加電圧が5.0V)の画素電位の変化を図5に示す。また、そのときのラスター表示を図6に示す。
CS電位の振幅ΔVcsをVCOM電位の振幅ΔVcomよりも大きくして、具体的には、CS電位の振幅ΔVcsをVCOM電位の振幅ΔVcomの{(Cs+Cp)/Cs}倍に設定して、画素電位の変動分ΔVpとVCOM電位の変動分ΔVcomとをほぼ等しくする。この場合にも、液晶実効印加電圧が図5に点線で示した理想状態での画素電位よりも低くなるものの、従来例に係る1F−VCOM反転駆動の理想状態での画素電位とほぼ等しくなり、また画面内での液晶実効印加電圧の画素間での差が小さくなるために、液晶実効印加電圧の不足に伴うシェーディングの悪化を抑えることができる。
このように、1F−VCOM反転駆動を採る液晶表示装置において、第1交流電位であるVCOM電位と第2交流電位であるCS電位とを、互いに電気的に分離されたVCOM線24とCS線26とによって独立して供給するとともに、CS電位の振幅ΔVcsをVCOM電位の振幅ΔVcomの{(Cs+Cp)/Cs}倍に設定し、画素電位の変動分ΔVpとVCOM電位の変動分ΔVcomとをほぼ等しくすることで、液晶実効印加電圧の不足分を補い、当該液晶実効印加電圧の不足に伴うシェーディングの悪化を抑えることができるために、液晶実効印加電圧の不足に起因する画質不良を改善できる。すなわち、1F−VCOM反転駆動に本発明による駆動方法を適用することで、シェーディング等の画質不良を大幅に改善できる。
図7は、本発明による駆動方法を適用した場合の1F−コモン反転駆動時のシェーディング率と保持容量の容量値Csとの関係を示す図である。ここでは、VCOM電位の振幅ΔVcomを5Vに固定して、CS電位の振幅ΔVcsを5.0Vから5.6Vに変動させている。
CS電位の振幅ΔVcsがVCOM電位の振幅ΔVcomと同じ5.0Vのときは、シェーディング率が−60%を超えているが、CS電位の振幅ΔVcsを大きくしていくと徐々にシェーディングが改善する。そして、各画素10の保持容量13でCS電位の振幅ΔVcsが、図中一点鎖線で示すようにおおよそ5.2〜5.4Vのときに、シェーディング率が0%の最適Vcs振幅(CS電位の振幅ΔVcsの最適値)となる。CS電位の振幅ΔVcsをさらに大きくするとシェーディング率はプラスになり、図7の右上に示すような逆シェーディングとなる。
因みに、保持容量13の容量値Csを大きくすることによっても、CS電位の最適Vcs振幅をVCOM電位の振幅ΔVcomに近づけることができる。しかし、VCOM電位の振幅ΔVcomとほぼ等しくなるまで保持容量13の容量値Csを増やすには図7から推測して300fF以上になり、保持容量13の薄膜化だけでなく保持容量13の面積を増やす必要があり、開口率を落としてしまうため好ましくない。
これに対して、本発明の駆動方法によれば、保持容量13の容量値Csを大きくするなど、画素10の設計を変更することなく、液晶実効印加電圧の不足に起因するシェーディングの悪化を抑え、画質向上を図ることができる。
ここでは、シェーディング率については次のようにして算出している。すなわち、図8に示すように、有効表示エリアを9分割したときの画素位置Aの照度をA(lx)、画素位置Bの照度をB(lx)とし、
シェーディング率(%)=(A−B)/{(A+B)/2}×100
なる演算式から算出するようにしている。
以上では、1F−VCOM反転駆動の液晶表示装置の場合を例に挙げて説明したが、本発明による駆動方法は、1H−VCOM反転駆動の液晶表示装置に対しても同様に適用することが可能である。
具体的には、1H−VCOM反転駆動の液晶表示装置において、CS電位の振幅ΔVcsをVCOM電位の振幅ΔVcomの{(Cs+Cp)/Cs}倍に設定し、液晶実効印加電圧の不足分を補うようにする。これにより、1H−VCOM反転駆動のときの液晶実効印加電圧が、1H反転駆動のときの液晶実効印加電圧と等しくなる。
従来の1H−VCOM反転駆動では、液晶実効印加電圧の不足によるコントラストの低下分を、液晶材料を低電圧液晶に変更するなどして補っていた。これに対して、1H−VCOM反転駆動の液晶表示装置に対して本発明による駆動方法を適用することで、液晶実効印加電圧が1H反転駆動のときとほぼ等しくなるために、1H反転駆動の場合と同じ液晶材料で同等のコントラストを得ることができる。すなわち、1H−VCOM反転駆動に本発明による駆動方法を適用することで、低電圧液晶を使うことなくコントラストを1H反転駆動の場合と同等にすることができる。
[最適Vcs振幅の調整]
次に、CS電位の振幅ΔVcsを最適値(最適Vcs振幅)に調整するための本発明による液晶表示装置の調整方法について説明する。
図9は、最適Vcs振幅を調整するVcs振幅調整回路40の構成の一例を示す回路図である。このVcs振幅調整回路40は、CS電位Vcsと共に、例えば3相展開の映像信号SIG1〜SIG3およびVCOM電位Vcomを基板(パネル)37に供給する外部IC内に回路の一部として組み込まれる。
Vcs調整調整回路40は、例えば、抵抗分圧回路41、切替スイッチ42、遅延回路43および極性反転回路44を有する構成となっている。ただし、この回路構成は一例に過ぎず、これに限られるものではない。
抵抗分圧回路41は、電源Vddとグランドとの間に直列に接続された可変抵抗411および抵抗412からなり、可変抵抗411および抵抗412の共通接続点、即ち分圧点Pに抵抗分圧によって得られる電圧をCS電位の振幅ΔVcsとして出力する。このCS電位の振幅ΔVcsは、可変抵抗411の抵抗値を外部から調整することによってその電圧値が変化する。
切替スイッチ42には、垂直同期信号に同期して1フィールド周期で発生する垂直スタート信号VSTが図示せぬタイミングジェネレータから入力される。この垂直スタート信号VSTは、図1の説明で述べたように、レベルシフト回路31を介して垂直ドライバ32にそのスタート信号としても与えられ、垂直走査の基準となる。
切替スイッチ42は、映像を表示する通常モードでは接点a側に切り替わって垂直スタート信号VSTを極性反転回路44に直接に供給し、最適Vcs振幅を調整するテストモードでは接点b側に切り替わって垂直スタート信号VSTを極性反転回路44に遅延回路43を経由して供給する。
遅延回路43は、垂直スタート信号VSTを1フィールド期間内の所定の時間、例えば半分フィールドに相当する時間だけ遅延する。この遅延回路43の作用により、通常モードでは垂直スタート信号VSTが垂直ブランキング期間に極性反転回路44に供給されるのに対して、テストモードでは垂直スタート信号VSTが有効表示期間に極性反転回路44に供給されることになる。
極性反転回路44は、切替スイッチ42から直接または遅延回路43経由で供給される垂直スタート信号VSTに同期して、抵抗分圧回路41から供給される振幅ΔVcsのCS電位Vcsの極性を反転し、基板37のCS端子を介してCS線26に供給する。具体的には、極性反転回路44は、通常モードでは垂直ブランキング期間でCS電位Vcsの極性反転を行い、テストモードでは有効表示期間でCS電位Vcsの極性反転を行う。
なお、ここでは、CS電位Vcsの極性反転に関して述べたが、先述した液晶表示装置についての説明からも明らかなように、通常モードではVCOM電位Vcom、CS電位Vcsおよび映像信号が互いに同期して垂直ブランキング期間で極性反転を行うように、テストモードでも映像信号、VCOM電位Vcom、CS電位Vcsおよび映像信号が互いに同期して有効表示期間で極性反転を行うことになる。
続いて、CS電位の振幅ΔVcsを最適値に調整するための調整方法について、図10のタイミングチャートを用いて具体的に説明する。本調整処理は、テストモードにおいて上記Vcs振幅調整回路40を用いることによって実行される。
テストモードにおいて、先ず、VCOM電位Vcom、CS電位Vcsおよび映像信号の極性反転を垂直ブランキング期間ではなく、有効表示期間で行う(ステップS11)。この有効表示期間での極性反転は、図9において、切替スイッチが端子b側に切り替わって垂直スタート信号VSTを遅延回路43経由で極性反転回路44に供給することによって実行される。
有効表示期間において、フィールドの切替タイミングから例えば半フィールド相当の時間が経過した後VCOM電位Vcom、CS電位Vcsおよび映像信号の極性が反転することで、図11(A)のラスター表示に示すように、極性反転による境界部が画面の中間位置となる。そして、CS電位の振幅ΔVcsが最適値からずれているときは、前フィールドの画面の終了部分Aと現フィールドの画面の開始部分Bとのグレー照度の差が最大となる。
すなわち、CS電位の振幅ΔVcsが最適値でない場合は、極性反転の境界部が最も液晶実効印加電圧(画素実効電位)に差があるために、極性反転の境界部、即ち前フィールドの画面と現フィールドの画面との境界部に最も濃淡の差ができる。したがって、図11(A)のラスター表示から、CS電位の振幅ΔVcsが最適値でないことを簡単に判断できることになる。
そこで、調整者は、図11(A)のラスター表示を見ながら、極性反転の境界部の濃淡差が小さくなる方向に図9の可変抵抗411の抵抗値を調整し、好ましくは前フィールドの画面の終了部分Aと現フィールドの画面の開始部分Bとの濃淡が一致するように当該抵抗値の調整を行う。
そして、図11(B)のラスター表示に示すように、前フィールドの画面の終了部分Aと現フィールドの画面の開始部分Bとの濃淡の一致するところが、CS電位の振幅ΔVcsが最適値となる。CS電位の振幅ΔVcsが最適値のときは、前フィールドの画面の終了部分Aと現フィールドの画面の開始部分Bとの液晶実効印加電圧が等しくなるために、グレー照度が一致する。
上述したように、VCOM電位とCS電位とを独立して供給する構成を採る液晶表示装置において、VCOM電位Vcom、CS電位Vcsおよび映像信号の極性反転を垂直ブランキング期間ではなく、有効表示期間で行い、極性反転による境界部の濃淡の差が小さくなるように、好ましくは一致するようにVCOM電位の振幅ΔVcomを調整することで、計器を使わずにより簡易的に目視でCS電位の振幅ΔVcsを最適値に調整することができる。
また、この調整方法によれば、CS電位の振幅ΔVcsをVCOM電位の振幅ΔVcomの{(Cs+Cp)/Cs}倍の最適値に簡単に設定できる。CS電位の振幅ΔVcsが最適値のときは、画素電位の変動分ΔVpとVCOM電位の変動分ΔVcomとがほぼ等しくなるために、液晶実効印加電圧の不足分を補うことができ、よって当該液晶実効印加電圧の不足に伴うシェーディングの悪化を抑えることができる。
本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。 画素の等価回路を示す回路図である。 従来例に係る1F−コモン反転駆動における黒表示時の画素電位の変化を示す波形図である。 従来例に係る1F−コモン反転駆動における黒表示時のラスター表示を示す図である。 本発明に係る1F−コモン反転駆動における黒表示時の画素電位の変化を示す波形図である。 本発明に係る1F−コモン反転駆動における黒表示時のラスター表示を示す図である。 本発明による駆動方法を適用した場合の1F−コモン反転駆動時のシェーディング率と保持容量の容量値Csとの関係を示す図である。 シェーディング率の算出方法の説明図である。 Vcs振幅調整回路の構成の一例を示す回路図である。 最適Vcs振幅の調整方法についての説明に供するタイミングチャートである。 最適Vcs振幅の調整方法についての説明に供するラスター表示を示す図であり、(A)はVcs振幅不足時、(B)は最適Vcs振幅時をそれぞれ示している。
符号の説明
10…画素、11…画素トランジスタ、12…液晶セル、13…保持容量、20…画素アレイ部、21−1〜21−m…走査線、22−1〜22−n…信号線、23…VCOM電極、24…VCOM線(第1の配線)、25…導電物(コンタクト部)、26…CS線(第2の配線)、31…レベルシフト回路、32…垂直(V)ドライバ、33…水平(H)ドライバ、34…水平スイッチ回路、35…プリチャージ制御回路、36…プリチャージ回路、37…基板(パネル)、38−1,38−2,38−3…ビデオ線、39…プリチャージ線、40…Vcs振幅調整回路

Claims (5)

  1. 液晶セルと当該液晶セルの画素電極に第1電極が接続された保持容量とを含む画素が基板上に行列状に2次元配置されてなる画素アレイ部と、
    一定周期で極性が反転する第1交流電位を前記液晶セルの対向電極に供給する第1の配線と、
    前記第1の配線と電気的に分離され、前記第1交流電位と同期して極性が反転する第2交流電位を前記保持容量の第2電極に供給する第2の配線とを備え、
    1画素当たりの前記保持容量の容量値をCs、1画素の前記画素電極に係る寄生容量の容量値をCpとするとき、
    前記第2交流電位の振幅は、前記第1交流電位の振幅の(Cs+Cp)/Cs倍に設定されている
    ことを特徴とする液晶表示装置。
  2. 前記第1交流電圧は、1H(Hは水平期間)の周期で極性が反転する
    ことを特徴とする請求項1記載の液晶表示装置。
  3. 前記第1交流電圧は、1F(Fはフィールド期間)の周期で極性が反転する
    ことを特徴とする請求項1記載の液晶表示装置。
  4. 液晶セルと当該液晶セルの画素電極に第1電極が接続された保持容量とを含む画素が基板上に行列状に2次元配置されてなる画素アレイ部を有し、
    一定周期で極性が反転する第1交流電位を第1の配線によって前記液晶セルの対向電極に供給するとともに、前記第1交流電位と同期して極性が反転する第2交流電位を前記第1の配線と電気的に分離された第2の配線によって前記保持容量の第2電極に供給する液晶表示装置の駆動方法であって、
    1画素当たりの前記保持容量の容量値をCs、1画素の前記画素電極に係る寄生容量の容量値をCpとするとき、前記第2交流電位の振幅を、前記第1交流電位の振幅の(Cs+Cp)/Cs倍に設定し、前記画素電極の電位の変動分と前記第1交流電位の変動分とを等しくする
    ことを特徴とする液晶表示装置の駆動方法。
  5. 液晶セルと当該液晶セルの画素電極に第1電極が接続された保持容量とを含む画素が基板上に行列状に2次元配置されてなる画素アレイ部を有し、
    一定周期で極性が反転する第1交流電位を第1の配線によって前記液晶セルの対向電極に供給するとともに、前記第1交流電位と同期して極性が反転する第2交流電位を前記第1の配線と電気的に分離された第2の配線によって前記保持容量の第2電極に供給する液晶表示装置において、
    前記第1、第2交流電位および映像信号の極性反転を有効表示期間で行い、
    前フィールドの画面と現フィールドの画面との境界部の濃淡の差が小さくなるように前記第2交流電位の振幅を調整する
    ことを特徴とする液晶表示装置の調整方法。
JP2006326477A 2006-12-04 2006-12-04 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 Expired - Fee Related JP5092375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006326477A JP5092375B2 (ja) 2006-12-04 2006-12-04 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006326477A JP5092375B2 (ja) 2006-12-04 2006-12-04 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法

Publications (2)

Publication Number Publication Date
JP2008139609A true JP2008139609A (ja) 2008-06-19
JP5092375B2 JP5092375B2 (ja) 2012-12-05

Family

ID=39601137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326477A Expired - Fee Related JP5092375B2 (ja) 2006-12-04 2006-12-04 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法

Country Status (1)

Country Link
JP (1) JP5092375B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6620838B2 (ja) 2018-05-17 2019-12-18 セイコーエプソン株式会社 液晶装置、液晶装置の駆動方法、電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635002A (ja) * 1992-07-20 1994-02-10 Sharp Corp 液晶表示装置の駆動方法
JPH06102838A (ja) * 1992-09-22 1994-04-15 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH09185346A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd マトリクス型表示装置
JP2004078157A (ja) * 2002-06-17 2004-03-11 Sharp Corp 液晶表示装置
JP2004198672A (ja) * 2002-12-18 2004-07-15 Sony Corp 表示装置および携帯端末

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635002A (ja) * 1992-07-20 1994-02-10 Sharp Corp 液晶表示装置の駆動方法
JPH06102838A (ja) * 1992-09-22 1994-04-15 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH09185346A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd マトリクス型表示装置
JP2004078157A (ja) * 2002-06-17 2004-03-11 Sharp Corp 液晶表示装置
JP2004198672A (ja) * 2002-12-18 2004-07-15 Sony Corp 表示装置および携帯端末

Also Published As

Publication number Publication date
JP5092375B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
US8866717B2 (en) Display device and drive method providing improved signal linearity
JP5137744B2 (ja) 表示装置およびその駆動方法、電子機器
JP5072775B2 (ja) 表示装置および電子機器
US7825885B2 (en) Display device
JP4687785B2 (ja) 液晶表示装置
US7339569B2 (en) Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages
US7777737B2 (en) Active matrix type liquid crystal display device
JP3960780B2 (ja) アクティブマトリクス型表示装置の駆動方法
US20070279360A1 (en) Liquid crystal display and driving method thereof
US20060119755A1 (en) Liquid crystal display device
US20130293526A1 (en) Display device and method of operating the same
JPH10171412A (ja) アクティブマトリクス型液晶表示装置
JP2001282205A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
US8299998B2 (en) Liquid crystal display device with first and second image signals about a middle voltage
JP3960781B2 (ja) アクティブマトリクス型表示装置
JP4894151B2 (ja) アクティブマトリックス表示装置
JP4492491B2 (ja) 表示装置
JP5201082B2 (ja) 液晶表示装置
JP5151590B2 (ja) 液晶表示装置及びその駆動方法
JP4639702B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP2004354742A (ja) 液晶表示装置、液晶表示装置の駆動方法および製造方法
WO2013129239A1 (ja) 駆動装置および表示装置
US20110001743A1 (en) Drive circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid cystal display device
JP5092375B2 (ja) 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法
JP2008233283A (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091013

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees