JPH09181023A - 半導体装置及びその研磨方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート酸化膜を観察するための半導体装置の
表面研磨に際して、ゲート電極を露出させる研磨速度を
上げると共に、研磨し過ぎによるゲート酸化膜の観察不
能を防止する。 【解決手段】 ＭＯＳＦＥＴ１０を有する半導体装置
に、ゲート電極１８の層構造に対応する、表面サイズが
大きなモニタパターン２２をチップの４隅に形成する。
ゲート酸化膜１６の不良が発生すると、モニタパターン
２２を観察しつつ研磨を行ない、その色変化を検出し
て、ゲート電極１８が露出した研磨の終点位置を判別す
る。ゲート電極１８を湿式エッチングにより除去し、ゲ
ート酸化膜１６を露出させてこれを観察する。観察が容
易なモニタパターン２２を観察しつつ表面研磨を行なう
ことにより、高い表面研磨速度を採用しても研磨し過ぎ
ることはない。モニタパターンを、ゲート電極の厚みに
対応する複数段階の厚みを有する複数のサブパターンで
構成すると、ゲート電極の露出が事前に予測でき、更に
研磨速度が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の研磨方法に関し、特に、微細化した半導体装置の構造
解析のための研磨で好適に用いられる半導体装置及びそ
の研磨方法に関する。

【０００２】

【従来の技術】高度に微細化、高集積化した半導体メモ
リ装置では、発生した不良原因を特定するために、当該
不良半導体装置の構造解析が一般的に行なわれる。特
に、ゲート酸化膜の不良発生に際しては、半導体装置の
表面を研磨してゲート電極を露出させ、更にこのゲート
電極を除去した後に、ゲート酸化膜の構造解析が行なわ
れる。ゲート電極を露出させる際には、半導体装置を研
磨しつつ、ゲート電極の位置で研磨時の色の変化を観察
し、ゲート電極が露出したか否かをこの色変化で判断す
る。

【０００３】

【発明が解決しようとする課題】ところが、高度に微細
化した半導体装置では、ゲート電極のパターンは極めて
微小であり、その位置での色の観察により実際にゲート
電極が露出したか否の判断は容易ではない。その判断が
困難なため研磨速度を上げることが出来ず、研磨に多大
の時間がかかり、或いは、研磨速度を上げた結果、ゲー
ト電極を研磨し過ぎて、ゲート酸化膜の破壊状態の観察
機会を失う等の問題があった。

【０００４】本発明は、上述の微細化した半導体装置の
問題に鑑み、半導体装置の研磨に際して、容易にゲート
電極が露出したか否かの判断が容易な半導体装置及びそ
の研磨方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、半導体基板の表面部分に形
成された拡散層と、該拡散層上にゲート酸化膜を介して
形成されたゲート電極とを備える半導体装置において、
前記半導体基板からのゲート電極の高さに対応する厚み
を有するモニタパターンを前記半導体基板の表面上に形
成したことを特徴とする。

【０００６】本発明の半導体装置で行なう研磨及び本発
明方法による研磨では、半導体装置を研磨しつつ、ゲー
ト電極の高さに対応するモニタパターンにおける色や光
反射率等の変化を観察することで、表面研磨がゲート電
極に迄達した終点位置の判断が可能である。ここで、ゲ
ート電極が露出した旨が検出された後には、研磨を停止
し、例えば湿式エッチング等によりゲート電極をエッチ
ングして、ゲート酸化膜を露出させ、その状態を観察す
る。モニタパターンは、半導体装置の微細化の程度の如
何に拘らず、任意の大きさに設定できるため、ゲート電
極部分における観察とは異なり、色や光反射率等の変化
が容易に判別できる。

【０００７】本発明の半導体装置では、モニタパターン
は、一般には、半導体機能素子としての機能を有しない
ダミーパターンとする。この場合、その大きさを、色や
光反射率等の変化の識別に好ましい任意の大きさに設定
できる。モニタパターンは、半導体装置全体に１つでも
よいが、一般的には複数個設けることが好ましく、例え
ば、半導体装置のチップの４隅に１つづつ配置する。

【０００８】また、モニタパターンは、ゲート電極の高
さに対応して複数段階の厚みを有することが好ましく、
この場合、２種類以上の厚みのサブパターンから構成す
る。このようにすると、個々のサブパターンの色等の観
察に基づいて、ゲート電極が露出する以前の段階からそ
の露出の予測が容易となり、きめこまかな研磨速度が選
定できる。

【０００９】

【発明の実施の形態】図面を参照して本発明の実施形態
例について説明する。図１は、本発明の第１の実施形態
例の半導体装置の平面図、図２は図１のII−II矢視図で
ある。半導体装置には、半導体機能素子を構成する多数
のＭＯＳＦＥＴ１０がＳi基板１２上に、アレイ状に配
置されている。各ＭＯＳＦＥＴ１０は、Ｓi基板１２の
表面部分に形成されたソース・ドレイン拡散層１４、１
４と、その表面上部に順次に形成されたゲート酸化膜１
６、ゲート電極１８とから成り、全体を覆って層間絶縁
膜２８が形成されている。また、各ＭＯＳＦＥＴ１０相
互は、ＬＯＣＯＳ酸化膜２０により分離されている。

【００１０】Ｓi基板１２上には、ＬＯＣＯＳ酸化膜２
０が形成されない部分が１箇所設けられており、この位
置にゲート電極１８よりもかなり大きな矩形又は正方形
状のモニタパターン２２が形成されている。モニタパタ
ーン２２は、ゲート酸化膜１６と同じ材質で同じ厚みを
有する酸化膜パターン２４と、ゲート電極１８と同じ厚
みで同じ材質を有し酸化膜パターン２４と同形状のポリ
シリコンパターン２６とからなる、半導体素子としての
機能を有しないダミーパターンである。ゲート酸化膜１
６及び酸化膜パターン２４は同層の熱酸化膜として同時
に形成され、また、ゲート電極１８及びポリシリコンパ
ターン２６は同層の配線層として同時に形成される。モ
ニタパターン２２は、同図に示すように半導体装置全体
で１箇所でもよいが、好ましくは、複数箇所配置する。
特に好ましいのは、このようなモニタパターンを半導体
チップの４隅に夫々１つづつ配置する。

【００１１】半導体テスタによる検査等において或る半
導体装置でＭＯＳＦＥＴのゲート絶縁膜１６の絶縁破壊
が検出された場合には、その破壊状態の観察を行なうた
めに、当該不良が発生した半導体装置において本発明方
法による研磨が行なわれ、基板表面にゲート電極を露出
させる。

【００１２】図１及び図２の半導体装置を、ゲート電極
１８の表面が露出する高さ位置まで表面研磨した状態を
図３に示した。半導体装置全体の表面研磨により、ＭＯ
ＳＦＥＴ１０とモニタパターン２２とは常に同じ高さに
研磨される。このため、モニタパターン２２の部分の色
変化を観察しながらの表面研磨が可能となる。モニタパ
ターン２２の位置で、表面の層間絶縁膜２８が削り取ら
れてポリシリコンパターン２６が露出すると、その部分
での色の変化は容易に識別でき、その位置で研磨が停止
される。これにより、ゲート電極１８が表面に露出した
状態が得られ、ゲート電極１８を研磨しすぎてゲート酸
化膜１６の観察が不可能になるという事態は生じない。

【００１３】図４は、本発明の第２の実施形態例の半導
体装置におけるモニタパターンの構造を示している。本
実施形態例のモニタパターン３０は、図示しないゲート
電極の高さに対応する複数段階の高さを有する、サブパ
ターンの組合せとして構成される。モニタパターン３０
は、Ｓi基板３２上に堆積されたポリシリコンから成る
第１層配線３６と、同様にポリシリコンから成る第２層
配線３８、４０とから構成されており、全体を覆って層
間絶縁膜４２が形成されている。ここで、Ｓi基板３２
上に直接堆積された第２層配線３８が第１のサブパター
ンを、同様にＳi基板上に直接堆積された第１層配線３
６が第２のサブパターンを、その上面に形成された第２
層配線４０が第３のサブパターンを夫々構成している。
第１層配線３６は４００μmの厚みを有し、第２層配線
３８、４０は２００μmの厚みを有する。第なお、図示
しないＭＯＳＦＥＴのゲート電極は２００μmの厚みを
有する。

【００１４】本実施形態例の半導体装置では、この半導
体装置を研磨し、基板面から６００μmの高さに迄その
研磨位置が達すると、まず、第３のサブパターン４０が
露出し、これがモニタパターン３０における色の変化に
より検出される。次いで、基板面から４００μmの高さ
に達すると、第２のサブパターン３６が露出して、その
部分での色変化が検出される。ここで、研磨速度を小さ
くして、表面研磨を更に続行する。基板から２００μm
の高さに達すると、第１のサブパターン３８が露出する
ので、ゲート電極が露出している旨が検知できる。な
お、第１層配線３６と第２層配線３８、４０とで材質を
変えてもよく、この場合、色変化の検出が更に容易にな
る。

【００１５】ゲート電極が露出した旨が検知されると、
その研磨が停止され、先に述べたと同様に、湿式エッチ
ングによりゲート電極１８が除去され、ゲート電極１８
下部のゲート酸化膜１６が現れて、その構造観察が可能
となる。なお、本実施形態例では、ゲート酸化膜に対応
する高さの検出は出来ないが、ゲート酸化膜の厚みは、
ゲート電極の厚みに比して無視できるので、特に不都合
はない。

【００１６】上記各実施形態例の各半導体装置では、ゲ
ート酸化膜に破壊が検出された場合に、観察が容易なモ
ニタパターンを観察しながら高い速度で正確な表面研磨
が可能となる。これにより、半導体装置等における表面
研磨に要する時間が短縮できると共に、ゲート電極を研
磨し過ぎてゲート酸化膜自体が研磨され、ゲート酸化膜
の観察が不可能になるという事態が避けられる。

【００１７】以上、本発明をその好適な実施形態例に基
づいて説明をしたが、本発明の半導体装置及びその研磨
方法は、上記実施形態例の構成にのみ限定されるもので
はなく、上記実施形態例の構成から種々の修正及び変更
を施した半導体装置も、本発明の範囲に含まれる。例え
ば、モニタパターンの材質は、特にゲート電極の材質と
同じにする必要はなく、別の材料を用いてモニタパター
ンを形成してもよく、また、モニタパターンの配置・形
状は任意に選定できる。更には、モニタパターンを他の
目的に兼用してもよい。

【００１８】

【発明の効果】以上説明したように、本発明に係る半導
体装置の研磨及び本発明方法に係る研磨によると、ゲー
ト酸化膜の絶縁破壊の発生等に際して行なわれる不良半
導体装置の表面研磨に際して、モニタパターンを観察す
ることで研磨の終点が容易に検知できるので、正確で高
速度の表面研磨が可能となり、表面研磨に要する時間を
短縮できると共に、ゲート電極の研磨し過ぎによるゲー
ト酸化膜の観察不能という事態を招くこともない。

【図面の簡単な説明】

【図１】本発明の第１の実施形態例の半導体装置の平面
図。

【図２】図１の半導体装置のII−II断面図。

【図３】図１の半導体装置における表面研磨の様子を図
２と同様に示す断面図。

【図４】本発明の第２の実施形態例の半導体装置のモニ
タパターン部分の断面図。

【符号の説明】 １０ ＭＯＳＦＥＴ １２ Ｓi基板 １４ ソース・ドレイン拡散層 １６ ゲート酸化膜 １８ ゲート電極 ２０ ＬＯＣＯＳ酸化膜 ２２ モニタパターン ２４ 酸化膜パターン ２６ ポリシリコンパターン ２８ 層間絶縁膜 ３０ モニタパターン ３２ Ｓi基板 ３４ ＬＯＣＯＳ酸化膜 ３６ 第１のサブパターン ３８ 第２のサブパターン ４０ 第３のサブパターン ４２ 層間絶縁膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面部分に形成された拡散
   層と、該拡散層上にゲート酸化膜を介して形成されたゲ
   ート電極とを備える半導体装置において、 半導体基板からのゲート電極の高さに対応する厚みを有
   するモニタパターンを前記半導体基板の表面上に形成し
   たことを特徴とする半導体装置。
2. 【請求項２】 前記モニタパターンは、半導体機能素子
   としての機能を有しないダミーパターンであることを特
   徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記モニタパターンは、前記ゲート電極
   の高さに対応する複数のサブパターンから構成されて、
   複数段階の厚みを有することを特徴とする請求項１に記
   載の半導体装置。
4. 【請求項４】 請求項１乃至３の何れか一に記載のモニ
   タパターンをモニタとして表面研磨の終点を定めること
   を特徴とする半導体装置の研磨方法。