JPH0918020A - 半導体力学量センサとその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】過大な力学量が作用した場合にもＭＩＳＦＥＴ
型トランジスタ特性の劣化を回避する。 【構成】シリコン基板１の上方に所定の間隔を隔てて梁
構造の可動部７が配置され、その一部に可動ゲート電極
部を有している。可動部７は加速度の作用に伴って変位
する。シリコン基板１に不純物拡散層による固定電極
（ソース・ドレイン部）が形成され、加速度の作用によ
る可動ゲート電極部との相対的位置の変化により、流れ
る電流が変化する。梁構造の可動範囲制限用バネ部１９
はシリコン基板１側から可動部７に接近するように突出
し、シリコン基板１と可動ゲート電極部との間の間隔よ
りも狭い間隔を形成し、可動部７に過大な力が加わり可
動部７が接触し変形した際にその変形の復元力により可
動部７の変位を規制する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、加速度，ヨーレー
ト，振動等の力学量を検出するための半導体力学量セン
サに係り、詳しくは、ＭＩＳＦＥＴ（Ｍｅｔａｌ−ｌｎ
ｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅ
ｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）型の半導
体力学量センサに関するものである。

【０００２】

【従来の技術】従来から自動車制御技術の一環として、
加速度，ヨーレート，振動等の力学量を検出して各種制
御に反映させることが行われている。そして、例えば、
自動車用の加速度センサにおいて低加速度レベル、低周
波数レベルを精度良く検出でき、安価で大量生産に向い
ている方式として半導体加速度センサが有望視されてお
り、その中でも低加速度レベル，低周波数レベルを精度
良く検出でき、安価で大量生産に向いている方式とし
て、特開平２−１３４５７０号公報に開示された静電容
量式加速度センサや、特開平４−２５７６４号公報に開
示されたＭＩＳＦＥＴ型加速度センサがある。そして、
この中でも特に小型化が可能なものとして、後者のＭＩ
ＳＦＥＴ型加速度センサが有望視されている。図２４，
２５は特開平４−２５７６４号公報に示されたＭＩＳＦ
ＥＴ型加速度センサを示す図である。これは、加速度検
出基板３１に梁状部を介して保持されたゲート電極３２
が加速度に伴って上下運動すると、Ｐ型半導体基板３３
内に形成されるチャネル領域のキャリア密度が変化し、
ソース・ドレイン（３５，３６）間に流れる電流量が増
減することを利用して加速度を検出するものである。
尚、図中、３４はカンチレバー、３５はソース電極、３
６はドレイン電極、３７は溝、３８，３９，４０は配
線、４１はパッケージである。

【０００３】

【発明が解決しようとする課題】しかし、図２４，２５
に示された従来のＭＩＳＦＥＴ型加速度センサはゲート
電極３２を取り付けたカンチレバー３４に過大な加速度
が加わった時、ＭＩＳＦＥＴのゲート電極３２がトラン
ジスタ特性を決定する基板３３のチャネル領域に接触
し、ＭＩＳＦＥＴの電圧−電流特性を劣化させ、検出誤
差や経時変化を引き起こすという問題がある。

【０００４】そこで、この発明の目的は、可動ゲート電
極に過大な加速度が加わっても、特性劣化を回避できる
ＭＩＳＦＥＴ型力学量センサを提供することにある。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、半導体基板と、前記半導体基板の上方に所定の間隔
を隔てて配置され、その一部に可動ゲート電極部を有
し、力学量の作用に伴って変位する梁構造の可動部と、
前記半導体基板に不純物拡散層を形成することで構成さ
れ、前記力学量の作用による前記可動ゲート電極部との
相対的位置の変化により、流れる電流が変化するソース
・ドレイン部と、前記半導体基板側から前記可動部に接
近するように突出し、前記半導体基板と前記可動ゲート
電極部との間の間隔よりも狭い間隔を形成し、前記可動
部に過大な力が加わり前記可動部が接触し変形した際に
その変形の復元力により前記可動部の変位を規制する梁
構造の可動範囲制限部とを備えた半導体力学量センサを
その要旨とする。

【０００６】請求項２に記載の発明は、半導体基板と、
前記半導体基板の上方に所定の間隔を隔てて配置され、
その一部に可動ゲート電極部を有し、力学量の作用に伴
って変位する梁構造の可動部と、前記半導体基板に不純
物拡散層を形成することで構成され、前記力学量の作用
による前記可動ゲート電極部との相対的位置の変化によ
り、流れる電流が変化するソース・ドレイン部と、前記
可動部側から前記半導体基板に接近するように突出し、
前記半導体基板と前記可動ゲート電極部との間の間隔よ
りも狭い間隔を形成し、前記可動部に過大な力が加わり
前記半導体基板が接触し変形した際にその変形の復元力
により前記可動部の変位を規制する梁構造の可動範囲制
限部とを備えた半導体力学量センサをその要旨とする。

【０００７】請求項３に記載の発明は、請求項２に記載
の発明において、前記半導体基板の表面において前記可
動部を覆い、かつ、前記可動部の上方に所定の間隔を隔
てて配置された保護キャップと、前記可動部側から前記
保護キャップに接近するように突出し、前記可動部と前
記保護キャップとの間の間隔よりも狭い間隔を形成し、
前記可動部に過大な力が加わり前記保護キャップが接触
し変形した際にその変形の復元力により前記可動部の変
位を規制する梁構造の可動範囲制限部とを備えた半導体
力学量センサをその要旨とする。

【０００８】請求項４に記載の発明は、請求項２に記載
の発明において、前記半導体基板の表面において前記可
動部を覆い、かつ、前記可動部の上方に所定の間隔を隔
てて配置された保護キャップと、前記保護キャップ側か
ら前記可動部に接近するように突出し、前記可動部と前
記保護キャップとの間の間隔よりも狭い間隔を形成し、
前記可動部に過大な力が加わり前記可動部に接触し変形
した際にその変形の復元力により前記可動部の変位を規
制する梁構造の可動範囲制限部とを備えた半導体力学量
センサをその要旨とする。

【０００９】請求項５に記載の発明は、半導体基板と、
前記半導体基板の上方に所定の間隔を隔てて配置され、
その一部に可動ゲート電極部を有し、力学量の作用に伴
って変位する梁構造の可動部と、前記半導体基板に不純
物拡散層を形成することで構成され、前記力学量の作用
による前記可動ゲート電極部との相対的位置の変化によ
り、流れる電流が変化するソース・ドレイン部とを備え
た半導体力学量センサの製造方法であって、半導体基板
の主表面に第１の犠牲層を形成する第１工程と、前記第
１の犠牲層上に可動範囲制限部形成用薄膜を形成する第
２工程と、前記可動範囲制限部形成用薄膜の上に第２の
犠牲層を形成する第３工程と、前記第２の犠牲層上に可
動部形成用薄膜を形成する第４工程と、前記可動部形成
用薄膜の下の前記第２の犠牲層をエッチング除去して梁
構造の可動部を形成するとともに、前記可動範囲制限部
形成用薄膜の下の前記第１の犠牲層に対し固定端となる
一部領域を残してエッチング除去して可動部側に延びる
梁構造の可動範囲制限部を形成する第５工程とを備えた
半導体力学量センサの製造方法をその要旨とする。。

【００１０】請求項６に記載の発明は、前記半導体基板
の上方に所定の間隔を隔てて配置され、その一部に可動
ゲート電極部を有し、力学量の作用に伴って変位する梁
構造の可動部と、前記半導体基板に不純物拡散層を形成
することで構成され、前記力学量の作用による前記可動
ゲート電極部との相対的位置の変化により、流れる電流
が変化するソース・ドレイン部とを備えた半導体力学量
センサの製造方法であって、半導体基板の主表面に第１
の犠牲層を形成する第１工程と、前記第１の犠牲層上に
可動範囲制限部形成用薄膜を形成する第２工程と、前記
可動範囲制限部形成用薄膜の上に第２の犠牲層を形成す
る第３工程と、前記第２の犠牲層上に可動部形成用薄膜
を形成する第４工程と、前記第１の犠牲層をエッチング
除去して梁構造の可動部を形成するとともに、前記可動
範囲制限部形成用薄膜と可動部形成用薄膜との間の第２
の犠牲層に対し固定端となる一部領域を残してエッチン
グ除去して基板側に延びる梁構造の可動範囲制限部を形
成する第５工程とを備えた半導体力学量センサの製造方
法をその要旨とする。

【００１１】請求項７に記載の発明は、半導体基板と、
前記半導体基板の上方に所定の間隔を隔てて配置され、
その一部に可動ゲート電極部を有し、力学量の作用に伴
って変位する梁構造の可動部と、前記半導体基板に不純
物拡散層を形成することで構成され、前記力学量の作用
による前記可動ゲート電極部との相対的位置の変化によ
り、流れる電流が変化するソース・ドレイン部とを備え
た半導体力学量センサの製造方法であって、半導体基板
の主表面に犠牲層を形成する第１工程と、前記犠牲層上
に、可動部形成用および可動範囲制限部形成用の薄膜を
形成する第２工程と、前記薄膜における可動範囲制限部
形成領域にイオン注入または金属膜の成膜を行う第３工
程と、前記薄膜の下の前記犠牲層をエッチング除去して
梁構造の可動部および基板側に延びる梁構造の可動範囲
制限部を形成する第４工程とを備えた半導体力学量セン
サの製造方法をその要旨とする。

【００１２】請求項８に記載の発明は、請求項７に記載
の発明において、前記イオン注入の条件を異ならせるこ
とで前記各可動範囲制限部を基板側および保護キャップ
側に反らせるようにした半導体力学量センサの製造方法
をその要旨とする。

【００１３】

【作用】請求項１に記載の発明によれば、力学量が作用
すると、ソース・ドレイン部と可動ゲート電極部との相
対的位置が変化し、この位置変化によりソース・ドレイ
ン部に流れる電流が変化して力学量が検出される。一
方、梁構造の可動範囲制限部においては、半導体基板と
可動ゲート電極部との間の間隔よりも狭い間隔となって
いる。よって、可動部に過大な力が加わり可動部が半導
体基板に接近する方向に変位すると、可動ゲート電極部
が半導体基板に接触する前に、可動範囲制限部が可動部
に接触し変形する。この変形の復元力により可動部の変
位が規制される。このようにして、可動部の衝撃を吸収
する形で可動ゲート電極部の半導体基板への接近が阻止
され、可動ゲート電極部と半導体基板との接触が回避さ
れ、ＭＩＳＦＥＴ型トランジスタ特性が変化することは
ない。

【００１４】請求項２に記載の発明によれば、力学量が
作用すると、ソース・ドレイン部と可動ゲート電極部と
の相対的位置が変化し、この位置変化によりソース・ド
レイン部に流れる電流が変化して力学量が検出される。
一方、梁構造の可動範囲制限部においては、半導体基板
と可動ゲート電極部との間の間隔よりも狭い間隔となっ
ている。よって、可動部に過大な力が加わり可動部が半
導体基板に接近する方向に変位すると、可動ゲート電極
部が半導体基板に接触する前に、可動範囲制限部が半導
体基板に接触し変形する。この変形の復元力により可動
部の変位が規制される。このようにして、可動部の衝撃
を吸収する形で可動ゲート電極部の半導体基板への接近
が阻止され、可動ゲート電極部と半導体基板との接触が
回避され、ＭＩＳＦＥＴ型トランジスタ特性が変化する
ことはない。

【００１５】請求項３に記載の発明によれば、請求項２
に記載の発明の作用に加え、梁構造の可動範囲制限部に
おいては、可動部と保護キャップとの間の間隔よりも狭
い間隔となっている。よって、可動部に過大な力が加わ
り可動部が保護キャップに接近する方向に変位すると、
可動部が保護キャップに接触する前に、可動範囲制限部
が保護キャップに接触し変形する。この変形の復元力に
より可動部の変位が規制される。このようにして、可動
部の衝撃を吸収する形で保護キャップに接近する方向へ
の変位が規制され、梁構造をなす可動部が保護キャップ
と接触するのが防止でき可動部の破損が回避される。

【００１６】請求項４に記載の発明によれば、請求項２
に記載の発明の作用に加え、梁構造の可動範囲制限部に
おいては、可動部と保護キャップとの間の間隔よりも狭
い間隔となっている。よって、可動部に過大な力が加わ
り可動部が保護キャップに接近する方向に変位すると、
可動部が保護キャップに接触する前に、可動範囲制限部
が可動部に接触し変形する。この変形の復元力により可
動部の変位が規制される。このようにして、可動部の衝
撃を吸収する形で保護キャップに接近する方向への変位
が規制され、梁構造をなす可動部が保護キャップと接触
するのが防止でき可動部の破損が回避される。

【００１７】請求項５に記載の発明によれば、第１工程
により、半導体基板の主表面に第１の犠牲層が形成さ
れ、第２工程により、第１の犠牲層上に可動範囲制限部
形成用薄膜が形成される。そして、第３工程により、可
動範囲制限部形成用薄膜の上に第２の犠牲層が形成さ
れ、第４工程により、第２の犠牲層上に可動部形成用薄
膜が形成される。さらに、第５工程により、可動部形成
用薄膜の下の第２の犠牲層がエッチング除去されて梁構
造の可動部が形成されるとともに、可動範囲制限部形成
用薄膜の下の第１の犠牲層に対し固定端となる一部領域
を残してエッチング除去されて可動部側に延びる梁構造
の可動範囲制限部が形成される。その結果、前述の請求
項１に記載の半導体力学量センサが製造される。

【００１８】請求項６に記載の発明によれば、第１工程
により、半導体基板の主表面に第１の犠牲層が形成さ
れ、第２工程により、第１の犠牲層上に可動範囲制限部
形成用薄膜が形成される。そして、第３工程により、可
動範囲制限部形成用薄膜の上に第２の犠牲層が形成さ
れ、第４工程により、第２の犠牲層上に可動部形成用薄
膜が形成される。さらに、第５工程により、第１の犠牲
層がエッチング除去されて梁構造の可動部が形成される
とともに、可動範囲制限部形成用薄膜と可動部形成用薄
膜との間の第２の犠牲層に対し固定端となる一部領域を
残してエッチング除去されて基板側に延びる梁構造の可
動範囲制限部が形成される。その結果、前述の請求項２
に記載の半導体力学量センサが製造される。

【００１９】請求項７に記載の発明によれば、第１工程
により、半導体基板の主表面に犠牲層が形成され、第２
工程により、犠牲層上に、可動部形成用かつ可動範囲制
限部形成用の薄膜が形成される。そして、第３工程によ
り、薄膜における可動範囲制限部形成領域にイオン注入
または金属膜の成膜が行われる。さらに、第４工程によ
り、薄膜の下の犠牲層がエッチング除去されて梁構造の
可動部および基板側に延びる梁構造の可動範囲制限部が
形成される。その結果、前述の請求項２に記載の半導体
力学量センサが製造される。この際、可動部と可動範囲
制限部とが同じ材質で形成できる。

【００２０】請求項８に記載の発明によれば、請求項７
に記載の発明の作用に加え、第３工程において、イオン
注入の条件を異ならせることで各可動範囲制限部が所定
の方向に反る。

【００２１】

【実施例】

（第１実施例）以下、この発明を半導体加速度センサに
具体化した第１実施例を図面に従って説明する。

【００２２】図１は、本実施例の半導体加速度センサの
平面図を示す。又、図２には図１のＡ−Ａ断面を示し、
図３には図１のＢ−Ｂ断面を示し、図４には図１のＣ−
Ｃ断面を示す。本半導体加速度センサは表面マイクロマ
シニング技術を用いたものである。

【００２３】Ｐ型シリコン基板１の上の一部には、ゲー
ト絶縁膜としてのシリコン酸化膜２が形成されている。
このシリコン酸化膜２は基板表面のリーク電流を低減す
るとともにトランジスタ特性の経時変化を抑制するため
のものである。又、同様に、Ｐ型シリコン基板１の上の
一部には所定の厚みを有する絶縁分離用シリコン酸化膜
３（本実施例ではＬＯＣＯＳ酸化膜）が形成されてい
る。さらに、シリコン酸化膜２とシリコン酸化膜３の上
には、犠牲層をエッチングする時のシリコン酸化膜２の
保護用として、シリコン窒化膜（絶縁膜）４が形成され
ている。

【００２４】シリコン窒化膜４の上にはシリコン酸化膜
５が形成され、さらに、シリコン酸化膜５の上には可動
範囲制限部となるポリシリコン薄膜６が形成されてい
る。ただし、後記する可動ゲート電極部１１，１２の下
方にはシリコン酸化膜５およびポリシリコン薄膜６が形
成されていない（図４参照）。ポリシリコン薄膜６の上
方には、厚さが２μｍ程度のポリシリコン薄膜よりなる
可動部７が架設されている。この可動部７は、４本の梁
部９と、重り部１０と、可動ゲート電極部１１，１２と
からなる。可動部７は、４本のアンカー部８により固定
され、シリコン基板１（シリコン窒化膜４）の上方に所
定の間隔を隔てて配置されている。アンカー部８は、可
動部７と同じくポリシリコン薄膜よりなり、可動部７と
一体となっている。より詳しくは、ポリシリコン薄膜６
上には、４本のアンカー部８が配置され、アンカー部８
から帯状の４本の梁部９が延び、四角形状の重り部１０
が支持されている。この可動部７は、可動部７の下に配
置した犠牲層をエッチングすることにより、梁構造とし
たものである。

【００２５】重り部１０には矩形の開口部１３が開けら
れており、犠牲層エッチングの際のエッチング液が浸透
しやすくなっている。重り部１０には長方形状の可動ゲ
ート電極部１１，１２が相反する方向に突設されてい
る。つまり、可動ゲート電極部１１，１２は両持ち梁状
部（梁部９）によって支えられ、シリコン基板１の表面
に垂直な方向と平行な方向とに変位できるようになって
いる。

【００２６】図４に示すように、可動部７の可動ゲート
電極部１２の下方でのシリコン基板１には、可動ゲート
電極部１２に対しその両側にＮ型不純物拡散層よりなる
ソース・ドレイン部としての固定電極１４，１５が形成
されている。同様に、図１に示すように、可動部７の可
動ゲート電極部１１の下方でのシリコン基板１には、可
動ゲート電極部１１に対しその両側にＮ型不純物拡散層
よりなるソース・ドレイン部としての固定電極１６，１
７が形成されている。図４に示すように、シリコン基板
１における固定電極１４，１５間にはチャネル領域１８
が形成され、同チャネル領域１８はシリコン基板１と可
動ゲート電極部１２との間に電圧を印加することにより
生じたものである。そして、固定電極１４，１５間に電
圧を印加することによりこのチャネル領域１８にドレイ
ン電流が流れる。同様に、シリコン基板１における固定
電極１６，１７間にはチャネル領域（図示略）が形成さ
れ、同チャネル領域はシリコン基板１と可動ゲート電極
部１１との間に電圧を印加することにより生じたもので
ある。そして、固定電極１６，１７間に電圧を印加する
ことによりこのチャネル領域にドレイン電流が流れる。

【００２７】図２に示すように、可動部７の各梁部９に
対向するポリシリコン薄膜６には、可動範囲制限用バネ
部１９がそれぞれ形成されている。可動範囲制限用バネ
部１９は、ポリシリコン薄膜６の一部を帯状にして可動
部７に向かって反らした梁構造体である。

【００２８】図２に示すように、可動範囲制限用バネ部
１９の先端と可動部７の下面とのエアギャップ（間隔）
Ｌ１は、図４に示すように、シリコン基板１（より詳し
くはシリコン窒化膜４）と可動部７の可動ゲート電極部
１１，１２とのエアギャップ（間隔）Ｌ２よりも小さく
なっている。

【００２９】又、シリコン基板１の表面には、可動部７
と対向した部分での固定電極１４，１５，１６，１７の
ない領域においてＮ型不純物拡散層よりなる下部電極２
０が形成されている。この下部電極２０は可動部７の電
位と等電位に保たれており、シリコン基板１と可動部７
との間で発生する静電気力を抑えるものである。又、可
動範囲制限用バネ部１９を形成しているポリシリコン薄
膜６は、下部電極２０および可動部７と等電位に保たれ
ており、ポリシリコン薄膜６と可動部７との間、および
ポリシリコン薄膜６と下部電極２０との間で発生する静
電気力を抑えている。

【００３０】シリコン基板１における可動部７の配置領
域の周辺には周辺回路（図示略）が形成されている。そ
して、周辺回路と可動部７（可動ゲート電極部１１，１
２）とが電気的に接続されるとともに、周辺回路と固定
電極１４，１５，１６，１７とが電気的に接続され、さ
らに、周辺回路と下部電極２０、周辺回路とポリシリコ
ン薄膜６とが電気的に接続されている。

【００３１】次に、この半導体加速度センサの動作を説
明する。可動部７とシリコン基板１との間、および固定
電極１４，１５（１６，１７）間に電圧をかけると、チ
ャネル領域１８が形成され、固定電極１４，１５（１
６，１７）間に電流が流れる。ここで、本半導体加速度
センサが加速度を受けて、図１に示すＸ₊ 方向（基板１
の表面に平行な方向）に可動ゲート電極部１１，１２
（可動部７）が変位した場合には、固定電極間のチャネ
ル領域の面積（トランジスタでいうチャネル幅）が変わ
ることにより、固定電極１４，１５に流れる電流は減少
し、固定電極１６，１７に流れる電流は増大する。又、
図１に示すＸ_-方向（基板１の表面に平行な方向）に可
動ゲート電極部１１，１２（可動部７）が変位した場合
には、固定電極間のチャネル領域の面積（トランジスタ
でいうチャネル幅）が変わることにより、固定電極１
４，１５に流れる電流は増加し、固定電極１６，１７に
流れる電流は減少する。一方、本半導体加速度センサが
加速度を受けて、図４に示すＺ₊ 方向（基板１の表面に
垂直で、かつ、基板１から離間する方向）に可動ゲート
電極部１１，１２が変位した場合には、電界強度の変化
によってチャネル領域１８のキャリア濃度が減少するた
め、前記電流は同時に減少する。

【００３２】このようにして、加速度による可動ゲート
電極部１１，１２と固定電極１４，１５、および１６，
１７との相対的位置の変化により固定電極１４，１５間
と固定電極１６，１７間に流れる電流が変化し、この電
流変化の大きさ及び位相により二次元の加速度が検出さ
れる。

【００３３】又、可動範囲制限用バネ部１９を設けたこ
とにより、可動部７（可動ゲート電極１１，１２）の可
動範囲が制限されている。つまり、通常の加速度範囲で
あれば、正常に加速度センサとして作用するが、過大な
加速度がシリコン基板１の表面に垂直な方向に加わった
場合には、可動部７（可動ゲート電極１１，１２）はそ
の加速度により基板１の表面に垂直な方向に変形しよう
とする。この際、可動部７が図２の間隔Ｌ１以上に変位
すると可動部７が可動範囲制限用バネ部１９に接触し、
さらに変位しようとすると、変形（圧縮）された分だけ
バネの復元力が働き可動部７を元の位置に戻そうとする
力が働く。このようにして、可動ゲート電極部１１，１
２がシリコン基板１（シリコン窒化膜４）に接触する前
に、可動範囲制限用バネ部１９が可動部７に接触し、可
動ゲート電極部１１，１２のそれ以上のシリコン基板１
側への接近が阻止され、元の位置に戻される。このよう
にして、可動ゲート電極部１１，１２とシリコン基板１
（シリコン窒化膜４）との接触が回避され、ＭＩＳＦＥ
Ｔのトランジスタ特性が劣化しない。

【００３４】次に、本実施例の半導体加速度センサの製
造工程を図５〜図８を用いて説明する。図５に示すよう
に、まずＰ型シリコン基板１を用意し、その主表面の所
定の領域にシリコン酸化膜３（本実施例ではＬＯＣＯＳ
酸化膜）を形成する。そして、Ｐ型シリコン基板１の上
のシリコン酸化膜３以外の表面にシリコン酸化膜２を熱
酸化により形成し、さらにその下に、Ｎ型不純物拡散層
よりなる下部電極２０並びに図示しないＭＩＳＦＥＴの
ソース部、ドレイン部（１４，１５，１６，１７）を形
成すべく、同時にイオン注入等により不純物を導入し、
熱処理を行う。さらに、シリコン酸化膜２、及びシリコ
ン酸化膜３の上に全面にシリコン窒化膜４を減圧ＣＶＤ
等により形成する。さらに、第１の犠牲層となるシリコ
ン酸化膜５をプラズマＣＶＤ等により形成する。

【００３５】引き続き、図６に示すように、シリコン酸
化膜５の上に可動範囲制限用バネ部１９となるポリシリ
コン薄膜６（可動範囲制限部形成用薄膜）を減圧ＣＶＤ
で形成する。このとき、成膜条件を調整することにより
（例えば、低温にて成膜することにより）可動部７側に
反る応力分布とする。その後、ポリシリコン薄膜６を片
持ち梁状にパターニングする。

【００３６】その後、図７に示すように、ポリシリコン
薄膜６の上に第２の犠牲層となるシリコン酸化膜６０を
プラズマＣＶＤ等により全面に形成し、アンカー部８
や、回路部に当たる部分をエッチングする。そして、図
８に示すように、減圧ＣＶＤにより成膜したポリシリコ
ン薄膜６１（可動部形成用薄膜）をパターニングし、ア
ンカー部８、梁部９、マス部１０、開口部１３、可動ゲ
ート電極１１，１２の形状に一括して形成する。

【００３７】最後に、シリコン酸化膜６０をエッチング
すると、図２に示すように、アンカー部８を除いて、重
り部１０、梁部９、可動ゲート電極１１，１２が下地で
あるポリシリコン薄膜６から離間され、可動構造が形成
される。また同時にシリコン酸化膜５もエッチングさ
れ、可動範囲制限用バネ部１９が下地であるシリコン窒
化膜４から離間され、可動部７側に反った構造を形成す
る。より詳しくは、固定端となる一部領域を残してシリ
コン酸化膜５をエッチング除去して梁構造の可動範囲制
限用バネ部１９とする。

【００３８】このように本実施例では、梁構造の可動範
囲制限部である可動範囲制限用バネ部１９は、シリコン
基板１側から、シリコン基板１と可動ゲート電極部１
１，１２との間の間隔Ｌ２よりも狭い間隔Ｌ１を形成
し、シリコン基板１に過大な力が加わり可動部７が接触
し変形した際にその変形の復元力により可動部７の変位
を規制する。その結果、可動ゲート電極部１１，１２に
過大な加速度が加わった場合にも、可動ゲート電極部１
１，１２がシリコン基板１（シリコン窒化膜４）に接触
する前に可動範囲制限用バネ部１９が先に接触し、変形
した可動部７を元の位置に戻そうとする力が働き、即
ち、ダンパとして機能し、可動ゲート電極部１１，１２
の基板１への接触が回避され、ＭＩＳＦＥＴ型トランジ
スタ特性が変化することなく、半導体加速度センサの検
出誤差や経時変化を小さくできる。

【００３９】又、４本の梁部９に対向するシリコン基板
１上にそれぞれに可動範囲制限用バネ部１９を設けてい
るので、可動部７（梁部９）に捩じれが発生しても各梁
部９の下に設けた可動範囲制限用バネ部１９により確実
に可動ゲート電極部１１，１２がシリコン基板１（シリ
コン窒化膜４）に接触する前に可動範囲制限用バネ部１
９を接触させることができる。

【００４０】又、製造方法として、半導体基板としての
シリコン基板１の主表面に第１の犠牲層としてのシリコ
ン酸化膜５を形成し（第１工程）、シリコン酸化膜５上
に可動範囲制限部形成用薄膜としてのポリシリコン薄膜
６を形成し（第２工程）、ポリシリコン薄膜６の上に第
２の犠牲層としてのシリコン酸化膜６０を形成し（第３
工程）、シリコン酸化膜６０上に可動部形成用薄膜とし
てのポリシリコン薄膜６１を形成し（第４工程）、ポリ
シリコン薄膜６１の下のシリコン酸化膜６０をエッチン
グ除去して梁構造の可動部７を形成するとともに、ポリ
シリコン薄膜６の下のシリコン酸化膜５に対し固定端と
なる一部領域を残してエッチング除去して可動部７側に
延びる梁構造の可動範囲制限用バネ部１９（可動範囲制
限部）を形成する（第５工程）ことにより、容易に製造
できる。

【００４１】尚、本実施例の応用例として、４本の梁部
９のそれぞれに可動範囲制限用バネ部１９を１つずつ設
けたが、１本の梁部９に対し複数個設けてもよい。又、
重り部１０に複数個設けてもよい。 （第２実施例）次に、第２実施例を第１実施例との相違
点を中心に説明する。

【００４２】上記第１実施例では、可動部７と対向する
シリコン基板１上に可動範囲制限用バネ部１９を形成し
たが、本実施例では、図９に示すようにシリコン基板１
に対向する可動部７の下面に可動範囲制限用バネ部２１
を設けている。可動範囲制限用バネ部２１は可動部７を
構成するポリシリコン薄膜の一部を帯状にして可動部７
に向かって反らした梁構造体である。

【００４３】又、可動範囲制限用バネ部２１の先端とシ
リコン基板１（より詳しくはシリコン窒化膜４）とのエ
アギャップ（間隔）Ｌ３は、図４に示したように、シリ
コン基板１（より詳しくはシリコン窒化膜４）と可動部
７の可動ゲート電極部１１，１２とのエアギャップ（間
隔）Ｌ２よりも小さくなっている。

【００４４】この場合、第１実施例で用いたポリシリコ
ン薄膜６とシリコン酸化膜５は不要となる。次に、本実
施例の半導体加速度センサの製造工程を図１０〜図１３
を用いて説明する。

【００４５】図１０に示すように、まずＰ型シリコン基
板１を用意し、その主表面の所定の領域にシリコン酸化
膜３（本実施例ではＬＯＣＯＳ酸化膜）を形成する。そ
して、Ｐ型シリコン基板１の上のシリコン酸化膜３以外
の表面にシリコン酸化膜２を熱酸化により形成し、さら
にその下に、Ｎ型不純物拡散層よりなる下部電極２０並
びに図示しないＭＩＳＦＥＴのソース部、ドレイン部
（１４，１５，１６，１７）を形成すべ〈、同時にイオ
ン注入等により不純物を導入し、熱処理を行う。さら
に、シリコン酸化膜２、及びシリコン酸化膜３の上に全
面にシリコン窒化膜４を減圧ＣＶＤ等により形成する。
さらに、第１の犠牲層となるシリコン酸化膜６２をプラ
ズマＣＶＤ等により成膜し、アンカー部８や回路部上の
シリコン酸化膜６２をエッチングする。

【００４６】引き続き、図１１に示すように、シリコン
酸化膜６２の上に可動範囲制限用バネ部２１となるポリ
シリコン薄膜６３（可動範囲制限部形成用薄膜）を減圧
ＣＶＤで形成する。このとき、成膜条件を調整すること
により（例えば、高温にて成膜することにより）基板１
側に反る応力分布とする。その後、ポリシリコン薄膜６
３を片持ち梁状にパターニングする。

【００４７】その後、図１２に示すように、ポリシリコ
ン薄膜６３の上に第２の犠牲層となるシリコン酸化膜６
４をプラズマＣＶＤ等により全面に形成する。そして、
図１３に示すように、可動部となるポリシリコン薄膜６
５を減圧ＣＶＤにより成膜し、アンカー部８、梁部９、
マス部１０、開口部１３、可動ゲート電極１１，１２の
形状にパターニングする。

【００４８】最後に、シリコン酸化膜６２をエッチング
すると、図９に示すように、アンカー部８を除いて、重
り部１０、梁部９、可動ゲート電極１１，１２が下地で
あるシリコン窒化膜４から離間され、可動構造が形成さ
れる。また同時にシリコン酸化膜６４もエッチングさ
れ、可動範囲制限用バネ部２１が可動部７から離間さ
れ、半導体基板側に反った構造を形成する。より詳しく
は、固定端となる一部領域を残してシリコン酸化膜６４
をエッチング除去して梁構造の可動範囲制限用バネ部２
１とする。

【００４９】このように本実施例では、梁構造の可動範
囲制限部としての可動範囲制限用バネ部２１は、可動部
７側からシリコン基板１に接近するように突出し、基板
と可動ゲート電極部１１，１２との間の間隔よりも狭い
間隔を形成し、可動部７に過大な力が加わり基板が接触
し変形した際にその変形の復元力により可動部７の変位
を規制する。よって、可動部７の衝撃を吸収する形で可
動ゲート電極部１１，１２の基板への接近が阻止され、
可動ゲート電極部１１，１２と基板との接触が回避さ
れ、ＭＩＳＦＥＴ型トランジスタ特性が変化することは
ない。

【００５０】又、製造方法として、半導体基板としての
シリコン基板１の主表面に第１の犠牲層としてのシリコ
ン酸化膜６２を形成し（第１工程）、シリコン酸化膜６
２上に可動範囲制限部形成用薄膜としてのポリシリコン
薄膜６３を形成し（第２工程）、ポリシリコン薄膜６３
の上に第２の犠牲層としてのシリコン酸化膜６４を形成
し（第３工程）、シリコン酸化膜６４上に可動部形成用
薄膜としてのポリシリコン薄膜６５を形成し（第４工
程）、シリコン酸化膜６２をエッチング除去して梁構造
の可動部７を形成するとともに、ポリシリコン薄膜６３
とポリシリコン薄膜６５との間のシリコン酸化膜６４に
対し固定端となる一部領域を残してエッチング除去して
基板側に延びる梁構造の可動範囲制限用バネ部２１を形
成する（第５工程）ことにより、容易に製造できる。

【００５１】本実施例の応用例としては、可動部７側に
可動範囲制限用バネ部２１を設け、かつ、シリコン基板
１側に可動範囲制限用バネ部１９を設けてもよい。 （第３実施例）次に、第３実施例を第１実施例との相違
点を中心に説明する。

【００５２】上記第１実施例の可動範囲制限用バネ部１
９は片持ち梁であるが、本実施例の可動範囲制限用バネ
部２２は、図１４に示すように両持ち梁の形状としてい
る。つまり、可動範囲制限用バネ部２２は、ポリシリコ
ン薄膜６の一部を帯状にし、かつ、２つの固定端から可
動部７に向かって反らしたものである。

【００５３】本実施例の製造方法は、第１実施例におい
て図６に示した第２工程でポリシリコン薄膜６を成膜
後、両持ち梁状にパターニングすれば、両持ち梁状の可
動範囲制限用バネ部２２を形成することができる。

【００５４】又、本実施例のように可動範囲制限用バネ
部を両持ち梁にする場合、薄膜は圧縮応力を有するよう
な材料を用い、下部の犠牲層エッチングの際に、梁の座
屈を利用して形成してもよい。 （第４実施例）次に、第４実施例を第１実施例との相違
点を中心に説明する。

【００５５】上記第１実施例の可動範囲制限用バネ部１
９は直線的に延びる片持ち梁であるが、本実施例の可動
範囲制限用バネ部２３は、図１５に示すように、片持ち
梁で、かつ、螺旋状に延びている。即ち、コイルスプリ
ングの形状となっている。

【００５６】本実施例の製造方法は、第１実施例におい
て図６に示した第２工程でポリシリコン薄膜６を成膜
後、螺旋状の片持ち梁状にパターニングすれば、コイル
スプリングのような可動範囲制限用バネ部２３を形成す
ることができる。 （第５実施例）次に、第５実施例を上記各実施例との相
違点を中心に説明する。

【００５７】この第５実施例においては、可動範囲制限
用バネ部２４を、上記各実施例のように可動部７とシリ
コン基板とが対向する面に設けるのではなく、図１６に
示すように可動部７とシリコン基板１とが対向しない部
分に設けるようにしたものである。

【００５８】次に、本実施例の半導体加速度センサの製
造工程を図１７〜図２０を用いて説明する。図１７に示
すように、まずＰ型シリコン基板１を用意し、その主表
面の所定の領域にシリコン酸化膜３（本実施例ではＬＯ
ＣＯＳ酸化膜）を形成する。そして、Ｐ型シリコン基板
１の上のシリコン酸化膜３以外の表面にシリコン酸化膜
２を熱酸化により形成し、さらにその下に、Ｎ型不純物
拡散層よりなる下部電極２０並びに図示しないＭＩＳＦ
ＥＴのソース部、ドレイン部（１４，１５，１６，１
７）を形成すべ〈、同時にイオン注入等により不純物を
導入し、熱処理を行う。さらに、シリコン酸化膜２、及
びシリコン酸化膜３の上に全面にシリコン窒化膜４を減
圧ＣＶＤ等により形成する。さらに、犠牲層となるシリ
コン酸化膜６６をプラズマＣＶＤ等により成膜し、アン
カー部８や回路部上のシリコン酸化膜６６をエッチング
する。

【００５９】引き続き、図１８に示すように、シリコン
酸化膜６６の上に、可動部７や可動範囲制限用バネ部２
４となるポリシリコン薄膜６７を減圧ＣＶＤで形成し、
アンカー部８、梁部９、マス部１０、開口部１３、可動
ゲート電極１１，１２、可動範囲制限用バネ部２４の形
状にパターニングする。

【００６０】その後、図１９に示すように、可動範囲制
限用バネ部２４の形成領域の上面にイオン注入し、イオ
ン注入層６８を形成する。イオン注入により片持ち梁の
応力分布が変わり、当該領域においては基板に接近する
方向に反る力が働くようになる。尚、イオン注入の代わ
りに、当該領域に金属等の成膜を行って所望の応力分布
を持たせてもよい。

【００６１】最後に、犠牲層６６をエッチングすると、
図２０に示すように、アンカー部８を除いて、重り部１
０、梁部９、可動ゲート電極１１，１２が下地であるシ
リコン窒化膜４から離間され、可動構造が形成される。
また同時に犠牲層６６がエッチングされることで基板側
に反った可動範囲制限用バネ部２４が形成される。

【００６２】このようにして、可動ゲート電極部１１，
１２と基板との間隔Ｌ２より、可動範囲制限用バネ部２
４と基板との間隔Ｌ１を小さくしている。その結果、可
動ゲート電極部１１，１２が基板に接触する前に、可動
範囲制限用バネ部２４が基板に接触し、ＭＩＳＦＥＴの
トランジスタ特性が劣化しない。

【００６３】本実施例においては、可動範囲制限用バネ
部２４は可動部７を構成する薄膜を下方に変位させて形
成しているので、容易に可動範囲制限用バネ部２４を形
成することができる。つまり、製造方法として、半導体
基板としてのシリコン基板１の主表面に犠牲層としての
シリコン酸化膜６６を形成し（第１工程）、シリコン酸
化膜６６上に、可動部形成用および可動範囲制限部形成
用のポリシリコン薄膜６７を形成し（第２工程）、ポリ
シリコン薄膜６７における可動範囲制限部形成領域にイ
オン注入または金属膜の成膜を行い（第３工程）と、ポ
リシリコン薄膜６７の下のシリコン酸化膜６６をエッチ
ング除去して梁構造の可動部７および基板側に延びる梁
構造の可動範囲制限用バネ部２４（可動範囲制限部）を
形成する（第４工程）ことにより、可動部と可動範囲制
限部とが同じ材質で容易に形成できる。

【００６４】尚、本実施例の応用例として、可動範囲制
限用バネ部２４の位置は、梁部９の側面以外にも、例え
ば、重り部１０の側面に形成してもよいし、梁部９の両
側面に設けてもよい。又、４本の梁部９のそれぞれに可
動範囲制限用バネ部２４を１つずつ設けたが、１本の梁
部９に対し複数個設けてもよいし、重り部１０に複数個
設けてもよい。 （第６実施例）次に、第６実施例を第５実施例との相違
点を中心に説明する。

【００６５】図２１，２２は本実施例のセンサを示し、
図２１は斜視図であり、図２２は図２１のＤ矢視方向か
らのセンサの断面図である。図２２に示すように、本実
施例の加速度センサはシリコン基板１の表面において可
動部７が保護キャップ２５にて覆われている。又、保護
キャップ２５は可動部７の上方に所定の間隔Ｌ４を隔て
て配置されている。より詳しくは、可動部７の周囲に配
置した接着剤２７によりシリコン板２６が接合されてい
る。この保護キャップ２５によりウェハからチップにダ
イシングカットする際に水流や水圧から可動部７が保護
されるとともに保護キャップ２５とシリコン基板１とを
気密封止することにより保護キャップ２５内を防湿する
ことができる。

【００６６】可動範囲制限用バネ部２８は、重り部１０
に設けられ、可動部７と同じ材質であり、片持ち梁状に
形成すると同時に、シリコン基板１側に反っている。
又、可動範囲制限用バネ部２９は、重り部１０に設けら
れ、可動部７と同じ材質であり、片持ち梁状に形成され
ることは可動範囲制限用バネ部２８と同じであるが、可
動範囲制限用バネ部２９は、保護キャップ２５側に反っ
ている。このように可動範囲制限用バネ部２８はシリコ
ン基板１側に反り、また可動範囲制限用バネ部２９は保
護キャップ２５側に反っているが、可動範囲制限用バネ
部２８，２９を互いに逆方向に反らせるために、第５実
施例で示した製造工程の図１９の第３工程で、可動範囲
制限用バネ部２８へのイオン注入と可動範囲制限用バネ
部２９へのイオン注入は異なる条件で行われる。異なる
イオン注入の条件は、例えば、イオン種をＡｓ，Ｐ，Ｂ
Ｆ₂ 等とし、加速電圧や注入量を制御することで達成さ
れる。

【００６７】このように、イオン注入の条件を異ならせ
ることで可動範囲制限用バネ部２８，２９を基板側およ
び保護キャップ側に反らせている。つまり、可動範囲制
限用バネ部２８を基板側に反るように応力分布を持た
せ、可動範囲制限用バネ部２９を保護キャップ２５側に
反るように応力分布を持たせている。

【００６８】又、可動範囲制限用バネ部２９は保護キャ
ップ２５に接近するように突出し、可動範囲制限用バネ
部２９の先端と保護キャップ２５との間のエアギャップ
（間隔）Ｌ５は、可動部７と保護キャップ２５との間の
エアギャップ（間隔）Ｌ４よりも小さくなっている。

【００６９】可動範囲制限用バネ部２９は可動部７に過
大な力が加わり保護キャップ２５に接触し変形した際に
その変形の復元力により可動部７の変位を規制する。よ
って、可動部７が衝撃を吸収する形で保護キャップ２５
に接近する方向への変位が規制され、可動部７が保護キ
ャップ２５と接触するのが防止でき、可動部７の破損が
回避される。 （第７実施例）次に、第７実施例を第６実施例との相違
点を中心に説明する。

【００７０】図２３に本実施例の断面図を示し、第６実
施例での図２２に対応するものであ。本実施例では、保
護キャップ２５側に反っている可動範囲制限用バネ部２
９の代わりに、可動部７側に反った梁構造の可動範囲制
限用バネ部５１を保護キャップ２５側に設けている。

【００７１】可動範囲制限用バネ部５０は、前述の可動
範囲制限用バネ部２８と同様に重り部１０に設けられ、
可動部７と同じ材質であり、片持ち梁状に形成すると同
時にシリコン基板１側に反っている。又、可動範囲制限
用バネ部５１は、保護キャップ２５に設けられ、可動部
７に接近するように突出し、可動範囲制限用バネ部５１
の先端と可動部７とのエアギャップＬ６は、可動部７と
保護キャップ２５の間のエアギャップＬ４より小さくな
っている。可動範囲制限用バネ部５１は可動部７に過大
な力が加わり可動部７に接触し変形した際にその変形の
復元力により可動部７の変位を規制する。よって、可動
部７が保護キャップ２５に接触するのが防止でき、可動
部７の破損が回避される。

【００７２】ここで、可動範囲制限用バネ部を構成する
材料について言及すると、薄膜が形成可能なもので膜厚
方向に応力分布があり、上面と下面とで内部応力が異な
るものが好ましい。上面と下面とで内部応力が異なるこ
とは反りやすいことを意味する。例えば、上記実施例で
示したポリシリコンの他に、アモルファスシリコンや窒
化シリコン、酸化シリコン、金属等の薄膜でもよい。

【００７３】この発明の他の態様として、半導体加速度
センサの他にも、半導体ヨーレートセンサ、振動センサ
等に具体化してもよい。

【００７４】

【発明の効果】以上詳述したように、請求項１，２に記
載の発明によれば、過大な力学量が作用した場合にもＭ
ＩＳＦＥＴ型トランジスタ特性の劣化を回避できる優れ
た効果を発揮する。

【００７５】請求項３に記載の発明によれば、請求項２
に記載の発明の効果に加え、可動部が保護キャップに接
近する方向への変位が規制され、梁構造をなす可動部の
破損を防止することができる。

【００７６】請求項４に記載の発明によれば、請求項２
に記載の発明の効果に加え、可動部が保護キャップに接
近する方向への変位が規制され、梁構造をなす可動部の
破損を防止することができる。

【００７７】請求項５に記載の発明によれば、請求項１
に記載の半導体力学量センサを容易に製造することがで
きる。請求項６に記載の発明によれば、請求項２に記載
の半導体力学量センサを容易に製造することができる。

【００７８】請求項７に記載の発明によれば、請求項２
に記載の半導体力学量センサを容易に製造することがで
きる。請求項８に記載の発明によれば、請求項７に記載
の発明の効果に加え、可動範囲制限部を所定の方向に容
易に反らせることができる。

【図面の簡単な説明】

【図１】第１実施例の半導体加速度センサの平面図。

【図２】図１のＡ−Ａ断面図。

【図３】図１のＢ−Ｂ断面図。

【図４】図１のＣ−Ｃ断面図。

【図５】第１実施例の半導体加速度センサの製造工程を
説明するための断面図。

【図６】第１実施例の半導体加速度センサの製造工程を
説明するための断面図。

【図７】第１実施例の半導体加速度センサの製造工程を
説明するための断面図。

【図８】第１実施例の半導体加速度センサの製造工程を
説明するための断面図。

【図９】第２実施例の半導体加速度センサの断面図。

【図１０】第２実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図１１】第２実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図１２】第２実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図１３】第２実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図１４】第３実施例の半導体加速度センサの断面図。

【図１５】第４実施例の半導体加速度センサの断面図。

【図１６】第５実施例の半導体加速度センサの斜視図。

【図１７】第５実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図１８】第５実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図１９】第５実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図２０】第５実施例の半導体加速度センサの製造工程
を説明するための断面図。

【図２１】第６実施例の半導体加速度センサの斜視図。

【図２２】第６実施例の半導体加速度センサの断面図。

【図２３】第７実施例の半導体加速度センサの断面図。

【図２４】従来のＭＩＳＦＥＴ型半導体加速度センサの
平面図。

【図２５】図２４のＦ−Ｆ断面図。

【符号の説明】

１…シリコン基板、２…シリコン酸化膜、３…ＬＯＣＯ
Ｓ酸化膜、４…シリコン窒化膜、５…第１の犠牲層とし
てのシリコン酸化膜、６…可動部形成用薄膜としてのポ
リシリコン薄膜、７…可動部、１１，１２…可動ゲート
電極部、１４，１５，１６，１７…ソース・ドレイン部
としての固定電極、１９，２１，２２，２３，２４，２
８，２９…可動範囲制限部としての可動範囲制限用バネ
部、２５…保護キャップ、５０…可動範囲制限部として
の可動範囲制限用バネ部、５１…可動範囲制限部として
の可動範囲制限用バネ部、６０…第２の犠牲層としての
シリコン酸化膜、６１…可動部形成用薄膜としてのポリ
シリコン薄膜、６２…第１の犠牲層としてのシリコン酸
化膜、６３…可動範囲制限部形成用薄膜としてのポリシ
リコン薄膜、６４…第２の犠牲層としてのシリコン酸化
膜、６５…可動部形成用薄膜としてのポリシリコン薄
膜、６６…犠牲層としてのシリコン酸化膜、６７…ポリ
シリコン薄膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 裕治 愛知県刈谷市昭和町１丁目１番地 日本電 装 株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の上方に所定の間隔を隔てて配置され、
   その一部に可動ゲート電極部を有し、力学量の作用に伴
   って変位する梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
   れ、前記力学量の作用による前記可動ゲート電極部との
   相対的位置の変化により、流れる電流が変化するソース
   ・ドレイン部と、 前記半導体基板側から前記可動部に接近するように突出
   し、前記半導体基板と前記可動ゲート電極部との間の間
   隔よりも狭い間隔を形成し、前記可動部に過大な力が加
   わり前記可動部が接触し変形した際にその変形の復元力
   により前記可動部の変位を規制する梁構造の可動範囲制
   限部とを備えたことを特徴とする半導体力学量センサ。
2. 【請求項２】 半導体基板と、 前記半導体基板の上方に所定の間隔を隔てて配置され、
   その一部に可動ゲート電極部を有し、力学量の作用に伴
   って変位する梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
   れ、前記力学量の作用による前記可動ゲート電極部との
   相対的位置の変化により、流れる電流が変化するソース
   ・ドレイン部と、 前記可動部側から前記半導体基板に接近するように突出
   し、前記半導体基板と前記可動ゲート電極部との間の間
   隔よりも狭い間隔を形成し、前記可動部に過大な力が加
   わり前記半導体基板が接触し変形した際にその変形の復
   元力により前記可動部の変位を規制する梁構造の可動範
   囲制限部とを備えたことを特徴とする半導体力学量セン
   サ。
3. 【請求項３】 前記半導体基板の表面において前記可動
   部を覆い、かつ、前記可動部の上方に所定の間隔を隔て
   て配置された保護キャップと、 前記可動部側から前記保護キャップに接近するように突
   出し、前記可動部と前記保護キャップとの間の間隔より
   も狭い間隔を形成し、前記可動部に過大な力が加わり前
   記保護キャップが接触し変形した際にその変形の復元力
   により前記可動部の変位を規制する梁構造の可動範囲制
   限部とを備えたことを特徴とする請求項２に記載の半導
   体力学量センサ。
4. 【請求項４】 前記半導体基板の表面において前記可動
   部を覆い、かつ、前記可動部の上方に所定の間隔を隔て
   て配置された保護キャップと、 前記保護キャップ側から前記可動部に接近するように突
   出し、前記可動部と前記保護キャップとの間の間隔より
   も狭い間隔を形成し、前記可動部に過大な力が加わり前
   記可動部に接触し変形した際にその変形の復元力により
   前記可動部の変位を規制する梁構造の可動範囲制限部と
   を備えた請求項２に記載の半導体力学量センサ。
5. 【請求項５】 半導体基板と、 前記半導体基板の上方に所定の間隔を隔てて配置され、
   その一部に可動ゲート電極部を有し、力学量の作用に伴
   って変位する梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
   れ、前記力学量の作用による前記可動ゲート電極部との
   相対的位置の変化により、流れる電流が変化するソース
   ・ドレイン部とを備えた半導体力学量センサの製造方法
   であって、 半導体基板の主表面に第１の犠牲層を形成する第１工程
   と、 前記第１の犠牲層上に可動範囲制限部形成用薄膜を形成
   する第２工程と、 前記可動範囲制限部形成用薄膜の上に第２の犠牲層を形
   成する第３工程と、 前記第２の犠牲層上に可動部形成用薄膜を形成する第４
   工程と、 前記可動部形成用薄膜の下の前記第２の犠牲層をエッチ
   ング除去して梁構造の可動部を形成するとともに、前記
   可動範囲制限部形成用薄膜の下の前記第１の犠牲層に対
   し固定端となる一部領域を残してエッチング除去して可
   動部側に延びる梁構造の可動範囲制限部を形成する第５
   工程とを備えた半導体力学量センサの製造方法。
6. 【請求項６】 半導体基板と、 前記半導体基板の上方に所定の間隔を隔てて配置され、
   その一部に可動ゲート電極部を有し、力学量の作用に伴
   って変位する梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
   れ、前記力学量の作用による前記可動ゲート電極部との
   相対的位置の変化により、流れる電流が変化するソース
   ・ドレイン部とを備えた半導体力学量センサの製造方法
   であって、 半導体基板の主表面に第１の犠牲層を形成する第１工程
   と、 前記第１の犠牲層上に可動範囲制限部形成用薄膜を形成
   する第２工程と、 前記可動範囲制限部形成用薄膜の上に第２の犠牲層を形
   成する第３工程と、 前記第２の犠牲層上に可動部形成用薄膜を形成する第４
   工程と、 前記第１の犠牲層をエッチング除去して梁構造の可動部
   を形成するとともに、前記可動範囲制限部形成用薄膜と
   可動部形成用薄膜との間の第２の犠牲層に対し固定端と
   なる一部領域を残してエッチング除去して基板側に延び
   る梁構造の可動範囲制限部を形成する第５工程とを備え
   た半導体力学量センサの製造方法。
7. 【請求項７】 半導体基板と、 前記半導体基板の上方に所定の間隔を隔てて配置され、
   その一部に可動ゲート電極部を有し、力学量の作用に伴
   って変位する梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
   れ、前記力学量の作用による前記可動ゲート電極部との
   相対的位置の変化により、流れる電流が変化するソース
   ・ドレイン部とを備えた半導体力学量センサの製造方法
   であって、 半導体基板の主表面に犠牲層を形成する第１工程と、 前記犠牲層上に、可動部形成用および可動範囲制限部形
   成用の薄膜を形成する第２工程と、 前記薄膜における可動範囲制限部形成領域にイオン注入
   または金属膜の成膜を行う第３工程と、 前記薄膜の下の前記犠牲層をエッチング除去して梁構造
   の可動部および基板側に延びる梁構造の可動範囲制限部
   を形成する第４工程とを備えた半導体力学量センサの製
   造方法。
8. 【請求項８】 前記イオン注入の条件を異ならせること
   で前記各可動範囲制限部を基板側および保護キャップ側
   に反らせるようにした請求項７に記載の半導体力学量セ
   ンサの製造方法。