JPH09172326A

JPH09172326A - ミキサ装置

Info

Publication number: JPH09172326A
Application number: JP27651996A
Authority: JP
Inventors: Mitsuo Ariga; 光夫有家; Hiroaki Tanaka; 裕明田中
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1995-10-18
Filing date: 1996-10-18
Publication date: 1997-06-30
Anticipated expiration: 2016-10-18
Also published as: JP3191698B2

Abstract

(57)【要約】【課題】チョーク用のインダクタおよび大容量のコン
デンサを不要とすることにより、小型化および製造コス
トの低減が実現されるミキサ装置を提供する。【構成】ミキサ装置としてのミキサ１はＦＥＴＱを含
む。ＦＥＴＱのゲートＧは、第１のカップリング用コン
デンサＣ１を介して信号入力端子ＩＮに接続されるとと
もに、抵抗Ｒ１を介してバイアス電圧Ｖｇに接続され
る。また、ソースＳはバイパス用コンデンサＣ２を介し
て接地されるとともに、電源端子Ｔｖｃｃに接続され
る。ドレインＤは、第２のカップリング用コンデンサＣ
３を介して信号出力端子ＯＵＴに接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種変調器、復調
器、検波器、乗算器、周波数変換器等に用いられるミキ
サ装置に関し、とくにディジタル変調器に使用されるミ
キサに関する。

【０００２】

【従来の技術】従来のミキサ装置の構成を、変調器に用
いられる場合を例に取り、図４を用いて説明する。

【０００３】図４に示す変調器は、信号入力端子Ｉ１０
０、Ｉ２００、Ｉ３００と、信号出力端子Ｏ１００、Ｏ
２００と、直流電源Ｅと、チョーク抵抗Ｒ１００、Ｒ２
００と、ミキサ装置１００と、差動増幅器２００と、定
電流回路３００とを備えてなる。

【０００４】このうち、ミキサ装置１００は、ＦＥＴＱ
１００、Ｑ２００、Ｑ３００、およびＱ４００を含むバ
ランスドミキサからなる。また、差動増幅器２００は、
ＦＥＴＱ５００、Ｑ６００とコンデンサＣ１００とを含
む。定電流回路３００は、ＦＥＴＱ７００とバイアス抵
抗Ｒ３００とを含む。これらミキサ装置１００、差動増
幅器２００、および定電流回路３００は直列に接続され
ており、チョーク抵抗Ｒ１００、Ｒ２００を介して直流
電源Ｅにより給電される。

【０００５】ここで、信号入力端子Ｉ１００には、変調
信号Ｓｓが入力され、信号入力端子Ｉ２００には、変調
信号Ｓｓより周波数の高い第１のローカル信号Ｓｃ１が
入力される。また、信号入力端子Ｉ３００には、第１の
ローカル信号Ｓｃ１と位相が１８０゜度異なる第２のロ
ーカル信号Ｓｃ２が入力される。

【０００６】このうち、変調信号Ｓｓは、信号入力端子
Ｉ１００を介して差動増幅器２００のＦＥＴＱ５００の
ゲートＧに入力され、ＦＥＴＱ５００、Ｑ６００の各ド
レインＤから、互いに振幅が等しく位相が１８０゜度異
なる被変調信号Ｓｓ１、Ｓｓ２がそれぞれ出力され、さ
らに、被変調信号Ｓｓ１、Ｓｓ２は、ＦＥＴＱ１００、
Ｑ２００の各ソースＳ、およびＦＥＴＱ３００、Ｑ４０
０の各ソースＳに与えられる。一方、第１のローカル信
号Ｓｃ１は、ＦＥＴＱ１００、Ｑ３００の各ゲートＧに
与えられ、第２のローカル信号Ｓｃ２は、ＦＥＴＱ２０
０、Ｑ４００の各ゲートＧに与えられる。

【０００７】そして、ＦＥＴＱ１００のドレインＤか
ら、第１のローカル信号Ｓｃ１と被変調信号Ｓｓ１とが
混合されてなる信号が出力され、ＦＥＴＱ２００のドレ
インから、第２のローカル信号Ｓｃ２と第１の被変調信
号Ｓｓ１とが混合されてなる信号が出力される。また、
ＦＥＴＱ３００のドレインから、第１のローカル信号Ｓ
ｃ１と被変調信号Ｓｓ２とが混合されてなる信号が出力
され、ＦＥＴＱ４００のドレインから、第２のローカル
信号Ｓｃ２と被変調信号Ｓｓ２とが混合されてなる信号
が出力される。さらに、これら混合されてなる信号が合
成され、信号出力端子Ｏ１００、Ｏ２００から、互いに
平衡な被変調信号Ｓｓ３、Ｓｓ４が出力される。

【０００８】しかしながら、ミキサ装置１００において
は、電子部品一般に求められている低電圧動作および低
消費電力が実現できないという問題点があった。すなわ
ち、ミキサ装置１００は、差動増幅器２００および定電
流回路３００に直列に接続されており、ミキサ装置１０
０を動作させるためには、ミキサ装置１００のＦＥＴＱ
１００乃至Ｑ７００の動作電圧に加えて、バイアス抵抗
Ｒ３００およびチョーク抵抗Ｒ１００、２００に電流が
流れることにより発生する電圧降下を補填できるだけの
電圧を直流電源Ｅに備える必要があるため、低電圧動作
に対応できない。また、ミキサ装置１００を動作させる
には電流を必要とするため、低消費電力に対応できな
い。

【０００９】そこで、本発明者は、このような問題点を
解決し、低電圧動作が可能で、電力を消費しないミキサ
装置を発明し、特願平７−１８９２２４号において開示
した。このミキサ装置の構成を、変調器に用にられる場
合を例に取り、図５を用いて説明する。

【００１０】図５に示す変調器は、信号入力端子Ｉ１、
Ｉ２、Ｉ３と、信号出力端子Ｏ１、Ｏ２と、ミキサ装置
１１と、差動増幅器および定電流回路からなる差動増幅
部Ｐと、直流電源Ｅとを含む。

【００１１】ここで、ミキサ装置１１は、ＦＥＴＱ１
１、Ｑ１２、Ｑ１３、Ｑ１４と、コンデンサＣ１１、Ｃ
１２、Ｃ１３、Ｃ１４、Ｃ１５と、インダクタＬ１１、
Ｌ１２、Ｌ１３、Ｌ１２とを含むバランスドミキサから
なるものである。このうち、コンデンサＣ１５は、ＦＥ
ＴＱ１１乃至Ｑ１４の各ソースＳと接地との間に設けら
れており、これらＦＥＴの各ソースＳを直流的に浮か
し、交流的に接地する容量値を有するものである。ま
た、インダクタＬ１１乃至Ｌ１４はチョーク用のインダ
クタである。そして、ミキサ装置１１は差動増幅部Ｐに
並列に接続されるとともに、直流電源に接続される。

【００１２】このように構成される変調器においては、
信号入力端子Ｉ１を介して変調信号Ｓｓが入力され、差
動増幅部Ｐから、互いに振幅が等しく位相の異なる２つ
の被変調信号Ｓｓ１、Ｓｓ２が出力される。被変調信号
Ｓｓ１、Ｓｓ２は、インダクタＬ１１乃至Ｌ１４を介し
て、ＦＥＴＱ１１、Ｑ１４の各ドレインＤにそれぞれ与
えられる。また、信号入力端子Ｉ２、Ｉ３を介して第
１、第２のローカル信号Ｓｃ１、Ｓｃ２が入力され、Ｆ
ＥＴＱ１１乃至Ｑ１４において、ローカル信号Ｓｃ１、
Ｓｃ２と、被変調信号Ｓｓ１、Ｓｓ２とが混合される。
こうして混合された被変調信号は、ＦＥＴＱ１１乃至Ｑ
１４から出力される。このとき、インダクタＬ１１乃至
Ｌ１４により、被変調信号Ｓｓ１、Ｓｓ２が変調信号Ｓ
ｓの方へ流出することが防止され、これら信号同士の相
殺が回避されている。そして、ＦＥＴＱ１１乃至Ｑ１４
から出力された被変調信号は、コンデンサＣ１１乃至Ｃ
１４により合成され、信号出力端子Ｏ１、Ｏ２から、互
いに平衡な被変調信号Ｓ０１、Ｓ０２が出力される。

【００１３】ここで、ミキサ装置１１においては、ＦＥ
ＴＱ１１乃至Ｑ１４を動作させるためには、これらＦＥ
Ｔの各ゲートＧに対して、各ドレインＤおよび各ソース
Ｓを正に確保できる低電圧を直流電源Ｅから給電できれ
ばよく、低電圧動作が可能である。

【００１４】また、ミキサ装置１１においては、直流電
源Ｅから給電されると、コンデンサＣ１５によりＦＥＴ
Ｑ１１乃至Ｑ１４の各ソースＳが直流的にオープンにさ
れているため、これらのＦＥＴの各ドレインＤおよび各
ソースＳがそれぞれ同電位となるとともに、これらのＦ
ＥＴに直流電流が流れることがない。したがって、ＦＥ
ＴＱ１１乃至Ｑ１４の消費電力がゼロとなる。

【００１５】

【発明が解決しようとする課題】ところが、ミキサ装置
１１においては、複数のチョーク用のインダクタＬ１１
乃至Ｌ１４が必要であるため、ミキサ装置をＩＣ（集積
回路）として構成する場合にＩＣのチップ面積が大きく
なり、電子部品一般に求められる小型化が困難である。
また、低い周波数の変調信号Ｓｓを接地に落とすため
に、コンデンサＣ１５の容量を大きくしなければなら
ず、製造コストがかさむこととなる。

【００１６】そこで、本発明においては、チョーク用の
インダクタおよび大容量のコンデンサを不要とすること
により、小型化および製造コストの低減が実現されるミ
キサ装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明にかかるミキサ装置においては、ミキサと、
バイアス電圧と、信号入力端子と、信号出力端子と、電
源端子とを備えるミキサ装置であって、前記ミキサは、
ＦＥＴ、バイパス用コンデンサ、第１のカップリング用
コンデンサ、および第２のカップリング用コンデンサを
含んでなり、前記ＦＥＴのゲートが、前記バイアス電圧
に接続されるとともに前記第１のカップリング用コンデ
ンサを介して前記信号入力端子に接続され、前記ＦＥＴ
のソースが、前記バイパス用コンデンサを介して接地さ
れるとともに前記電源端子に接続され、前記ＦＥＴのド
レインが、前記第２のカップリング用コンデンサを介し
て前記信号出力端子に接続されており、変調信号が前記
電源端子から直流電圧に重疂して入力され、ローカル信
号が前記信号入力端子に入力され、被変調信号が前記信
号出力端子から出力されることを特徴とする。

【００１８】また、前記ミキサを２つ備え、該２つのミ
キサのドレインが互いに接続されてバランス構成されて
なり、該２つのミキサの合成被変調信号が出力されるこ
とを特徴とする。

【００１９】また、ミキサと、バイアス電圧と、信号入
力端子と、信号出力端子と、電源端子とを備えるミキサ
装置であって、前記ミキサは、ＦＥＴ、バイパス用コン
デンサ、第１のカップリング用コンデンサ、および第２
のカップリング用コンデンサを含んでなり、前記ＦＥＴ
のゲートが、前記バイアス電圧に接続されるとともに前
記第１のカップリング用コンデンサを介して前記信号入
力端子に接続され、前記ＦＥＴのソースが、前記第２の
カップリング用コンデンサを介して前記信号出力端子に
接続されており、前記ＦＥＴのドレインが前記バイパス
用コンデンサを介して接地されるとともに前記電源端子
に接続されており、変調信号が前記電源端子から直流電
圧に重疂して入力され、ローカル信号が前記信号入力端
子に入力され、被変調信号が前記信号出力端子から出力
されることを特徴とする。

【００２０】また、前記ミキサを２つ備え、該２つのミ
キサのソースが互いに接続されてバランス構成されてな
り、該２つのミキサの合成被変調信号が出力されること
を特徴とする。

【００２１】本発明にかかるミキサ装置によれば、ＦＥ
Ｔのドレインまたはソースが、変調信号の入力と被変調
信号の出力とに共用されないため、被変調信号が変調信
号の方へ流出する恐れがない。したがって、このような
被変調信号の流出を防止するためのインダクタが必要と
なり、小型化が実現される。

【００２２】また、変調信号がＦＥＴのソースから入力
されるため、大容量のコンデンサが不要となり、製造コ
ストが低減される。

【００２３】さらに、ＦＥＴのドレイン−ソース間に直
流の経路がないことから、直流電流が流れず、電力の消
費がゼロとなる。

【００２４】

【発明の実施の形態】本発明の第１の実施例にかかるミ
キサ装置の構成を図面を用いて説明する。

【００２５】本実施例のミキサ装置は、図１に示すミキ
サ１を備えてなる。ミキサ１を構成するＦＥＴＱのゲー
トＧは、第１のカップリング用コンデンサＣ１を介して
信号入力端子ＩＮに接続されるとともに、抵抗Ｒ１を介
してバイアス電圧Ｖｇに接続される。また、ソースＳは
バイパス用コンデンサＣ２を介して接地されるととも
に、電源端子Ｔｖｃｃに接続される。ドレインＤは、第
２のカップリング用コンデンサＣ３を介して信号出力端
子ＯＵＴに接続される。

【００２６】次に、このように構成されるミキサ装置が
どのように動作するかを説明する。まず、ＦＥＴＱの電
源端子Ｔｖｃｃに、この電源端子Ｔｖｃｃの直流電圧Ｖ
ｃｃに重畳して変調信号ｆｍが入力され、信号入力端子
ＩＮからローカル信号ｆｃがバイアス電圧Ｖｇに重畳し
て入力される。そして、変調された被変調信号（ｆｃ±
ｆｍ）が信号出力端子ＯＵＴから出力される。ここで、
バイパス用コンデンサＣ２は、ローカル信号ｆｃに対し
てローインピーダンス、変調信号ｆｍに対してハイイン
ピーダンスとなるようにキャパシタンスの値が設定され
る。

【００２７】本実施例にかかるミキサ装置によれば、Ｆ
ＥＴＱのドレインＤまたはソースＳが、変調信号の入力
と被変調信号の出力とに共用されないため、被変調信号
（ｆｃ±ｆｍ）が変調信号ｆｍの方へ流出する恐れがな
い。したがって、このような被変調信号（ｆｃ±ｆｍ）
の流出を防止するためのインダクタが必要となる。その
結果、とくに、ミキサ装置を集積回路（ＩＣ）として構
成する場合、チップ面積が小さくなり、小型化が実現さ
れる。

【００２８】また、変調信号ｆｍがＦＥＴＱのソースＳ
から入力されるため、大容量のコンデンサが不要とな
り、製造コストが低減される。

【００２９】また、バイパス用コンデンサＣ２および第
２のカップリング用コンデンサＣ３により直流の通路が
遮断されているため、ＦＥＴＱのドレインＤ−ソースＳ
間に直流電流が流れず、電力の消費がゼロとなる。

【００３０】なお、図１の回路において、ＦＥＴＱのソ
ースＳとドレインＤとを入れ替えてもよい。すなわち、
ソースＳが、第２のカップリング用コンデンサＣ３を介
して信号出力端子ＯＵＴに接続され、ドレインＤが、バ
イパス用コンデンサＣ２を介してグランドに接続される
とともに、電源端子Ｔｖｃｃに接続される構成となって
いても、上記実施例と同様の効果が得られる。

【００３１】次に、本発明の第２の実施例にかかるミキ
サ装置の構成を図面を用いて説明する。

【００３２】本実施例のミキサ装置は、図２に示すバラ
ンスドミキサ２を備えてなる。バランスドミキサ２は、
図１に示すミキサ１と同様の構成を有する第１のミキサ
３および第２のミキサ４がバランス構成されてなるもの
である。ここで、第１のミキサ３を構成する第１のＦＥ
ＴＱ１のドレインＤと、第２のミキサ４を構成する第２
のＦＥＴＱ２のドレインＤとは互いに接続され、第２の
カップリング用コンデンサＣ３およびバイアス電圧Ｖｇ
が第１、第２のミキサ３、４で共用のものとされてい
る。

【００３３】次に、このように構成されるミキサ装置が
どのように動作するかを説明する。まず、第１のＦＥＴ
Ｑ１の電源端子Ｔｖｃｃに、この電源端子Ｔｖｃｃの直
流電圧ＶＣＣに重疂して変調信号（０゜）が印加され
る。また、同様に、第２のＦＥＴＱ２の直流電圧ＶＣＣ
に重疂して変調信号（１８０゜）が印加される。

【００３４】また、第１のＦＥＴＱ１の信号入力端子Ｉ
Ｎに、バイアス電圧Ｖｇに重畳してローカル信号（０
゜）が印加される。さらに、同様に、第２のＦＥＴＱ２
の信号入力端子ＩＮに、バイアス電圧Ｖｇに重畳してロ
ーカル信号（１８０゜）が印加される。

【００３５】そして、第１のＦＥＴＱ１において変調さ
れた信号と、第２のＦＥＴＱ２において変調された信号
とが合成されてなる被変調信号（ｆｃ±ｆｍ）が信号出
力端子ＯＵＴから出力される。

【００３６】この場合、第１、第２のＦＥＴＱ１、ＦＥ
ＴＱ２の各ソースＳにそれぞれ接続されているバイパス
用コンデンサＣ２１、Ｃ２２は、ローカル信号ｆｃに対
してローインピーダンス、変調信号ｆｍに対してハイイ
ンピーダンスとなるようにキャパシタンスの値が設定さ
れる。また、第１、第２のＦＥＴＱ１、ＦＥＴＱ２の各
ドレインＤに接続されている第２のカップリング用コン
デンサＣ３は、被変調信号（ｆｃ±ｆｍ）に対してロー
インピーダンス、変調信号ｆｍに対してハイインピーダ
ンスとなるようにキャパシタンスの値が設定される。

【００３７】本実施例にかかるミキサ装置によれば、第
１、第２のＦＥＴＱ１、Ｑ２の各ドレインＤまたは各ソ
ースＳが、変調信号ｆｍの入力と被変調信号（ｆｃ±ｆ
ｍ）の出力とに共用されないため、被変調信号（ｆｃ±
ｆｍ）が変調信号ｆｍの方へ流出する恐れがない。した
がって、このような被変調信号（ｆｃ±ｆｍ）の流出を
防止するためのインダクタが不要となる。その結果、と
くに、ミキサ装置を集積回路（ＩＣ）として構成する場
合、チップ面積が小さくなり、小型化が実現される。

【００３８】また、変調信号ｆｍがＦＥＴＱ１、ＦＥＴ
Ｑ２の各ソースＳから入力されるため、大容量のコンデ
ンサが不要となり、製造コストが低減される。

【００３９】また、バイパス用コンデンサＣ２および第
２のカップリング用コンデンサＣ３により直流の通路が
遮断されているため、ＦＥＴＱ１、ＦＥＴＱ２のドレイ
ンＤ−ソースＳ間に直流電流が流れず、電力の消費がゼ
ロとなる。

【００４０】また、本実施例にかかるミキサ装置によれ
ば、回路素子の一部を２つのミキサで共用させて、バラ
ンスドミキサを構成しているため、ミキサのディスクリ
ート部品を２つ組み合わせてバランスドミキサを構成し
た場合に比べて小型となり、とくに、ミキサ装置を集積
回路（ＩＣ）として構成する場合、チップ面積が小さく
なり、小型化が実現される。

【００４１】また、本実施例にかかるミキサ装置はバラ
ンスドミキサからなるため、バランスドミキサに関して
一般に知られているように、被変調信号を（ｎ・ｆｃ±
ｍ・ｆｍ）とし、ｎ、ｍをそれぞれ正の整数とした場
合、（ｎ＋ｍ）が奇数となる周波数成分が低減されるこ
ととなる。

【００４２】次に、本実施例にかかるミキサ装置の周波
数に対する出力特性についての実験結果を示す。

【００４３】本実験は下表１に示す条件にて行われ、図
３に示すように、所望の被変調信号（ｆｃ±ｆｍ）と不
要波のうち最高レベルのもの（ｆｃ±ｆｍ）との差が３
５ｄＢ以上となり、良好な特性が得られた。

【００４４】

【表１】

【００４５】なお、図２に示す回路において、第１、第
２のＦＥＴＱ１、ＦＥＴＱ２において、それぞれドレイ
ンＤとソースＳとを入れ替えてもよい。すなわち、第
１、第２のＦＥＴＱ１、ＦＥＴＱ２のソースＳ、Ｓが互
いに接続され、これらソースＳ、Ｓが、カップリング用
のコンデンサＣ３を介して信号出力端子ＯＵＴに接続さ
れ、ドレインＤが、バイパス用のコンデンサＣ２を介し
て接地されるとともに、電源端子Ｔｖｃｃに接続される
構成であっても、上記実施例と同様の効果が得られる。

【００４６】

【発明の効果】本発明にかかるミキサ装置によれば、Ｆ
ＥＴのドレインまたはソースが、変調信号の入力と被変
調信号の出力とに共用されないため、被変調信号が変調
信号の方へ流出する恐れがなく、このような被変調信号
を防ぐためのチョーク用のインダクタが不要となる。し
たがって、とくに、ミキサ装置を集積回路（ＩＣ）とし
て構成する場合、チップ面積が小さくなり、低コストか
つ小型のミキサ装置が実現される。

【００４７】また、本発明にかかるミキサ装置によれ
ば、変調信号がＦＥＴのソースから入力されるため、大
容量のコンデンサが不要となり、小型化および製造コス
トの低減が実現される。

【００４８】また、本発明にかかるミキサ装置によれ
ば、ＦＥＴのドレインおよびソースの直流の通路がコン
デンサにより遮断されているため、ドレイン−ソース間
に直流電流が流れず、電力の消費がゼロとなる。

【００４９】また、本発明にかかるミキサ装置がバラン
スドミキサからなる場合、回路素子の一部を２つのミキ
サで共用させると、ミキサのディスクリート部品を２つ
組み合わせてバランスドミキサとした場合に比べて小型
となり、とくに、ミキサ装置を集積回路（ＩＣ）として
構成する場合、チップ面積が小さくなり、小型化が実現
される。

【図面の簡単な説明】

【図１】本発明の第１の実施例にかかるミキサ装置を示
す回路図である。

【図２】本発明の第２の実施例にかかるミキサ装置を示
す回路図である。

【図３】図２のミキサ装置における周波数に対する出力
特性を示す出力特性図である。

【図４】従来のミキサ装置を示す回路図である。

【図５】従来の他のミキサ装置を示す回路図である。

【符号の説明】

１、３、４ミキサ２バランスドミキサＣ１、Ｃ２１、ｃ２２、Ｃ３コンデンサＩＮ入力端子ＯＵＴ信号出力端子Ｔｖｃｃ電源端子Ｖｇバイアス電圧ｆｃローカル信号ｆｍ変調信号ｆｃ±ｆｍ被変調信号

Claims

【特許請求の範囲】

【請求項１】ミキサと、バイアス電圧と、信号入力端
子と、信号出力端子と、電源端子とを備えるミキサ装置
であって、前記ミキサは、ＦＥＴ、バイパス用コンデンサ、第１の
カップリング用コンデンサ、および第２のカップリング
用コンデンサを含んでなり、前記ＦＥＴのゲートが、前記バイアス電圧に接続される
とともに前記第１のカップリング用コンデンサを介して
前記信号入力端子に接続され、前記ＦＥＴのソースが、
前記バイパス用コンデンサを介して接地されるとともに
前記電源端子に接続され、前記ＦＥＴのドレインが、前
記第２のカップリング用コンデンサを介して前記信号出
力端子に接続されており、変調信号が前記電源端子から直流電圧に重疂して入力さ
れ、ローカル信号が前記信号入力端子に入力され、被変
調信号が前記信号出力端子から出力されることを特徴と
するミキサ装置。
【請求項２】前記ミキサを２つ備え、該２つのミキサ
のドレインが互いに接続されてバランス構成されてな
り、該２つのミキサの合成被変調信号が出力されること
を特徴とする請求項１に記載のミキサ装置。
【請求項３】ミキサと、バイアス電圧と、信号入力端
子と、信号出力端子と、電源端子とを備えるミキサ装置
であって、前記ミキサは、ＦＥＴ、バイパス用コンデンサ、第１の
カップリング用コンデンサ、および第２のカップリング
用コンデンサを含んでなり、前記ＦＥＴのゲートが、前記バイアス電圧に接続される
とともに前記第１のカップリング用コンデンサを介して
前記信号入力端子に接続され、前記ＦＥＴのソースが、
前記第２のカップリング用コンデンサを介して前記信号
出力端子に接続されており、前記ＦＥＴのドレインが前
記バイパス用コンデンサを介して接地されるとともに前
記電源端子に接続されており、変調信号が前記電源端子から直流電圧に重疂して入力さ
れ、ローカル信号が前記信号入力端子に入力され、被変
調信号が前記信号出力端子から出力されることを特徴と
するミキサ装置。
【請求項４】前記ミキサを２つ備え、該２つのミキサ
のソースが互いに接続されてバランス構成されてなり、
該２つのミキサの合成被変調信号が出力されることを特
徴とする請求項３に記載のミキサ装置。