JPH09172257A - Manufacture of multilayer printed-wiring board - Google Patents

Manufacture of multilayer printed-wiring board

Info

Publication number
JPH09172257A
JPH09172257A JP7336825A JP33682595A JPH09172257A JP H09172257 A JPH09172257 A JP H09172257A JP 7336825 A JP7336825 A JP 7336825A JP 33682595 A JP33682595 A JP 33682595A JP H09172257 A JPH09172257 A JP H09172257A
Authority
JP
Japan
Prior art keywords
film
hole
plating
wiring board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7336825A
Other languages
Japanese (ja)
Inventor
Kazunobu Morioka
一信 盛岡
Daisuke Kanetani
大介 金谷
Naohito Fukuya
直仁 福家
Katsuaki Arai
克明 新井
Masaharu Ishikawa
正治 石川
Junji Kaneko
醇治 兼子
Toru Higuchi
徹 樋口
Yuuki Tamiya
祐記 田宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7336825A priority Critical patent/JPH09172257A/en
Publication of JPH09172257A publication Critical patent/JPH09172257A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a multilayer printed-wiring board, which laminates boards to form each gold film on conductor circuits in an electronic component housing hole, can prevent the generation of an abnormal precipitation of plated metal films at the time when an electrolytic plating is applied to through holes, thus decreasing the occurrence of an improper short circuit. SOLUTION: A multilayer printed-wiring board is manufactured in such a way that the processes ranging from the following process (1) to the process (5) are provided. (1) Trough holes 3 are formed in a multilayer board 15 formed with the through holes 3 in such a way that they are exposed through the multilayer board 15 to cover an electronic component housing hole 2 with film bodies, such as dry film bodies 8. (2) plated catalysts 6 are respectively given to the holes 3 using a plating pretreating liquid, then, a plating is applied to the holes 3 to form metal films 9. (3) Metal film pieces 11 precipitated on the film bodies 8 are removed. (4) The remaining film bodies 8 are removed. (5) Gold films are respectively formed on conductor circuits 4 in the hole 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップ等の
電子部品を搭載するための、ピングリッドアレイ(PG
A)、ボールグリッドアレイ(BGA)、チップキャリ
ア等の電子部品搭載用装置に使用される多層プリント配
線板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pin grid array (PG) for mounting electronic parts such as semiconductor chips.
A), a method of manufacturing a multilayer printed wiring board used for a device for mounting electronic components such as a ball grid array (BGA) and a chip carrier.

【0002】[0002]

【従来の技術】近年、半導体チップやチップ部品等の電
子部品は軽薄短小化が進んでいる。それに伴い電子部品
を搭載するための多層プリント配線板も高密度化されて
きている。また、半導体チップを搭載する基板としては
従来セラミック素材のものが用いられていたが、セラミ
ック素材のものは高価であることから、高密度化が可能
で低価格を実現できる有機系基板を使用した多層プリン
ト配線板が用いられるようになってきた。なお、半導体
チップを搭載する基板では、半導体チップを収納するた
めの収納穴と、搭載する半導体チップとの接合、あるい
は結線(ボンディング)のために表面に金皮膜を有する
導体回路とを備えるのが一般的である。
2. Description of the Related Art In recent years, electronic parts such as semiconductor chips and chip parts have been reduced in size and weight. Along with this, the density of multilayer printed wiring boards for mounting electronic components has been increasing. Conventionally, ceramic substrates were used as substrates on which semiconductor chips were mounted.However, ceramic substrates were expensive, so organic substrates that could be densified and realized at low prices were used. Multilayer printed wiring boards have been used. In addition, the substrate on which the semiconductor chip is mounted is provided with a storage hole for storing the semiconductor chip and a conductor circuit having a gold film on the surface for bonding or connecting (bonding) with the mounted semiconductor chip. General.

【0003】従来の、半導体チップを搭載するための多
層プリント配線板の製造方法としては、例えば特開平5
−343849号に示されるものがある。この方法は、
図5に示すように導体回路4を形成した複数枚の有機系
基板1を、導体回路が露出している凹状の電子部品収納
穴2を所定の位置に形成しながら、接着材料7を介して
積層し〔図5(a)〕、次いで接着して(一体化して)
多層板15とした後、スルーホール3を形成し〔図5
(b)〕、次いで多層板15の表面、電子部品収納穴2
及びスルーホール3にめっき触媒6を施し〔図5
(c)〕、次いで多層板15の表面全体にドライフィル
ム8を貼着し、ドライフィルム8を露光すると共にスル
ーホール3に対面する部分のドライフィルム8を現像除
去し、他の部分はドライフィルム8を残しておき〔図5
(d)〕、次いでスルーホール3内にめっきを施して金
属皮膜9を形成し、次いでドライフィルム8を除去し、
次いで多層板15の表面や電子部品収納穴2に残存する
めっき触媒6をソフトエッチングにより除去して〔図5
(e)〕多層プリント配線板を製造する方法である。
A conventional method for manufacturing a multilayer printed wiring board for mounting a semiconductor chip is, for example, Japanese Patent Laid-Open No. 5 (1999) -53187.
There is one shown in -343849. This method
As shown in FIG. 5, a plurality of organic substrates 1 each having a conductor circuit 4 formed thereon are provided with an adhesive material 7 while forming a concave electronic component housing hole 2 in which the conductor circuit is exposed at a predetermined position. Laminating [Fig. 5 (a)] and then adhering (integrating)
After forming the multilayer board 15, the through holes 3 are formed [FIG.
(B)] Next, the surface of the multilayer board 15 and the electronic component storage hole 2
And plating catalyst 6 is applied to the through holes 3 [Fig.
(C)] Next, the dry film 8 is adhered to the entire surface of the multilayer plate 15, the dry film 8 is exposed, and the dry film 8 in the portion facing the through hole 3 is developed and removed, and the other portions are dry film. 8 is left [Fig. 5
(D)] Next, plating is applied to the through holes 3 to form a metal film 9, and then the dry film 8 is removed.
Next, the plating catalyst 6 remaining on the surface of the multilayer plate 15 and the electronic component housing hole 2 is removed by soft etching [FIG.
(E)] A method for producing a multilayer printed wiring board.

【0004】しかし、上記の方法では、図5(e)の工
程でドライフィルム8を除去した後、電子部品収納穴2
の表面等に残存するめっき触媒6をソフトエッチングに
より除去するが、この除去を完全に行うことは困難であ
る。そのため、めっき触媒6が残存することが多く、め
っき触媒6が残存した場合には、電子部品収納穴2内に
露出している導体回路4上に金皮膜を形成するために、
後工程で電解ニッケルめっきや電解金めっき等を施した
際に、導体回路4間にめっき金属の異常析出が発生し、
ショート不良が多発するという問題がある。
However, in the above method, the dry film 8 is removed in the step of FIG.
Although the plating catalyst 6 remaining on the surface and the like is removed by soft etching, it is difficult to completely remove it. Therefore, the plating catalyst 6 often remains, and when the plating catalyst 6 remains, in order to form a gold film on the conductor circuit 4 exposed in the electronic component housing hole 2,
When electrolytic nickel plating or electrolytic gold plating is applied in a later process, abnormal deposition of plated metal occurs between the conductor circuits 4,
There is a problem that short circuits frequently occur.

【0005】また、上記方法における、スルーホール3
内にめっきを施して金属皮膜9を形成する工程は、通常
高温(液温が55〜90℃程度)、強アルカリ性(pH
11〜12程度)の無電解銅めっき液を用いて薄い膜厚
(1μm程度)の銅膜を形成した後、電解めっきにより
所望の膜厚の銅膜を形成する方法が一般的であるため、
高温強アルカリ性の無電解銅めっき液によって、電子部
品収納穴2を被覆しているドライフィルム8が損傷を受
け、電子部品収納穴2内にまで無電解銅めっき液や電解
めっき液が侵入してしまい、ドライフィルム8による電
子部品収納部穴2内の保護ができないという問題もあ
る。
The through hole 3 in the above method is also used.
The step of plating the inside to form the metal film 9 is usually high temperature (liquid temperature is about 55 to 90 ° C.), strong alkaline (pH
Since a thin film (about 1 μm) of a copper film is formed using an electroless copper plating solution of about 11 to 12), a copper film having a desired film thickness is generally formed by electrolytic plating.
The high temperature strong alkaline electroless copper plating solution damages the dry film 8 covering the electronic component housing hole 2 and the electroless copper plating solution or the electrolytic plating solution penetrates into the electronic component housing hole 2. There is also a problem that the inside of the hole 2 for storing the electronic component cannot be protected by the dry film 8.

【0006】[0006]

【発明が解決しようとする課題】本発明は上記のような
事情に鑑みてなされたものであって、その目的とすると
ころは、導体回路を形成した複数枚の有機系基板を、導
体回路が露出している電子部品収納穴を所定の位置に形
成しながら積層、接着し、次いで電子部品収納穴以外の
箇所にスルーホールを形成し、このスルーホールにめっ
きを施し、次いで電子部品収納穴内に露出している導体
回路上に電解めっきを施して、最終的に電子部品収納穴
内の導体回路上に金皮膜を形成する多層プリント配線板
の製造方法であって、電子部品収納穴内の導体回路上に
電解めっきを施した際のめっき金属の異常析出を防止す
ることができ、従って、ショート不良の発生が低減でき
る製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a plurality of organic substrates on which conductor circuits are formed with a conductor circuit. Laminating and bonding while forming the exposed electronic component storage hole at a predetermined position, then forming a through hole in a place other than the electronic component storage hole, plating this through hole, and then placing in the electronic component storage hole A method for manufacturing a multilayer printed wiring board, wherein electrolytic plating is performed on an exposed conductor circuit, and finally a gold film is formed on the conductor circuit in the electronic component housing hole. An object of the present invention is to provide a manufacturing method capable of preventing abnormal deposition of plated metal when electrolytic plating is applied to the substrate, and thus reducing the occurrence of short circuit defects.

【0007】[0007]

【課題を解決するための手段】請求項1に係る発明の多
層プリント配線板の製造方法は、導体回路を形成した複
数枚の有機系基板を、導体回路が露出している電子部品
収納穴を所定の位置に形成しながら積層、接着し、次い
で電子部品収納穴以外の箇所にスルーホールを形成し、
このスルーホールにめっきを施して多層プリント配線板
を製造する多層プリント配線板の製造方法において、下
記の(1)から(5)までの工程を備えることを特徴と
する多層プリント配線板の製造方法。 (1)スルーホールを形成した多層板に対し、スルーホ
ールを露出するようして電子部品収納穴をフィルム体で
覆う工程、(2)めっき前処理液を用いてスルーホール
にめっき触媒を付与し、次いでめっき液を用いてスルー
ホールにめっきを施して金属皮膜を形成する工程、
(3)上記(2)の工程のめっきによりフィルム体上に
析出した金属皮膜片を除去する工程、(4)残存するフ
ィルム体を除去する工程、(5)電子部品収納穴内に露
出している導体回路上に金皮膜を形成する工程。
According to a first aspect of the present invention, there is provided a method for manufacturing a multilayer printed wiring board, wherein a plurality of organic substrates having conductor circuits are formed on an electronic component storage hole in which the conductor circuits are exposed. Laminate and bond while forming at a predetermined position, then form through holes in places other than electronic component storage holes,
A method for manufacturing a multilayer printed wiring board, wherein the through holes are plated to manufacture a multilayer printed wiring board, comprising the following steps (1) to (5): . (1) The step of covering the electronic component storage hole with a film body so as to expose the through hole in the multilayer plate having the through hole formed, (2) applying a plating catalyst to the through hole using a plating pretreatment liquid. , And then plating the through holes with a plating solution to form a metal film,
(3) A step of removing the metal film pieces deposited on the film body by the plating of the step (2), (4) a step of removing the remaining film body, and (5) an exposure in the electronic component storage hole. The process of forming a gold film on a conductor circuit.

【0008】請求項2に係る発明の多層プリント配線板
の製造方法は、請求項1記載の製造方法において、フィ
ルム体が感光性を有するドライフィルムであり、前記
(1)の工程における電子部品収納穴をフィルム体で覆
う方法が、多層板の両面の表面にドライフィルムを貼着
して電子部品収納穴及びスルーホールをドライフィルム
で覆った後、このドライフィルムを露光及び現像して、
スルーホールに対面する部分のドライフィルムは除去
し、電子部品収納穴を覆っている部分のドライフィルム
は残存させる方法であることを特徴とする。
According to a second aspect of the present invention, there is provided a method for producing a multilayer printed wiring board according to the first aspect, wherein the film body is a dry film having photosensitivity and the electronic component storage in the step (1) is carried out. The method of covering the holes with a film body, by sticking a dry film on both surfaces of the multilayer board and covering the electronic component storage holes and the through holes with a dry film, exposing and developing this dry film,
The method is characterized in that the dry film in the portion facing the through hole is removed and the dry film in the portion covering the electronic component storage hole is left.

【0009】請求項3に係る発明の多層プリント配線板
の製造方法は、請求項1又は請求項2記載の製造方法に
おいて、フィルム体が感光性を有するアルカリ剥離型の
ドライフィルムであり、前記(2)の工程におけるめっ
き前処理液が、pH10以下であって80℃以下の液温
であるか又はpH10を越えてpH12.5以下の範囲
内のpHであって40℃以下の液温である液であり、め
っき液が、pH10以下であって80℃以下の液温であ
るか又はpH10を越えてpH12.5以下の範囲内の
pHであって40℃以下の液温である液であることを特
徴とする。
A method for manufacturing a multilayer printed wiring board according to a third aspect of the present invention is the method for manufacturing a multilayer printed wiring board according to the first or second aspect, wherein the film body is a photosensitive alkali peelable dry film. The pretreatment liquid for plating in the step 2) has a pH of 10 or less and a liquid temperature of 80 ° C. or less, or a pH in the range of pH 10 or more and a pH of 12.5 or less and a liquid temperature of 40 ° C. or less. The plating solution is a solution having a pH of 10 or lower and a temperature of 80 ° C. or lower, or a pH in the range of pH 10 or higher and a pH of 12.5 or lower and a temperature of 40 ° C. or lower. It is characterized by

【0010】請求項4に係る発明の多層プリント配線板
の製造方法は、請求項1から請求項3までのいずれかに
記載の製造方法において、(3)の金属皮膜片を除去す
る工程の後であって、(4)のフィルム体を除去する工
程の前に、電解めっきによりスルーホールに再度めっき
を施して、スルーホール内の金属皮膜の膜厚を増す工程
を施すことを特徴とする。
A method for manufacturing a multilayer printed wiring board according to a fourth aspect of the present invention is the method for manufacturing a multilayer printed wiring board according to any one of the first to third aspects, after the step (3) of removing the metal film piece. Before the step of removing the film body of (4), the through hole is again plated by electrolytic plating to increase the film thickness of the metal film in the through hole.

【0011】請求項5に係る発明の多層プリント配線板
の製造方法は、請求項1から請求項4までのいずれかに
記載の製造方法において、(2)の工程を終えた多層板
の両面に第2次のドライフィルムを貼着し、次いで露
光、現像して、スルーホールに対面する部分の第2次の
ドライフィルムは残存させ、電子部品収納穴を覆ってい
るフィルム体上に位置する部分の第2次のドライフィル
ムは除去し、次いで、(3)の工程としてフィルム体上
に析出した金属皮膜片をエッチングにより除去すること
を特徴とする。
A method for manufacturing a multilayer printed wiring board according to a fifth aspect of the present invention is the method for manufacturing a multilayer printed wiring board according to any one of the first to fourth aspects, wherein both surfaces of the multilayer board which has undergone the step (2) are finished. A portion of the secondary dry film that is pasted, then exposed and developed to leave the portion of the secondary dry film that faces the through-hole, and that is located on the film body that covers the electronic component storage hole. The second dry film is removed, and then the metal film pieces deposited on the film body are removed by etching in the step (3).

【0012】請求項6に係る発明の多層プリント配線板
の製造方法は、請求項1から請求項5までのいずれかに
記載の製造方法において、(2)の工程を終えた多層板
の両面に第2次のドライフィルムを貼着し、次いで露
光、現像して、スルーホールに対面する部分のみに第2
次のドライフィルムを残存させ、次いで、(3)の工程
としてフィルム体上に析出した金属皮膜片をエッチング
により除去することを特徴とする。
A method for manufacturing a multilayer printed wiring board according to a sixth aspect of the present invention is the method for manufacturing a multilayer printed wiring board according to any one of the first to fifth aspects, in which both surfaces of the multilayer board after the step (2) are finished. A secondary dry film is attached, and then exposed and developed, and only the part facing the through hole is exposed.
The next dry film is allowed to remain, and then, in the step (3), metal film pieces deposited on the film body are removed by etching.

【0013】[0013]

【発明の実施の形態】本発明に係る実施の形態を図面を
参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings.

【0014】(1)の工程について 図1(a)に示すように、導体回路4を形成した複数枚
の有機系基板1を導体回路4が露出している電子部品収
納穴2を所定の位置に形成しながら積層する。なお、電
子部品収納穴2の底面5を形成する有機系基板1は図1
(a)では開口のないものを使用しているが、この底面
5を形成する有機系基板1に開口部を形成しておいて、
積層した際に電子部品収納穴2の底面5に開口部が備わ
るようにしてもよい。導体回路4を形成する有機系基板
1としては、エポキシ樹脂ガラス布基材銅張積層板、ポ
リイミド樹脂ガラス布基材銅張積層板等が用いられる。
有機系基板1を積層し、これらを接着する接着材料7と
しては、エポキシ樹脂系フィルム、ポリイミド樹脂系フ
ィルム、エポキシ樹脂ガラス布基材プリプレグ、ポリイ
ミド樹脂ガラス布基材プリプレグ等が用いられる。また
本発明では、導体回路4を形成した複数枚の有機系基板
1を積層、接着するが、必要に応じて導体回路4を備え
ていない有機系基板を同時に積層するようにしても差し
支えない。なお、複数枚の有機系基板1を積層、接着し
て一体化した際に、最外面に位置する有機系基板の外面
側の表面には導体回路が未形成の銅箔等の金属箔を備え
るように構成し、この金属箔への回路形成は、複数枚の
有機系基板1を積層、接着して一体化した後の適当な段
階で施すようにしてもよい。
Step (1): As shown in FIG. 1A, a plurality of organic substrates 1 having conductor circuits 4 formed therein are provided with electronic component storage holes 2 in which conductor circuits 4 are exposed at predetermined positions. Laminate while forming. The organic substrate 1 forming the bottom surface 5 of the electronic component storage hole 2 is shown in FIG.
In (a), one having no opening is used, but an opening is formed in the organic substrate 1 forming the bottom surface 5,
An opening may be provided on the bottom surface 5 of the electronic component storage hole 2 when stacked. As the organic substrate 1 forming the conductor circuit 4, an epoxy resin glass cloth base material copper clad laminate, a polyimide resin glass cloth base material copper clad laminate, or the like is used.
An epoxy resin film, a polyimide resin film, an epoxy resin glass cloth base material prepreg, a polyimide resin glass cloth base material prepreg, or the like is used as the adhesive material 7 for laminating the organic base materials 1 and adhering them. Further, in the present invention, a plurality of organic substrates 1 on which the conductor circuits 4 are formed are laminated and adhered, but an organic substrate having no conductor circuits 4 may be laminated simultaneously if necessary. When a plurality of organic substrates 1 are stacked, adhered and integrated, a metal foil such as a copper foil having no conductor circuit is provided on the outer surface of the outermost organic substrate. The circuit may be formed on this metal foil at an appropriate stage after a plurality of organic substrates 1 are laminated, adhered and integrated.

【0015】次いで図1(b)に示すように、積層、接
着して一体化した多層板15の電子部品収納穴2以外の
箇所にスルーホール3を形成する。スルーホール3の形
成法については、特に制限はなく、例えばドリル加工に
より形成できる。次いで図1(c)に示すように、スル
ーホール3を形成した多層板15に対し、スルーホール
3を露出するようにして、電子部品収納穴2を、ドライ
フィルム8等のフィルム体で覆う。本発明のフィルム体
としては、感光性を有するドライフィルム8を使用する
と、スルーホール3を露出するようにして、フィルム体
で電子部品収納穴2を覆うことが容易に達成できるので
望ましい。しかし、本発明ではフィルム体としてポリプ
ロピレンフィルム等の一般のフィルムを使用しても差し
支えない。一般のフィルムをフィルム体として使用する
場合には、例えば予め所定の形状にしたフィルム体を、
接着剤等を使用して、スルーホール3は露出させ、電子
部品収納穴2は覆うようにして多層板15に貼着すれば
よい。フィルム体として、感光性を有するドライフィル
ムを使用する場合には、図1(c)に示すように、ドラ
イフィルム8を露光及び現像して、スルーホール3に対
面する部分のドライフィルム8は除去し、電子部品収納
穴2を覆っている部分のドライフィルム8は残存させ
る。この結果、電子部品収納穴2はドライフィルム8に
よって密閉され、外部から保護された状態となる。この
場合、スルーホール3に対面する部分のドライフィルム
8が除去され、電子部品収納穴2を覆っている部分のド
ライフィルム8が残存していればよく、その他の部分の
ドライフィルム8については、必要に応じて除去する
か、残しておくかを選択すればよい。また、ドライフィ
ルム8がアルカリ剥離型の場合には、現像は炭酸ナトリ
ウム液等の弱アルカリ性の溶液を使用して行うことがで
きる。なお、本発明でいう「スルーホール3に対面する
部分」とはスルーホール3に正確に対応する部分だけで
なく、いわゆるランドを形成する部分であるスルーホー
ル3の周囲も含んで指している。
Next, as shown in FIG. 1B, through holes 3 are formed in the multilayer board 15 which is laminated, adhered, and integrated into a part other than the electronic component housing hole 2. The method of forming the through hole 3 is not particularly limited, and can be formed by, for example, drilling. Next, as shown in FIG. 1C, the electronic component housing hole 2 is covered with a film body such as a dry film 8 so that the through hole 3 is exposed with respect to the multilayer plate 15 in which the through hole 3 is formed. It is preferable to use a dry film 8 having photosensitivity as the film body of the present invention, because the through hole 3 can be exposed and the electronic component storage hole 2 can be easily covered with the film body. However, in the present invention, a general film such as a polypropylene film may be used as the film body. When using a general film as a film body, for example, a film body previously formed into a predetermined shape,
The through hole 3 may be exposed and the electronic component storage hole 2 may be covered with an adhesive or the like so as to be attached to the multilayer board 15. When a dry film having photosensitivity is used as the film body, as shown in FIG. 1C, the dry film 8 is exposed and developed to remove the dry film 8 in the portion facing the through hole 3. Then, the dry film 8 in the portion covering the electronic component storage hole 2 is left. As a result, the electronic component storage hole 2 is sealed by the dry film 8 and is protected from the outside. In this case, the dry film 8 in the portion facing the through hole 3 may be removed, and the dry film 8 in the portion covering the electronic component storage hole 2 may remain. Regarding the dry film 8 in the other portions, You may choose to remove it or keep it as needed. Further, when the dry film 8 is an alkali peeling type, the development can be performed using a weakly alkaline solution such as a sodium carbonate solution. The "portion facing the through hole 3" in the present invention includes not only the portion that exactly corresponds to the through hole 3 but also the periphery of the through hole 3 that is a portion that forms a so-called land.

【0016】(2)の工程について 図1(d)に示すように、めっき前処理を用いてスルー
ホール3にパラジウム等のめっき触媒6を付与し、次い
で図2(e)に示すように、めっき液を用いてスルーホ
ール3にめっきを施して銅等の金属皮膜9を形成する。
フィルム体として、感光性を有するアルカリ剥離型のド
ライフィルム8を使用する場合にはこの(2)の工程に
おけるめっき前処理液が、pH10以下であって80℃
以下の液温であるか又はpH10を越えてpH12.5
以下の範囲内のpHであって40℃以下の液温である液
であり、めっき液が、pH10以下であって80℃以下
の液温であるか又はpH10を越えてpH12.5以下
の範囲内のpHであって40℃以下の液温である液であ
ると、適切な処理時間を選定すれば、めっき前処理及び
めっきの工程でドライフィルム8が損傷されないので、
電子部品収納穴2はドライフィルム8によって密閉さ
れ、外部から保護された状態を維持することができ、従
って、電子部品収納穴2内にめっき触媒を付与すること
なしにスルーホール3にめっきによる金属皮膜9を形成
することが可能となり望ましい。一方、フィルム体とし
て、ポリプロピレンフィルム等の一般のフィルムや、溶
剤剥離型のドライフィルム等を使用する場合には、めっ
き前処理及びめっきの工程でフィルム体が損傷されない
めっき前処理液及びめっき液の条件を選定することによ
り、電子部品収納穴2がフィルム体によって密閉され、
外部から保護された状態を維持することができる。
Step (2): As shown in FIG. 1 (d), a plating catalyst 6 such as palladium is applied to the through holes 3 by using a plating pretreatment, and then, as shown in FIG. 2 (e). The through hole 3 is plated with a plating solution to form a metal film 9 of copper or the like.
In the case of using the alkali peelable dry film 8 having photosensitivity as the film body, the plating pretreatment liquid in the step (2) has a pH of 10 or less and 80 ° C.
PH below 12.5 or below pH 10
A liquid having a pH within the following range and a liquid temperature of 40 ° C. or lower, and the plating liquid having a pH of 10 or lower and a liquid temperature of 80 ° C. or lower, or a pH range of more than pH 10 and pH 12.5 or less. With a liquid having a pH of 40 ° C. and a liquid temperature of 40 ° C. or lower, the dry film 8 is not damaged in the plating pretreatment and the plating process if an appropriate treatment time is selected.
The electronic component housing hole 2 is sealed by the dry film 8 and can be kept protected from the outside. Therefore, the through hole 3 is plated with metal without adding a plating catalyst to the electronic component housing hole 2. It is desirable because the film 9 can be formed. On the other hand, when using a general film such as a polypropylene film or a solvent-releasing dry film as the film body, the plating pretreatment liquid and the plating liquid are used so that the film body is not damaged in the plating pretreatment and plating steps. By selecting the conditions, the electronic component storage hole 2 is sealed by the film body,
The state of being protected from the outside can be maintained.

【0017】(3)の工程について 上記(2)の工程において、パラジウム等のめっき触媒
6を多層板15のスルーホール3に付与するが、その際
に、このめっき触媒6が電子部品収納穴2を覆っている
ドライフィルム8等のフィルム体の表面に残存すること
は避けられない。そのため、次のめっき工程において図
2(e)に示すようにドライフィルム8等のフィルム体
の上に部分的に不要な金属皮膜片11が析出してしま
い、この後の工程でドライフィルム8等のフィルム体を
除去することが困難となるという問題や、不要な金属皮
膜片11が残って所望する導体回路が形成できないとい
う問題が生じる。そこで、(3)の工程ではこのドライ
フィルム8等のフィルム体上に析出した不要な金属皮膜
片11を除去して、図2(f)に示すように残存するド
ライフィルム8等のフィルム体の表面を露出させる。な
お、ここでいう金属皮膜片11にはフィルム体上に部分
的に析出しているものだけでなく、フィルム体の全面に
膜として析出しているものも含んでいる。この(3)の
工程を施すことで、ドライフィルム8等のフィルム体を
除去することが困難となるという問題や、不要な金属皮
膜片11が残って所望する導体回路が形成できないとい
う問題を解消することができる。この不要な金属皮膜片
11を除去する具体的な方法については、特に限定はな
く、例えばピンセット等の治具により剥ぎ取る方法、研
磨バフを用いて研磨する方法等の機械的方法や、エッチ
ング法等の化学的方法で行うことができる。ただし、エ
ッチング法で不要な金属皮膜片11を除去する場合に
は、エッチングによって、(2)の工程でスル−ホール
3に形成しためっきによる金属皮膜9がエッチングされ
ることのないよう、なんらかの保護が必要である。そこ
で、本発明の請求項5及び請求項6に係る発明では、図
4に示すように、(2)の工程を終えた多層板15の両
面に第2次のドライフィルム82を貼着し、次いで露
光、現像して、スルーホール3に対面する部分の第2次
のドライフィルム82は残存させ、電子部品収納穴2を
覆っているフィルム体(ドライフィルム8等)上に位置
する部分の第2次のドライフィルムは除去する。なお、
請求項6に係る発明では、図4に示すように、スルーホ
ール3に対面する部分のみに第2次のドライフィルム8
2を残存させる。このように、スルーホール3に形成し
ためっきによる金属皮膜9を保護することで〔図4
(a)参照〕、ドライフィルム8等のフィルム体上に析
出した不要な金属皮膜片11をエッチングにより除去す
ることが可能である〔図4(b)参照〕。なお、請求項
5に係る発明では、電子部品収納穴2を覆っているフィ
ルム体上に位置する部分の第2次のドライフィルムは除
去するが、それ以外の部分の第2次のドライフィルムは
残存させることが可能なので、多層板15の最外面に金
属箔を配している構成の場合には、この第2次のドライ
フィルムを用いて金属箔を加工して導体回路を多層板1
5の最外面に形成することも可能である。
Step (3) In the above step (2), the plating catalyst 6 such as palladium is applied to the through holes 3 of the multilayer plate 15. At this time, the plating catalyst 6 is used as the electronic component storage hole 2 It is unavoidable that they remain on the surface of the film body such as the dry film 8 covering the. Therefore, in the next plating step, unnecessary metal film pieces 11 are partially deposited on the film body such as the dry film 8 as shown in FIG. 2E, and the dry film 8 etc. are partially deposited in the subsequent step. There is a problem that it is difficult to remove the film body, and a problem that the desired conductor circuit cannot be formed because the unnecessary metal film piece 11 remains. Therefore, in the step (3), the unnecessary metal film pieces 11 deposited on the film body such as the dry film 8 are removed to remove the remaining film body such as the dry film 8 as shown in FIG. 2 (f). Expose the surface. The metal film pieces 11 referred to here include not only those partially deposited on the film body but also those deposited as a film on the entire surface of the film body. By performing the step (3), it is possible to solve the problem that it is difficult to remove the film body such as the dry film 8 and the problem that the desired conductor circuit cannot be formed because the unnecessary metal film pieces 11 remain. can do. A specific method for removing the unnecessary metal film piece 11 is not particularly limited. For example, a mechanical method such as a method of peeling off with a jig such as tweezers, a method of polishing with a polishing buff, or an etching method. And the like. However, when the unnecessary metal film piece 11 is removed by the etching method, some protection is provided so that the metal film 9 formed by plating on the through hole 3 in the step (2) is not etched by the etching. is required. Therefore, in the invention according to claim 5 and claim 6 of the present invention, as shown in FIG. 4, a secondary dry film 82 is attached to both surfaces of the multilayer board 15 which has undergone the step (2), Next, by exposing and developing, the secondary dry film 82 in the portion facing the through hole 3 is left, and the second dry film 82 in the portion located on the film body (dry film 8 or the like) covering the electronic component storage hole 2 is exposed. The secondary dry film is removed. In addition,
In the invention according to claim 6, as shown in FIG. 4, the secondary dry film 8 is formed only in the portion facing the through hole 3.
2 is left. Thus, by protecting the metal film 9 formed on the through hole 3 by plating [FIG.
It is possible to remove unnecessary metal film pieces 11 deposited on the film body such as the dry film 8 by etching (see FIG. 4B). In the invention according to claim 5, the secondary dry film of the portion located on the film body covering the electronic component storage hole 2 is removed, but the secondary dry film of other portions is removed. Since it is possible to leave the metal foil on the outermost surface of the multilayer board 15, if the metal foil is arranged on the outermost surface of the multilayer board 15, the metal foil is processed using this secondary dry film to form the conductor circuit in the multilayer board 1.
It is also possible to form it on the outermost surface of 5.

【0018】(4)の工程について 上記(3)の工程を終えた多層板15に残存するドライ
フィルム8等のフィルム体を除去して図2(g)に示す
ように、電子部品収納穴2を露出させる。このフィルム
体の除去方法については、特に限定はなく、使用するフ
ィルム体に適する方法で行えばよい。例えば、アルカリ
剥離型のドライフィルムの場合にはpHが10を越え、
液温が40℃を越えるアルカリ性溶液を使用して剥離す
ることができる。
Step (4): The film body such as the dry film 8 remaining on the multilayer board 15 after the above step (3) is removed to remove the electronic component storage hole 2 as shown in FIG. 2 (g). Expose. The method for removing the film body is not particularly limited and may be a method suitable for the film body to be used. For example, in the case of an alkali peeling type dry film, the pH exceeds 10,
The peeling can be performed using an alkaline solution having a liquid temperature of higher than 40 ° C.

【0019】(5)の工程について 電子部品収納穴2内に露出している導体回路4上に電解
めっきにより金皮膜を形成する。(図は省略)この金皮
膜の形成については、まず電解めっきによりニッケル等
の下地皮膜を形成し、さらにその上に電解めっきにより
金皮膜を形成するようにしてもよい。
Step (5): A gold film is formed on the conductor circuit 4 exposed in the electronic component housing hole 2 by electrolytic plating. Regarding the formation of this gold film, first, a base film of nickel or the like may be formed by electrolytic plating, and then a gold film may be formed by electrolytic plating.

【0020】次に、本発明の請求項4に係る発明の実施
の形態を図面を参照して説明する。請求項4に係る発明
では、(1)〜(3)の工程〔図1(a)〜図2(f)
の工程〕については、上記で説明した実施の形態と同様
の工程を施す。そして、(3)の不要な金属皮膜片11
を除去する工程〔図2(f)の工程〕の後で、図3
(a)に示すように、電解めっきによりスルーホール3
に再度めっきを施して第2次のめっき層12を形成し、
スルーホール3内の金属皮膜9の膜厚を増し、その後
(4)及び(5)の工程を施す。このように、電解めっ
きによりスルーホール3に再度めっきを施す理由を以下
に示す。(3)の工程で不要な金属皮膜片11を除去す
る場合に、ドライフィルム8等のフィルム体上に析出し
た不要な金属皮膜片11の厚みは薄い方が研磨法やエッ
ッチング法等での除去が容易になる。しかし、その厚み
を薄くしようとすると、スルーホール3に形成するめっ
きによる金属皮膜9の厚みも薄くなり、所望する膜厚が
得られないという問題が生じる。そこで、この問題を解
決するために、(2)の工程でのスルーホール3へのめ
っきによる金属皮膜9の厚みを薄くしておき、(3)の
工程で不要な金属皮膜片11を除去して、残存するドラ
イフィルム8等のフィルム体の表面を露出させた後、電
解めっきによりスルーホール3に再度めっきを施してス
ルーホール3内の金属皮膜9の膜厚を増すようにするも
のである。この場合の電解めっきでは、めっき触媒がド
ライフィルム8等のフィルム体の表面に残存しているこ
とはないので、フィルム体上に第2次のめっき層12は
形成されない。また、ドライフィルム8等のフィルム体
については、前工程で備わっているものをそのまま用い
てもよいが、一旦除去して、再度同様の形状にしたもの
を用いるようにしてもよい。
Next, an embodiment of the invention according to claim 4 of the present invention will be described with reference to the drawings. In the invention according to claim 4, steps (1) to (3) [Fig. 1 (a) to 2 (f)]
Process] is performed in the same manner as in the above-described embodiment. Then, the unnecessary metal film piece 11 of (3)
3 after the step of removing [step of FIG. 2 (f)].
As shown in (a), the through hole 3 is formed by electrolytic plating.
Is plated again to form the secondary plating layer 12,
The thickness of the metal film 9 in the through hole 3 is increased, and then the steps (4) and (5) are performed. The reason why the through hole 3 is re-plated by electrolytic plating in this way is described below. When the unnecessary metal film piece 11 is removed in the step (3), the unnecessary metal film piece 11 deposited on the film body such as the dry film 8 is removed by a polishing method, an etching method, or the like when the thickness is thin. Will be easier. However, when attempting to reduce the thickness, the thickness of the metal film 9 formed by plating on the through holes 3 is also reduced, which causes a problem that a desired film thickness cannot be obtained. Therefore, in order to solve this problem, the thickness of the metal film 9 formed by plating the through holes 3 in the step (2) is reduced, and the unnecessary metal film piece 11 is removed in the step (3). After exposing the surface of the remaining film body such as the dry film 8, the through hole 3 is plated again by electrolytic plating to increase the thickness of the metal film 9 in the through hole 3. . In the electrolytic plating in this case, since the plating catalyst does not remain on the surface of the film body such as the dry film 8, the secondary plating layer 12 is not formed on the film body. Further, as the film body such as the dry film 8 or the like, the one provided in the previous step may be used as it is, but it may be removed once and used again in the same shape.

【0021】[0021]

【実施例】以下、本発明を図面を参照しながら実施例に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the drawings.

【0022】(実施例1)ポリイミド樹脂ガラス布基材
銅張積層板に導体回路4を形成した4枚の有機系基板1
及び接着材料7として使用するポリイミド樹脂ガラス布
基材プリプレグを準備した。最下部に配置する有機系基
板1を除く有機系基板1及び接着材料7には電子部品収
納穴2を形成するための四角形のくり抜き部分を設けて
おき、各有機系基板1及び接着材料7を図1(a)に示
すように、積層し、次いで加熱、加圧して接着して、導
体回路4が段差部に露出している電子部品収納穴2を形
成して一体化した多層板15を得た。
(Example 1) Four organic substrates 1 in which a conductor circuit 4 was formed on a polyimide resin glass cloth substrate copper clad laminate
A polyimide resin glass cloth base material prepreg used as the adhesive material 7 was prepared. The organic substrate 1 and the adhesive material 7 excluding the organic substrate 1 arranged at the bottom are provided with a quadrangular cutout portion for forming the electronic component housing hole 2, and the organic substrate 1 and the adhesive material 7 are attached. As shown in FIG. 1 (a), a multilayer board 15 is formed by laminating, then heating, pressing and adhering to form an integrated electronic component housing hole 2 in which the conductor circuit 4 is exposed at the step portion, and an integrated multi-layer board 15. Obtained.

【0023】次いで、図1(b)に示すように、多層板
15の電子部品収納穴2以外の箇所にスルーホール3を
ドリル加工により形成した。次いで、多層板15の両面
にアルカリ剥離型のドライフィルム8(日本合成化学工
業社製の品番411Y−50)をラミネータを用いて貼
着して電子部品収納穴2及びスルーホール3を覆い、次
いで、図1(c)に示すように、ドライフィルム8を露
光及び現像して、スルーホール3に対面する部分のドラ
イフィルム8は除去し、電子部品収納穴2を覆っている
部分のドライフィルム8は残存させた。なお、ドライフ
ィルム8の現像は、炭酸ナトリウム水溶液を用いて行っ
た。
Next, as shown in FIG. 1 (b), through holes 3 were formed by drilling in the multi-layer plate 15 at positions other than the electronic component housing holes 2. Then, an alkali peeling dry film 8 (product number 411Y-50 manufactured by Nippon Synthetic Chemical Industry Co., Ltd.) is attached to both surfaces of the multilayer board 15 using a laminator to cover the electronic component storage hole 2 and the through hole 3, and then As shown in FIG. 1C, the dry film 8 is exposed and developed to remove the dry film 8 in the portion facing the through hole 3 and to dry the dry film 8 in the portion covering the electronic component storage hole 2. Was left. The dry film 8 was developed using an aqueous sodium carbonate solution.

【0024】次いで、図1(d)に示すように、pH1
0以下、液温が60℃以下のめっき前処理液を用いてス
ルーホール3にコロイドパラジウムを付着させ、次いで
パラジウムを被覆している有機ポリマーを除去するパラ
ジウムの活性化を行って、めっき触媒6の皮膜を形成し
た。次いで、図2(e)に示すように、pHが1であ
り、液温が80℃以下であるめっき液(硫酸銅含有)を
用いてスルーホール3に電解銅めっきを施して厚みが2
μmの銅よりなる金属皮膜9を形成した。
Next, as shown in FIG. 1 (d), pH 1
Using a plating pretreatment liquid having a temperature of 0 or less and a liquid temperature of 60 ° C. or less, colloidal palladium is attached to the through holes 3, and then palladium is activated to remove the organic polymer covering the palladium, and the plating catalyst 6 Was formed. Next, as shown in FIG. 2 (e), electrolytic copper plating is applied to the through-holes 3 using a plating solution (containing copper sulfate) having a pH of 1 and a liquid temperature of 80 ° C. or less to have a thickness of 2
A metal film 9 made of copper having a thickness of μm was formed.

【0025】次いで、図2(e)に示すドライフィルム
8上に部分的に析出している不要な金属皮膜片11をバ
フ研磨機を用いて除去し、図2(f)に示すように残存
するドライフィルム8の表面を露出させた。次いで、図
2(g)に示すように、残存するドライフィルム8をp
Hが10を越える水酸化ナトリウム水溶液を使用して剥
離した。
Then, the unnecessary metal film pieces 11 partially deposited on the dry film 8 shown in FIG. 2 (e) are removed by using a buffing machine and left as shown in FIG. 2 (f). The surface of the dry film 8 to be exposed was exposed. Then, as shown in FIG. 2G, the remaining dry film 8 is
Peeling was performed using an aqueous sodium hydroxide solution with H exceeding 10.

【0026】次いで、電子部品収納穴2内に露出してい
る導体回路4及びスルーホール3に形成された金属皮膜
9上に、ワット浴を用いて電解ニッケルめっきによりニ
ッケル皮膜を3〜5μm析出させた後、電解金めっきに
より金皮膜を1〜2μm析出させて多層プリント配線板
を得た。こうして得られた多層プリント配線板では、電
子部品収納穴2内に露出している導体回路4間にニッケ
ル又は金の異常析出はなく、従ってショート不良の発生
もなかった。
Next, a nickel film is deposited in a thickness of 3 to 5 μm on the metal film 9 formed in the conductor circuit 4 and the through hole 3 exposed in the electronic component housing hole 2 by electrolytic nickel plating using a Watts bath. After that, a gold coating was deposited to 1 to 2 μm by electrolytic gold plating to obtain a multilayer printed wiring board. In the multilayer printed wiring board thus obtained, there was no abnormal deposition of nickel or gold between the conductor circuits 4 exposed in the electronic component housing hole 2, and therefore no short circuit failure occurred.

【0027】(実施例2)実施例1と同様にして、図1
(a)に示す工程から図2(f)に示す工程迄を行い、
ドライフィルム8上に部分的に析出した不要な金属皮膜
片11をバフ研磨機を用いて除去して、残存するドライ
フィルム8の表面を露出させた。
(Embodiment 2) Similar to Embodiment 1, FIG.
From the process shown in (a) to the process shown in FIG. 2 (f),
The unnecessary metal film pieces 11 partially deposited on the dry film 8 were removed by using a buffing machine to expose the remaining surface of the dry film 8.

【0028】次いで、図3(a)に示すように、pHが
1であり、液温が80℃以下であるめっき液(硫酸銅含
有)を用いてスルーホール3に再度電解銅めっきを施し
て厚みが10μmの銅よりなる第2次のめっき層12を
形成し、スルーホール3内の金属皮膜9の膜厚を積み増
した。
Next, as shown in FIG. 3 (a), electrolytic copper plating is performed again on the through holes 3 using a plating solution (containing copper sulfate) having a pH of 1 and a liquid temperature of 80 ° C. or lower. A secondary plating layer 12 made of copper having a thickness of 10 μm was formed, and the thickness of the metal film 9 in the through hole 3 was increased.

【0029】次いで、図3(b)に示すように、残存す
るドライフィルム8をpHが10を越える水酸化ナトリ
ウム水溶液を使用して剥離した。
Then, as shown in FIG. 3B, the remaining dry film 8 was peeled off using an aqueous sodium hydroxide solution having a pH of more than 10.

【0030】次いで、電子部品収納穴2内に露出してい
る導体回路4及びスルーホール3に形成された金属皮膜
9上に、ワット浴を用いて電解ニッケルめっきによりニ
ッケル皮膜を3〜5μm析出させた後、電解金めっきに
より金皮膜を1〜2μm析出させて多層プリント配線板
を得た。こうして得られた多層プリント配線板では、電
子部品収納穴2内に露出している導体回路4間にニッケ
ル又は金の異常析出はなく、従ってショート不良の発生
もなかった。
Then, on the metal film 9 formed in the conductor circuit 4 and the through hole 3 exposed in the electronic component housing hole 2, a nickel film is deposited in a thickness of 3 to 5 μm by electrolytic nickel plating using a Watts bath. After that, a gold coating was deposited to 1 to 2 μm by electrolytic gold plating to obtain a multilayer printed wiring board. In the multilayer printed wiring board thus obtained, there was no abnormal deposition of nickel or gold between the conductor circuits 4 exposed in the electronic component housing hole 2, and therefore no short circuit failure occurred.

【0031】(実施例3)実施例1と同様にして、図1
(a)に示す工程から図1(d)に示す工程迄を行い、
スルーホール3にめっき触媒6の皮膜を形成した。次い
で、図2(e)に示すように、pHが1であり、液温が
80℃以下であるめっき液(硫酸銅含有)を用いてスル
ホール3に電解銅めっきを施して厚みが10μmの銅よ
りなる金属皮膜9を形成した。次いで、多層板15の両
面に第2次のドライフィルム82としてアルカリ剥離型
のドライフィルム(日本合成化学工業社製の品番411
Y−50)をラミネータを用いて貼着した後、露光、現
像を行い図4(a)に示すように、スルーホール3に対
面する部分のみに第2次のドライフィルム82を残存さ
せた。次いで、図4(a)に示すドライフィルム8上に
部分的に析出している不要な金属皮膜片11を塩化銅−
過酸化水素系のエッチング液を用いて除去し、図4
(b)に示すように残存するドライフィルム8の表面を
露出させた。次いで、残存するドライフィルム8及び第
2次のドライフィルム82をpHが10を越える水酸化
ナトリウム水溶液を使用して剥離して、図2(g)に示
す状態に加工した。
(Embodiment 3) Similar to Embodiment 1, FIG.
From the step shown in (a) to the step shown in FIG. 1 (d),
A film of the plating catalyst 6 was formed on the through holes 3. Then, as shown in FIG. 2 (e), the through-holes 3 are electrolytically copper-plated with a plating solution (containing copper sulfate) having a pH of 1 and a liquid temperature of 80 ° C. or less to form copper having a thickness of 10 μm. A metal coating 9 made of Then, as a secondary dry film 82 on both surfaces of the multilayer board 15, an alkali peeling dry film (product number 411 manufactured by Nippon Synthetic Chemical Industry Co., Ltd.
Y-50) was attached using a laminator, exposed and developed to leave the secondary dry film 82 only in the portion facing the through hole 3, as shown in FIG. Then, unnecessary metal film pieces 11 partially deposited on the dry film 8 shown in FIG.
It is removed using a hydrogen peroxide-based etching solution, and FIG.
The surface of the remaining dry film 8 was exposed as shown in (b). Then, the remaining dry film 8 and the secondary dry film 82 were peeled off using an aqueous sodium hydroxide solution having a pH of more than 10, and processed into the state shown in FIG. 2 (g).

【0032】次いで、電子部品収納穴2内に露出してい
る導体回路4及びスルーホール3に形成された金属皮膜
9上に、ワット浴を用いて電解ニッケルめっきによりニ
ッケル皮膜を3〜5μm析出させた後、電解金めっきに
より金皮膜を1〜2μm析出させて多層プリント配線板
を得た。こうして得られた多層プリント配線板では、電
子部品収納穴2内に露出している導体回路4間にニッケ
ル又は金の異常析出はなく、従ってショート不良の発生
もなかった。
Next, on the metal film 9 formed in the conductor circuit 4 and the through hole 3 exposed in the electronic component housing hole 2, a nickel film is deposited by 3 to 5 μm by electrolytic nickel plating using a Watts bath. After that, a gold coating was deposited to 1 to 2 μm by electrolytic gold plating to obtain a multilayer printed wiring board. In the multilayer printed wiring board thus obtained, there was no abnormal deposition of nickel or gold between the conductor circuits 4 exposed in the electronic component housing hole 2, and therefore no short circuit failure occurred.

【0033】(実施例4)実施例1におけるスルーホー
ル3へのめっき触媒6の付与について、pH12、液温
が35℃のめっき前処理液を用いてスルーホール3にコ
ロイドパラジウムを付着させ、次いでパラジウムを被覆
している有機ポリマーを除去するパラジウムの活性化を
行って、めっき触媒6の皮膜を形成するように変更した
以外は、実施例1と同様にして多層プリント配線板を得
た。この場合も実施例1と同様に工程の途中で電子部品
収納穴2を覆っているドライフィルム8が損傷して電子
部品収納穴2内にめっき液が侵入するというような問題
は生じなかった。そして、得られた多層プリント配線板
では、電子部品収納穴2内に露出している導体回路4間
にニッケル又は金の異常析出はなく、従ってショート不
良の発生もなかった。
(Example 4) Regarding the application of the plating catalyst 6 to the through holes 3 in Example 1, colloidal palladium was attached to the through holes 3 using a plating pretreatment liquid having a pH of 12 and a liquid temperature of 35 ° C. A multilayer printed wiring board was obtained in the same manner as in Example 1 except that palladium was activated to remove the organic polymer covering palladium and the plating catalyst 6 was changed to form a film. Also in this case, as in Example 1, there was no problem that the dry film 8 covering the electronic component storage hole 2 was damaged during the process and the plating solution entered the electronic component storage hole 2. Then, in the obtained multilayer printed wiring board, there was no abnormal deposition of nickel or gold between the conductor circuits 4 exposed in the electronic component housing hole 2, and therefore no short circuit failure occurred.

【0034】(実施例5)実施例1におけるスルーホー
ル3へのめっきについて、pHが12.5であり、液温
が20℃である無電解銅めっき液を用いてスルーホール
3に無電解銅めっきを施し、厚みが1〜2μmの銅皮膜
を形成した。次いで、pHが1であり、液温が80℃以
下であるめっき液(硫酸銅含有)を用いてスルホール3
に電解銅めっきを施してトータル厚みが10μmの銅よ
りなる金属皮膜9を形成するように変更した以外は、実
施例1と同様にして多層プリント配線板を得た。この例
の場合も実施例1と同様に、工程の途中で電子部品収納
穴2を覆っているドライフィルム8が損傷して電子部品
収納穴2内にめっき液が侵入するというような問題は生
じなかった。そして、得られた多層プリント配線板で
は、電子部品収納穴2内に露出している導体回路4間に
ニッケル又は金の異常析出はなく、従ってショート不良
の発生もなかった。
(Embodiment 5) With respect to the plating on the through holes 3 in Embodiment 1, an electroless copper plating solution having a pH of 12.5 and a liquid temperature of 20 ° C. was used to form electroless copper on the through holes 3. Plating was performed to form a copper film having a thickness of 1 to 2 μm. Then, using a plating solution (containing copper sulfate) having a pH of 1 and a liquid temperature of 80 ° C. or lower, the through hole 3
A multilayer printed wiring board was obtained in the same manner as in Example 1 except that electrolytic copper plating was applied to the substrate to form a metal film 9 made of copper having a total thickness of 10 μm. In the case of this example, as in the case of the first embodiment, the problem that the dry film 8 covering the electronic component storage hole 2 is damaged during the process and the plating solution enters the electronic component storage hole 2 occurs. There wasn't. Then, in the obtained multilayer printed wiring board, there was no abnormal deposition of nickel or gold between the conductor circuits 4 exposed in the electronic component housing hole 2, and therefore no short circuit failure occurred.

【0035】[0035]

【発明の効果】請求項1〜請求項3に係る発明の多層プ
リント配線板の製造方法では、上述のように(1)から
(5)までの工程を備えるので、導体回路を形成した複
数枚の有機系基板を、導体回路が露出している電子部品
収納穴を所定の位置に形成しながら積層、接着し、次い
で電子部品収納穴以外の箇所にスルーホールを形成し、
このスルーホールにめっきを施し、次いで電子部品収納
穴に露出している導体回路上に電解めっきを施して、最
終的に電子部品収納穴の導体回路上に金皮膜を形成して
多層プリント配線板を製造する場合に、電子部品収納穴
内の導体回路上に電解めっきを施した際のめっき金属の
異常析出を防止することができ、従って、ショート不良
の発生が低減できる。そして、さらに、(3)の工程で
電子部品収納穴を覆っているフィルム体上に析出した金
属皮膜片を除去するので、この後の工程でフィルム体を
除去することが困難となる問題や、金属皮膜片が残って
所望する導体回路が形成できないという問題を生じさせ
ることなく多層プリント配線板を製造することができ
る。
As described above, in the method for manufacturing a multilayer printed wiring board according to the first to third aspects of the present invention, since the steps (1) to (5) are included, a plurality of conductor circuits are formed. The organic substrate is laminated and adhered while forming the electronic component housing hole where the conductor circuit is exposed at a predetermined position, and then forming a through hole at a position other than the electronic component housing hole.
This through hole is plated, then electrolytic plating is applied on the conductor circuit exposed in the electronic component storage hole, and finally a gold film is formed on the conductive circuit in the electronic component storage hole to form a multilayer printed wiring board. It is possible to prevent abnormal deposition of plated metal when electrolytic plating is performed on the conductor circuit in the electronic component housing hole in the case of manufacturing, and thus to reduce the occurrence of short circuit defects. Further, since the metal film pieces deposited on the film body covering the electronic component storage hole are removed in the step (3), it is difficult to remove the film body in the subsequent steps, and The multilayer printed wiring board can be manufactured without causing the problem that the desired conductor circuit cannot be formed due to the metal film pieces remaining.

【0036】請求項4に係る発明の多層プリント配線板
の製造方法によれば、上記の請求項1〜請求項3に係る
発明の効果に加えて、フィルム体上に析出する金属皮膜
片の厚みを薄くしてその除去を容易にしようとした際に
も、スルーホールに形成するめっきによる金属皮膜の厚
みを所望の膜厚とすることができるとういう効果をも奏
する。
According to the method for manufacturing a multilayer printed wiring board of the invention according to claim 4, in addition to the effects of the inventions according to claims 1 to 3, the thickness of the metal coating piece deposited on the film body is increased. Even when the thickness of the through hole is reduced to facilitate its removal, there is an effect that the thickness of the metal film formed by plating on the through hole can be set to a desired film thickness.

【0037】請求項5及び請求項6に係る発明の多層プ
リント配線板の製造方法によれば、請求項1〜請求項3
に係る発明の効果に加えて、フィルム体上に析出した金
属皮膜片をエッチングにより除去しようとした際に、ス
ルーホールに形成しためっきによる金属皮膜がこのエッ
チングにより損傷されないとういう効果をも奏する。
According to the method for manufacturing a multilayer printed wiring board of the invention according to claims 5 and 6, claims 1 to 3 are provided.
In addition to the effect of the invention according to (1), when the metal film piece deposited on the film body is to be removed by etching, the metal film formed by plating on the through hole is not damaged by this etching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1〜請求項3に係る発明の多層プリント
配線板の製造方法をモデル的に説明する断面図である。
FIG. 1 is a model cross-sectional view illustrating a method for manufacturing a multilayer printed wiring board according to the first to third aspects of the invention.

【図2】請求項1〜請求項3に係る発明の多層プリント
配線板の製造方法をモデル的に説明する断面図である。
FIG. 2 is a model cross-sectional view illustrating a method for manufacturing a multilayer printed wiring board according to the first to third aspects of the invention.

【図3】請求項4に係る発明の多層プリント配線板の製
造方法をモデル的に説明する断面図である。
FIG. 3 is a model cross-sectional view for explaining a method for manufacturing a multilayer printed wiring board according to a fourth aspect of the invention.

【図4】請求項5及び請求項6に係る発明の多層プリン
ト配線板の製造方法をモデル的に説明する断面図であ
る。
FIG. 4 is a model cross-sectional view for explaining a method for manufacturing a multilayer printed wiring board according to the fifth and sixth aspects of the invention.

【図5】従来の多層プリント配線板の製造方法をモデル
的に説明する断面図である。
FIG. 5 is a cross-sectional view for explaining a model of a conventional method for manufacturing a multilayer printed wiring board.

【符号の説明】[Explanation of symbols]

1 有機系基板 2 電子部品収納穴 3 スルーホール 4 導体回路 5 底面 6 めっき触媒 7 接着材料 8、82 ドライフィルム 9 金属皮膜 11 金属皮膜片 12 第2次のめっき層 15 多層板 1 Organic Substrate 2 Electronic Component Storage Hole 3 Through Hole 4 Conductor Circuit 5 Bottom Surface 6 Plating Catalyst 7 Adhesive Material 8, 82 Dry Film 9 Metal Film 11 Metal Film Piece 12 Secondary Plating Layer 15 Multilayer Board

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 克明 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 石川 正治 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 兼子 醇治 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 樋口 徹 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 田宮 祐記 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsuaki Arai, 1048, Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Works Co., Ltd. (72) Shoji Ishikawa, 1048, Kadoma, Kadoma City, Osaka 72) Inventor Keiji Kaiji 1048, Kadoma, Kadoma, Osaka Prefecture, Matsushita Electric Works Co., Ltd. (72) Toru Higuchi, 1048, Kadoma, Kadoma, Osaka Prefecture, Matsushita Electric Works Co., Ltd. 1048 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Works Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 導体回路を形成した複数枚の有機系基板
を、導体回路が露出している電子部品収納穴を所定の位
置に形成しながら積層、接着し、次いで電子部品収納穴
以外の箇所にスルーホールを形成し、このスルーホール
にめっきを施して多層プリント配線板を製造する多層プ
リント配線板の製造方法において、下記の(1)から
(5)までの工程を備えることを特徴とする多層プリン
ト配線板の製造方法。 (1)スルーホールを形成した多層板に対し、スルーホ
ールを露出するようして電子部品収納穴をフィルム体で
覆う工程、(2)めっき前処理液を用いてスルーホール
にめっき触媒を付与し、次いでめっき液を用いてスルー
ホールにめっきを施して金属皮膜を形成する工程、
(3)上記(2)の工程のめっきによりフィルム体上に
析出した金属皮膜片を除去する工程、(4)残存するフ
ィルム体を除去する工程、(5)電子部品収納穴内に露
出している導体回路上に金皮膜を形成する工程。
1. A plurality of organic substrates on which conductor circuits are formed are stacked and adhered while forming an electronic component storage hole where the conductor circuit is exposed at a predetermined position, and then a portion other than the electronic component storage hole. A method for manufacturing a multilayer printed wiring board, comprising forming a through hole in a substrate and plating the through hole to manufacture a multilayer printed wiring board, characterized by comprising the following steps (1) to (5): Manufacturing method of multilayer printed wiring board. (1) The step of covering the electronic component storage hole with a film body so as to expose the through hole in the multilayer plate having the through hole formed, (2) applying a plating catalyst to the through hole using a plating pretreatment liquid. , And then plating the through holes with a plating solution to form a metal film,
(3) A step of removing the metal film pieces deposited on the film body by the plating of the step (2), (4) a step of removing the remaining film body, and (5) an exposure in the electronic component storage hole. The process of forming a gold film on a conductor circuit.
【請求項2】 フィルム体が感光性を有するドライフィ
ルムであり、前記(1)の工程における電子部品収納穴
をフィルム体で覆う方法が、多層板の両面の表面にドラ
イフィルムを貼着して電子部品収納穴及びスルーホール
をドライフィルムで覆った後、このドライフィルムを露
光及び現像して、スルーホールに対面する部分のドライ
フィルムは除去し、電子部品収納穴を覆っている部分の
ドライフィルムは残存させる方法であることを特徴とす
る請求項1記載の多層プリント配線板の製造方法。
2. The film body is a dry film having photosensitivity, and the method of covering the electronic component storage hole in the step (1) with the film body is to attach the dry film to both surfaces of the multilayer board. After covering the electronic component storage hole and the through hole with a dry film, the dry film is exposed and developed to remove the dry film in the portion facing the through hole, and the dry film in the portion covering the electronic component storage hole. The method for producing a multilayer printed wiring board according to claim 1, wherein is a method of leaving.
【請求項3】 フィルム体が感光性を有するアルカリ剥
離型のドライフィルムであり、前記(2)の工程におけ
るめっき前処理液が、pH10以下であって80℃以下
の液温であるか又はpH10を越えてpH12.5以下
の範囲内のpHであって40℃以下の液温である液であ
り、めっき液が、pH10以下であって80℃以下の液
温であるか又はpH10を越えてpH12.5以下の範
囲内のpHであって40℃以下の液温である液であるこ
とを特徴とする請求項1又は請求項2に記載の多層プリ
ント配線板の製造方法。
3. The film body is a photosensitive alkali peeling type dry film, and the pretreatment liquid for plating in the step (2) has a pH of 10 or less and a liquid temperature of 80 ° C. or less, or a pH of 10 or less. Is a liquid having a pH within the range of 12.5 or less and a liquid temperature of 40 ° C or less, and the plating liquid has a liquid temperature of 10 or less and 80 ° C or less, or a liquid temperature of 10 or more. The method for producing a multilayer printed wiring board according to claim 1 or 2, wherein the liquid has a pH within the range of 12.5 or less and a liquid temperature of 40 ° C or less.
【請求項4】 請求項1から請求項3までのいずれかに
記載の多層プリント配線板の製造方法において、(3)
の金属皮膜片を除去する工程の後であって、(4)のフ
ィルム体を除去する工程の前に、電解めっきによりスル
ーホールに再度めっきを施して、スルーホール内の金属
皮膜の膜厚を増す工程を施すことを特徴とする多層プリ
ント配線板の製造方法。
4. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein (3)
After the step of removing the metal film piece of, and before the step of removing the film body of (4), the through hole is plated again by electrolytic plating to reduce the thickness of the metal film in the through hole. A method for manufacturing a multilayer printed wiring board, which comprises performing an increasing step.
【請求項5】 請求項1から請求項4までのいずれかに
記載の多層プリント配線板の製造方法において、(2)
の工程を終えた多層板の両面に第2次のドライフィルム
を貼着し、次いで露光、現像して、スルーホールに対面
する部分の第2次のドライフィルムは残存させ、電子部
品収納穴を覆っているフィルム体上に位置する部分の第
2次のドライフィルムは除去し、次いで、(3)の工程
としてフィルム体上に析出した金属皮膜片をエッチング
により除去することを特徴とする多層プリント配線板の
製造方法。
5. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein (2)
After attaching the secondary dry film to both surfaces of the multilayer board, after which exposure and development are performed, the secondary dry film in the portion facing the through hole is left and the electronic component storage hole is formed. A multi-layer print characterized in that the second dry film in the portion located on the covering film body is removed, and then the metal film pieces deposited on the film body are removed by etching in the step (3). Wiring board manufacturing method.
【請求項6】 請求項1から請求項5までのいずれかに
記載の多層プリント配線板の製造方法において、(2)
の工程を終えた多層板の両面に第2次のドライフィルム
を貼着し、次いで露光、現像して、スルーホールに対面
する部分のみに第2次のドライフィルムを残存させ、次
いで、(3)の工程としてフィルム体上に析出した金属
皮膜片をエッチングにより除去することを特徴とする多
層プリント配線板の製造方法。
6. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein (2)
The secondary dry film is adhered to both surfaces of the multilayer board which has completed the step of 1. and then exposed and developed to leave the secondary dry film only in the portion facing the through hole, and then (3 A method for producing a multilayer printed wiring board, characterized in that the metal film pieces deposited on the film body are removed by etching in the step (4).
JP7336825A 1995-10-19 1995-12-25 Manufacture of multilayer printed-wiring board Pending JPH09172257A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7336825A JPH09172257A (en) 1995-10-19 1995-12-25 Manufacture of multilayer printed-wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27095695 1995-10-19
JP7-270956 1995-10-19
JP7336825A JPH09172257A (en) 1995-10-19 1995-12-25 Manufacture of multilayer printed-wiring board

Publications (1)

Publication Number Publication Date
JPH09172257A true JPH09172257A (en) 1997-06-30

Family

ID=26549473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7336825A Pending JPH09172257A (en) 1995-10-19 1995-12-25 Manufacture of multilayer printed-wiring board

Country Status (1)

Country Link
JP (1) JPH09172257A (en)

Similar Documents

Publication Publication Date Title
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
US7802361B2 (en) Method for manufacturing the BGA package board
KR101199807B1 (en) Method for manufacturing printed wiring board and printed wiring board
US20140090245A1 (en) Method of manufacturing printed circuit board
US5858816A (en) Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
CN101911850B (en) Method for manufacturing multilayer printed wiring board
JP2009177153A (en) Wiring substrate and its manufacturing method
JP3080366B2 (en) Electroless metal plating method and circuitized structure
JP2004031710A (en) Method for manufacturing wiring board
JPH08279678A (en) Manufacture of multilayered printed wiring board
JP4840628B2 (en) Semiconductor package substrate manufacturing method, semiconductor package manufacturing method using the method, and semiconductor package substrate and semiconductor package using these methods
JPH09172257A (en) Manufacture of multilayer printed-wiring board
JP3458809B2 (en) Printed wiring board and method of manufacturing the same
JPH08130376A (en) Manufacture of multilayer printed wiring board
JPH09321435A (en) Manufacture of multilayer printed-wiring board
JPS6233497A (en) Manufacture of multilayer circuit board
JPH09260840A (en) Multilayered printed wiring board manufacturing method
JPH09205278A (en) Manufacture of multilayer printed wiring board
JPH08181455A (en) Manufacture of multilayer printed circuit board
JPH09148747A (en) Manufacture of multilayer printed wiring board
JPH0974277A (en) Manufacture of multilayer printed wiring board
JPH1051149A (en) Method for manufacturing multi-layer printed wiring board
JPH10150270A (en) Manufacture of multilayer printed wiring board
JPH0653640A (en) Printed wiring board and manufacture thereof
JP3617880B2 (en) Manufacturing method of multilayer printed wiring board