JPH10150270A - Manufacture of multilayer printed wiring board - Google Patents

Manufacture of multilayer printed wiring board

Info

Publication number
JPH10150270A
JPH10150270A JP8308224A JP30822496A JPH10150270A JP H10150270 A JPH10150270 A JP H10150270A JP 8308224 A JP8308224 A JP 8308224A JP 30822496 A JP30822496 A JP 30822496A JP H10150270 A JPH10150270 A JP H10150270A
Authority
JP
Japan
Prior art keywords
film
film body
hole
multilayer
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8308224A
Other languages
Japanese (ja)
Inventor
Daisuke Kanetani
大介 金谷
Kazunobu Morioka
一信 盛岡
Naohito Fukuya
直仁 福家
Hiroki Tamiya
裕記 田宮
Junji Kaneko
醇治 兼子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP8308224A priority Critical patent/JPH10150270A/en
Publication of JPH10150270A publication Critical patent/JPH10150270A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayer printed wiring board, wherein no plating film is deposited on a film, and the film is easily removed off after a plating process is carried out when plating catalyst is applied to a through-hole after an electronic part housing hole provided in a multilayer board is masked with a film, furthermore a plating film is formed, and then the film is removed off for the formation of a multilayer printed wiring board. SOLUTION: A board equipped with a copper foil 7 located by surrounding the opening edge of an electronic housing hole is used as an outer board, and a method where a multilayer printed wiring board is manufactured comprises a first process where a through-hole 3 is provided in a multilayer board so as to be exposed out of its surface, and a film 8 is formed so as to mask an electronic part housing hole, making the copper film 7 exposed on its periphery, a second process where plating catalyst 11 is applied to the surface of the multilayer board and the inside of the through-hole, and a third process where the copper film 7 coming into contact with the outer surface of the film 8 and the plating catalyst 11 attached to the surface of the film 8 are turned non-conductive through a certain treatment.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば電子機器、
電気機器、コンピューター、通信機器等に用いられるピ
ングリッドアレイ(PGA)、ボールグリッドアレイ
(BGA)、チップキャリア等の半導体チップやチップ
部品を収納する装置に使用される多層プリント配線板の
製造方法に関する。
TECHNICAL FIELD The present invention relates to, for example, electronic equipment,
The present invention relates to a method for manufacturing a multilayer printed wiring board used for a device that stores semiconductor chips and chip components such as a pin grid array (PGA), a ball grid array (BGA), and a chip carrier used for electric devices, computers, communication devices, and the like. .

【0002】[0002]

【従来の技術】近年、半導体チップやチップ部品等の電
子部品は軽薄短小化が進んでいる。それに伴い電子部品
を搭載するための多層プリント配線板も高密度化されて
きている。また、半導体チップを搭載する基板としては
従来セラミック素材のものが用いられていたが、セラミ
ック素材のものは高価であることから、高密度化が可能
で低価格を実現できる有機系基板を使用した多層プリン
ト配線板が用いられるようになってきた。なお、半導体
チップを搭載する基板では、半導体チップを収納するた
めの収納穴と、搭載する半導体チップとの接合、あるい
は結線(ボンディング)のために表面に金皮膜を有する
導体回路とを備えるのが一般的である。
2. Description of the Related Art In recent years, electronic parts such as semiconductor chips and chip parts have been reduced in size and weight. Accordingly, multilayer printed wiring boards for mounting electronic components have also been increased in density. Conventionally, ceramic substrates were used as substrates on which semiconductor chips were mounted.However, ceramic substrates were expensive, so organic substrates that could be densified and realized at low prices were used. Multilayer printed wiring boards have been used. In addition, the substrate on which the semiconductor chip is mounted is provided with a storage hole for storing the semiconductor chip and a conductor circuit having a gold film on the surface for bonding or connecting (bonding) with the mounted semiconductor chip. General.

【0003】このような半導体チップ等を収納する収納
穴を備える多層プリント配線板の製造方法として、本発
明者等は図3〜図5に示すようなフィルム体で収納穴を
マスクする方法を検討した。この方法は、図3(a)に
示す導体回路4を形成した複数枚の有機系基板1a、1
b、1cを用いて、図3(b)に示すように、導体回路
4が露出している凹状の電子部品収納穴2を所定の位置
に形成しながら、接着材料5を介して積層し、次いで接
着して多層板15とした後、図4(c)に示すように、
スルーホール3を形成する。次いで、多層板15の両表
面の全体にドライフィルムを貼着した後、このドライフ
ィルムを露光、現像して、スルーホール3と対面する部
分のドライフィルムは除去し、それ以外の部分のドライ
フィルムは残すことにより、電子部品収納穴2の開口端
部をドライフィルムというフィルム体8でマスクする
〔図4(d)〕。次いで、多層板15の両表面及びスル
ーホール3に、いわゆるダイレクトプレーティングと称
される工法に基づき、パラジウム、カーボン等のメッキ
触媒11(導電性物質)を付着させた〔図4(e)〕
後、電気メッキを施して、スルーホール3内にメッキ皮
膜9を形成する〔図5(f)〕。次いで、フィルム体8
(ドライフィルム)を除去して〔図5(g)〕多層プリ
ント配線板を製造する方法である。
As a method of manufacturing such a multilayer printed wiring board having a storage hole for storing a semiconductor chip or the like, the present inventors have studied a method of masking the storage hole with a film as shown in FIGS. did. This method uses a plurality of organic substrates 1a, 1a,
As shown in FIG. 3 (b), while forming the concave electronic component housing hole 2 where the conductive circuit 4 is exposed at a predetermined position, using the adhesive materials 5 and 1c, Then, after bonding to form a multilayer board 15, as shown in FIG.
A through hole 3 is formed. Next, after attaching a dry film to the whole of both surfaces of the multilayer board 15, the dry film is exposed and developed to remove the dry film facing the through hole 3 and to remove the dry film in the other portions. Is left, the opening end of the electronic component storage hole 2 is masked with a film body 8 called a dry film (FIG. 4D). Next, a plating catalyst 11 (conductive material) such as palladium or carbon was adhered to both surfaces of the multilayer plate 15 and the through holes 3 based on a so-called direct plating method (FIG. 4E).
Thereafter, electroplating is performed to form a plating film 9 in the through-hole 3 (FIG. 5F). Next, the film body 8
(FIG. 5 (g)) is a method of manufacturing a multilayer printed wiring board by removing (dry film).

【0004】しかし、この図3〜図5に示す方法では、
電気メッキでスルーホール3内に析出させるメッキ皮膜
9が、図6に示すように、フィルム体8の上にも成長
し、フィルム体8の除去が困難となるという問題があっ
た。これは、パラジウム等のメッキ触媒が、フィルム体
8の上にも付着するため、本来、フィルム体8で覆われ
ていない部分にのみ析出さすべきメッキ皮膜9が、フィ
ルム体8の上にも析出するものと考えられる。
However, in the method shown in FIGS. 3 to 5,
As shown in FIG. 6, the plating film 9 deposited in the through hole 3 by electroplating also grows on the film body 8, and there is a problem that the removal of the film body 8 becomes difficult. This is because a plating catalyst such as palladium adheres to the film body 8, so that the plating film 9, which should originally be deposited only on the portion not covered by the film body 8, is deposited on the film body 8. It is thought to be.

【0005】[0005]

【発明が解決しようとする課題】本発明は上記のような
事情に鑑みてなされたものであって、その目的とすると
ころは、導体回路を形成している複数枚の有機系基板
を、導体回路が露出している電子部品収納穴を所定の位
置に形成しながら積層、接着して多層板とし、次いで、
この多層板の電子部品収納穴以外の箇所にスルーホール
を形成し、次いで、スルーホールは露出させた状態で、
電子部品収納穴をフィルム体でマスクした後で、スルー
ホールにメッキ触媒を付与し、次いで、スルーホールに
メッキ皮膜を形成した後、フィルム体を除去して多層プ
リント配線板を製造する多層プリント配線板の製造方法
であって、スルーホールにメッキ皮膜を形成する際に、
フィルム体上にメッキ皮膜が析出せず、従って、メッキ
工程の後のフィルム体の除去が容易にできる多層プリン
ト配線板の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for forming a plurality of organic substrates forming a conductor circuit by using a conductor. While forming the electronic component storage hole where the circuit is exposed at a predetermined position, it is laminated and bonded to form a multilayer board, and then
Form a through hole at a place other than the electronic component storage hole of this multilayer board, and then, with the through hole exposed,
After masking the electronic component storage holes with a film body, apply a plating catalyst to the through-holes, then form a plating film on the through-holes, and then remove the film body to manufacture a multilayer printed wiring board. It is a method of manufacturing a plate, and when forming a plating film on a through hole,
An object of the present invention is to provide a method for manufacturing a multilayer printed wiring board in which a plating film is not deposited on a film body, and therefore, the film body after the plating step can be easily removed.

【0006】[0006]

【課題を解決するための手段】請求項1に係る発明の多
層プリント配線板の製造方法は、複数枚の有機系基板を
積層、接着して、導体回路が露出している電子部品収納
穴を所定の位置に備える多層板を形成し、次いで、この
多層板の電子部品収納穴以外の箇所にスルーホールを形
成し、このスルーホールに電気メッキを施して多層プリ
ント配線板を製造する多層プリント配線板の製造方法に
おいて、電子部品収納穴の開口端部を形成する外層用基
板として、電子部品収納穴の開口端部の周囲となる位置
に、銅膜を備える外層用基板を使用すると共に、下記の
(1)から(5)までの工程を備えることを特徴とす
る。 (1)スルーホールを形成した多層板の表面に、スルー
ホールは露出させるようにして、電子部品収納穴をマス
クしているフィルム体を形成する工程であって、このフ
ィルム体の外周に銅膜が露出するようにフィルム体を形
成する工程; (2)多層板の表面及びスルーホール内にメッキ触媒を
付着させる工程; (3)前記フィルム体の外周と接する銅膜と、フィルム
体の表面に付着したメッキ触媒とを電気的に絶縁するた
めの非導電化処理を施す工程; (4)電気メッキを施してスルーホールに金属皮膜を形
成する工程; (5)フィルム体を除去する工程。
According to a first aspect of the present invention, there is provided a method for manufacturing a multilayer printed wiring board, comprising the steps of laminating and bonding a plurality of organic substrates to form an electronic component housing hole in which a conductive circuit is exposed. Forming a multilayer board provided at a predetermined position, then forming a through hole in a place other than the electronic component housing hole of the multilayer board, and electroplating the through hole to manufacture a multilayer printed wiring board In the method for manufacturing a board, as the outer layer substrate forming the opening end of the electronic component housing hole, at a position around the opening end of the electronic component housing hole, using the outer layer substrate having a copper film, (1) to (5). (1) A step of forming a film body masking the electronic component housing holes by exposing the through holes on the surface of the multilayer board having the through holes formed therein, wherein a copper film is formed around the outer periphery of the film body. (2) a step of depositing a plating catalyst on the surface of the multilayer board and in the through holes; and (3) a copper film in contact with the outer periphery of the film body and a surface of the film body. (4) a step of applying a non-conductive treatment for electrically insulating the deposited plating catalyst from the adhered plating catalyst; (4) a step of forming a metal film on the through-hole by performing electroplating; and (5) a step of removing the film body.

【0007】請求項2に係る発明の多層プリント配線板
の製造方法は、請求項1記載の製造方法において、
(3)の工程における非導電化処理が、溶液中に浸漬し
た多層板に超音波を照射し、フィルム体の周辺部と銅膜
とを離間させて、メッキ触媒の付着していないフィルム
体の表面を、フィルム体の周辺部に露出させる処理であ
ることを特徴とする。
According to a second aspect of the present invention, there is provided a method for manufacturing a multilayer printed wiring board, comprising the steps of:
In the non-conductive treatment in the step (3), the multilayer board immersed in the solution is irradiated with ultrasonic waves to separate the periphery of the film body and the copper film from each other, thereby forming a film body having no plating catalyst attached. The surface is exposed to the peripheral portion of the film body.

【0008】請求項3に係る発明の多層プリント配線板
の製造方法は、請求項1記載の製造方法において、
(3)の工程における非導電化処理が、銅膜のソフトエ
ッチングを行い、フィルム体の外周と接する銅膜の表面
部を除去して、メッキ触媒の付着していないフィルム体
の表面を、フィルム体の周辺部に露出させる処理である
ことを特徴とする。
According to a third aspect of the present invention, there is provided a method for manufacturing a multilayer printed wiring board, comprising the steps of:
The non-conductive treatment in the step (3) performs soft etching of the copper film, removes the surface of the copper film in contact with the outer periphery of the film, and removes the surface of the film without the plating catalyst from the film. It is characterized in that it is a process of exposing to the peripheral part of the body.

【0009】請求項4に係る発明の多層プリント配線板
の製造方法は、請求項3記載の製造方法において、
(3)の工程における非導電化処理が、銅膜のソフトエ
ッチングを行い、フィルム体の外周と接する銅膜の表面
部を除去すると共に、溶液中に浸漬した多層板に超音波
を照射し、フィルム体の周辺部と銅膜とを離間させて、
メッキ触媒の付着していないフィルム体の表面をフィル
ム体の周辺部に露出させる処理であることを特徴とす
る。
According to a fourth aspect of the present invention, there is provided the method for manufacturing a multilayer printed wiring board according to the third aspect of the invention.
The non-conductive treatment in the step (3) performs soft etching of the copper film, removes the surface of the copper film in contact with the outer periphery of the film body, and irradiates the multilayer board immersed in the solution with ultrasonic waves. Separating the periphery of the film body and the copper film,
The process is characterized in that the surface of the film body to which the plating catalyst is not attached is exposed to the periphery of the film body.

【0010】[0010]

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0011】図3(a)に示すように、銅よりなる導体
回路4を形成した複数枚の有機系基板1a、1b、1c
を導体回路4が露出している電子部品収納穴2を所定の
位置に形成しながら積層、接着して、図3(b)に示す
ように、導体回路4が露出している電子部品収納穴2を
所定の位置に備える多層板15を形成する。有機系基板
としては、例えばエポキシ樹脂ガラス布基材銅張積層
板、ポリイミド樹脂ガラス布基材銅張積層板などを使用
することができる。この実施の形態における有機系基板
1a、1b、1cには、その略中央部に開口部を設けて
いて、同じく開口部を有する接着材料5を介して接着す
ることにより、これらの開口部が電子部品収納穴2を形
成するようになっている。そして、電子部品収納穴2の
開口端部を形成する外層用基板1a、1cは、電子部品
収納穴2の開口端部の周囲となる位置に、銅膜8を備え
ている。銅膜8を備えるようにする方法については、特
に限定はなく、例えば、外層用基板として回路形成して
いない銅張積層板をそのまま使用する方法や、銅よりな
る外層回路(導体回路4)を銅膜8とする方法等で行う
ことができる。なお、この実施の形態では、電子部品収
納穴2は両側に開口端部がある形状となっているが、片
側のみに開口端部がある場合にも本発明は適用できる。
As shown in FIG. 3A, a plurality of organic substrates 1a, 1b, 1c on which a conductor circuit 4 made of copper is formed.
The electronic component housing holes 2 where the conductor circuits 4 are exposed are laminated and adhered while forming the electronic component housing holes 2 where the conductor circuits 4 are exposed, as shown in FIG. 2 is formed at a predetermined position. As the organic substrate, for example, an epoxy resin glass cloth base copper-clad laminate, a polyimide resin glass cloth base copper-clad laminate, or the like can be used. The organic substrates 1a, 1b, and 1c in this embodiment are provided with openings at substantially central portions thereof, and are bonded to each other through an adhesive material 5 having the openings, so that these openings become electronic. The component storage hole 2 is formed. The outer layer substrates 1 a and 1 c forming the opening end of the electronic component housing hole 2 are provided with a copper film 8 at a position around the opening end of the electronic component housing hole 2. The method for providing the copper film 8 is not particularly limited. For example, a method in which a copper-clad laminate having no circuit formed as an outer layer substrate is used as it is, or an outer layer circuit made of copper (conductor circuit 4) is used. It can be performed by a method of forming the copper film 8 or the like. In this embodiment, the electronic component housing hole 2 has a shape having an open end on both sides, but the present invention can be applied to a case where only one side has an open end.

【0012】上記で得た多層板15の電子部品収納穴2
以外の箇所に、図4(c)に示すように、スルーホール
3を形成する。スルーホール3の形成法は、従来用いら
れている方法を採用でき、例えばドリル加工によって形
成することができる。次に、多層板15の両表面の全体
にアルカリ剥離型のドライフィルムを貼着した後、この
ドライフィルムを露光、現像して、スルーホール3と対
面する部分のドライフィルムは除去し、それ以外の部分
のドライフィルムは残すことにより、図4(d)に示す
ように、電子部品収納穴2の開口端部をドライフィルム
というフィルム体8でマスクしている状態にする。ここ
で、電子部品収納穴2をマスクしているフィルム体8の
外周には銅膜7が露出している状態となるようにフィル
ム体8を形成する。なお、ドライフィルムの現像は、炭
酸ナトリウム等の弱アルカリ性のものを使用して行うこ
とができる。本発明では、フィルム体8はドライフィル
ムに制限されることはなく、後の工程で破壊されないフ
ィルムであればよい。
The electronic component receiving hole 2 of the multilayer board 15 obtained above.
At other locations, through holes 3 are formed as shown in FIG. The through hole 3 can be formed by a conventionally used method, for example, by drilling. Next, after an alkaline release type dry film is attached to both surfaces of the multilayer board 15, the dry film is exposed and developed to remove the dry film in a portion facing the through hole 3. 4D, the opening end of the electronic component storage hole 2 is masked by a film body 8 called a dry film, as shown in FIG. 4D. Here, the film body 8 is formed such that the copper film 7 is exposed on the outer periphery of the film body 8 masking the electronic component housing hole 2. The development of the dry film can be performed using a weakly alkaline material such as sodium carbonate. In the present invention, the film body 8 is not limited to a dry film, and may be any film that is not destroyed in a subsequent step.

【0013】次に、図4(e)に示すように、多層板1
5の両表面及びスルーホール3内にメッキ触媒11を付
着させる。このメッキ触媒11の付着工程は、通常、ス
ルーホール3内の脱脂工程、ソフトエッチング等による
スルーホール3内に露出している内層回路表面の洗浄工
程、電荷調整によるスルーホール3内の吸着条件のコン
ディショニング工程、メッキ触媒11の付着工程等から
なり、メッキ触媒11であるカーボンやパラジウムの付
着を円滑に行うことが望ましい。なお、電子部品収納穴
2の開口端部をマスクするフィルム体8としてアルカリ
剥離型のドライフィルムを使用する場合には、メッキ触
媒11の付着工程で使用する液体は、pH10程度以下
にすることが、ドライフィルムの損傷が防止されるので
望ましい。また、メッキ触媒11として、パラジウムコ
ロイドを用いる場合には、吸着力の安定化のために、ス
ズ等の成分を混在させてもよい。
Next, as shown in FIG.
The plating catalyst 11 is attached to both surfaces of the substrate 5 and the inside of the through hole 3. Usually, the step of attaching the plating catalyst 11 includes a degreasing step in the through hole 3, a cleaning step of the inner layer circuit surface exposed in the through hole 3 by soft etching or the like, and an adsorption condition in the through hole 3 by charge adjustment. It comprises a conditioning step, a step of attaching the plating catalyst 11, and the like. It is desirable that carbon and palladium as the plating catalyst 11 be attached smoothly. When an alkali peeling type dry film is used as the film body 8 for masking the opening end of the electronic component housing hole 2, the pH of the liquid used in the step of attaching the plating catalyst 11 should be about 10 or less. This is desirable because damage to the dry film is prevented. When a palladium colloid is used as the plating catalyst 11, a component such as tin may be mixed for stabilizing the adsorbing power.

【0014】次に、フィルム体8の外周にある銅膜7
と、フィルム体8の表面に付着したメッキ触媒11とを
電気的に絶縁するための非導電化処理を施す。
Next, the copper film 7 on the outer periphery of the film body 8
And a non-conductive treatment for electrically insulating the plating catalyst 11 attached to the surface of the film body 8.

【0015】この非導電化処理法の一つとして、溶液中
に浸漬した多層板15に超音波を照射し、フィルム体8
の周辺部と銅膜7とを離間させて、メッキ触媒11の付
着していないフィルム体8の表面を、フィルム体8の周
辺部に露出させる方法がある。このようにしてフィルム
体8の周辺部と、銅膜7とを離間させた状態を、モデル
的に図1に示す。図1は、図4(e)のイの部分の拡大
図であって、フィルム体8の周辺部と銅膜7の間に隙間
を形成し、メッキ触媒11の付着していないフィルム体
8の表面を、フィルム体8の周辺部に露出させている状
態を示している。ここで多層板15を浸漬する溶液とし
ては、水でも構わないが、銅表面の酸化を防止するため
に、5〜10重量%の濃度の硫酸水溶液や塩酸水溶液等
の脱スマット効果のある溶液であることが望ましい。
As one of the non-conductive treatment methods, the multilayer plate 15 immersed in a solution is irradiated with ultrasonic waves,
Is separated from the copper film 7 to expose the surface of the film body 8 to which the plating catalyst 11 is not attached to the periphery of the film body 8. FIG. 1 schematically shows a state in which the peripheral portion of the film body 8 and the copper film 7 are separated from each other. FIG. 1 is an enlarged view of a portion a of FIG. 4E, in which a gap is formed between the peripheral portion of the film body 8 and the copper film 7 and the film body 8 to which the plating catalyst 11 is not attached. The state where the surface is exposed to the peripheral part of the film body 8 is shown. The solution for immersing the multilayer board 15 may be water, but in order to prevent oxidation of the copper surface, a solution having a desmutting effect such as a sulfuric acid aqueous solution or a hydrochloric acid aqueous solution having a concentration of 5 to 10% by weight is used. Desirably.

【0016】非導電化処理法の別の方法として、ソフト
エッチング液を用いて銅膜7のソフトエッチングを行
い、フィルム体8の外周と接する銅膜8の表面部を除去
して、メッキ触媒11の付着していないフィルム体8の
表面を、フィルム体8の周辺部に露出させる方法があ
る。このようにしてフィルム体8の周辺部と、銅膜7と
を離間させた状態を、モデル的に図2に示す。図2は、
図4(e)のイの部分の拡大図であって、銅膜7のソフ
トエッチングを行って、フィルム体8の周辺部と銅膜7
の間に隙間を形成し、メッキ触媒11の付着していない
フィルム体8の表面を、フィルム体8の周辺部に露出さ
せている状態を示している。ソフトエッチング液として
は、特に制約はないが、過硫酸ナトリウム系ソフトエッ
チング液や、硫酸−過酸化水素系ソフトエッチング液が
例示でき、エッチングレートを制御する目的や、銅膜7
の表面の油状の汚染物質に対応させるために、アルコー
ル類や低分子量の有機酸等の有機成分を含有させること
もできる。そして、ソフトエッチングの工程を経ること
により、スルーホール内に露出している内層回路の銅表
面にある、余剰のパラジウムやカーボン等のメッキ触媒
が除去されるので、後の電気メッキによるメッキ皮膜と
内層回路の密着性が向上するという効果も達成される。
なお、ソフトエッチングの後で、0.1kgf/cm2 以上の
水圧でスプレー洗浄すると、メッキ触媒11の付着して
いないフィルム体8の表面を、より効率的に露出するこ
とができるので好ましい。
As another method of the non-conductive treatment method, the copper film 7 is soft-etched using a soft etching solution to remove the surface portion of the copper film 8 in contact with the outer periphery of the film body 8, and the plating catalyst 11 is removed. There is a method of exposing the surface of the film body 8 to which no is adhered to the periphery of the film body 8. FIG. 2 schematically shows a state in which the peripheral portion of the film body 8 and the copper film 7 are separated from each other. FIG.
FIG. 4E is an enlarged view of a portion a of FIG. 4E, in which the copper film 7 is soft-etched so that the periphery of the film body 8 and the copper film
A state is shown in which a gap is formed between the film bodies 8 and the surface of the film body 8 to which the plating catalyst 11 is not attached is exposed to the periphery of the film body 8. The soft etching solution is not particularly limited, and examples thereof include a sodium persulfate-based soft etching solution and a sulfuric acid-hydrogen peroxide-based soft etching solution.
Organic components such as alcohols and low-molecular-weight organic acids can also be contained in order to deal with oily contaminants on the surface of. Then, through a soft etching process, excess plating catalyst such as palladium or carbon on the copper surface of the inner layer circuit exposed in the through hole is removed, so that the plating film formed by the subsequent electroplating is removed. The effect of improving the adhesion of the inner layer circuit is also achieved.
It is preferable to perform spray cleaning with a water pressure of 0.1 kgf / cm 2 or more after the soft etching because the surface of the film body 8 to which the plating catalyst 11 is not adhered can be more efficiently exposed.

【0017】また、上記の2つの非導電化処理法を応用
した方法として、銅膜のソフトエッチングを行い、フィ
ルム体の外周と接している銅膜の表面部を除去すると共
に、溶液中に浸漬した多層板に超音波を照射し、フィル
ム体の周辺部と銅膜とを離間させて、メッキ触媒の付着
していないフィルム体の表面をフィルム体の周辺部に露
出させる方法がある。そして、ソフトエッチングによっ
てフィルム体の周辺部と、銅膜との離間を容易に達成す
るために、ソフトエッチング液に有機成分を添加するこ
とが好ましく、特に、ノルマルプロピルアルコール、イ
ソプロピルアルコール等の低分子アルコールや、メタス
ルホン酸、エンタスルホン酸、ギ酸、酢酸等の有機酸を
添加することが望ましい。また、ソフトエッチングを行
った後の超音波の照射の際に多層板を浸漬しておく溶液
については、前記したように、水でも構わないが、銅表
面の酸化を防止するために、5〜10重量%の濃度の硫
酸水溶液や塩酸水溶液等の脱スマット効果のある溶液で
あることが望ましい。なお、ソフトエッチングを行った
後、溶液中に浸漬した多層板に超音波を照射する一連の
工程を経ることにより、スルーホール内に露出している
内層回路の銅表面にある、余剰のパラジウムやカーボン
等のメッキ触媒が除去されるので、後の電気メッキによ
るメッキ皮膜と内層回路の密着性が向上するという効果
も達成される。
In addition, as a method applying the above two non-conductive treatment methods, a copper film is soft-etched to remove a surface portion of the copper film in contact with the outer periphery of the film body and dipped in a solution. There is a method of irradiating the multilayered board with ultrasonic waves to separate the peripheral portion of the film body from the copper film, thereby exposing the surface of the film body to which the plating catalyst does not adhere to the periphery of the film body. Then, in order to easily achieve the separation between the peripheral portion of the film body and the copper film by soft etching, it is preferable to add an organic component to the soft etching solution, particularly, low-molecular-weight compounds such as normal propyl alcohol and isopropyl alcohol. It is desirable to add an organic acid such as alcohol, metasulfonic acid, entsulfonic acid, formic acid, and acetic acid. As for the solution in which the multilayer board is immersed at the time of ultrasonic irradiation after performing soft etching, water may be used as described above, but in order to prevent oxidation of the copper surface, 5 to 5 is used. A solution having a desmutting effect, such as a 10% by weight aqueous solution of sulfuric acid or an aqueous solution of hydrochloric acid, is desirable. In addition, after performing soft etching, by passing a series of steps of irradiating ultrasonic waves to the multilayer board immersed in the solution, excess palladium on the copper surface of the inner layer circuit exposed in the through hole and Since the plating catalyst such as carbon is removed, the effect of improving the adhesion between the plating film and the inner layer circuit by the subsequent electroplating is also achieved.

【0018】上記のようにして、フィルム体8の外周と
接する銅膜7と、フィルム体8の表面に付着したメッキ
触媒11とを電気的に絶縁するための非導電化処理を施
した後、必要であればメッキ触媒11の活性化を行い、
次いで、多層板15を、硫酸銅等を含む電気メッキ液に
浸漬し、スルーホール3内のメッキ触媒11に通電する
ことにより、電気メッキを施して、図5(f)に示すよ
うに、スルーホール3にメッキ皮膜9を形成する。スル
ーホール3内のメッキ触媒11に通電する方法について
は、特に限定はなく、スルーホール3内のメッキ触媒1
1と導通している内層回路を多層板15の端部まで延長
しておき、多層板15の端部においてザグリ等の方法で
この内層回路を露出させる方法や、外層用基板1a又は
1cに備える銅膜7として回路を形成していない銅箔を
用い、この銅箔を給電層としてスルーホール3内のメッ
キ触媒11に通電し、電気メッキを施した後で、この銅
箔に回路を形成する方法等でスルーホール3内のメッキ
触媒11に通電することができる。
As described above, after the copper film 7 in contact with the outer periphery of the film body 8 and the plating catalyst 11 attached to the surface of the film body 8 are subjected to a non-conductive treatment for electrically insulating them, Activate the plating catalyst 11 if necessary,
Next, the multilayer board 15 is immersed in an electroplating solution containing copper sulfate or the like, and the plating catalyst 11 in the through hole 3 is energized to perform electroplating, and as shown in FIG. A plating film 9 is formed in the hole 3. The method of supplying electricity to the plating catalyst 11 in the through-hole 3 is not particularly limited, and the plating catalyst 1 in the through-hole 3 may be energized.
An inner layer circuit that is electrically connected to 1 is extended to the end of the multilayer board 15 and the inner layer circuit is exposed at the end of the multilayer board 15 by a counterbore method or the like, or provided on the outer layer substrate 1a or 1c. A copper foil having no circuit formed thereon is used as the copper film 7, and the copper foil is used as a power supply layer to supply electricity to the plating catalyst 11 in the through hole 3 to perform electroplating, and then a circuit is formed on the copper foil. The plating catalyst 11 in the through hole 3 can be energized by a method or the like.

【0019】次いで、フィルム体8を除去して、図5
(g)に示すような多層プリント配線板を得る。フィル
ム体8がアルカリ剥離型のドライフィルムである場合に
は、アルカリ溶液に浸漬することにより、フィルム体8
を剥離、除去することができる。さらに、得られた多層
プリント配線板に対し、所望の膜厚のニッケル皮膜や、
金皮膜を電気メッキにより、導体回路4の表面に形成す
ることも可能である。
Next, the film body 8 is removed, and FIG.
A multilayer printed wiring board as shown in (g) is obtained. When the film body 8 is an alkali-peelable dry film, the film body 8 is immersed in an alkali solution to form the film body 8.
Can be peeled and removed. Furthermore, for the obtained multilayer printed wiring board, a nickel film having a desired film thickness,
It is also possible to form a gold film on the surface of the conductor circuit 4 by electroplating.

【0020】[0020]

【実施例】以下、本発明を図面を参照しながら実施例に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the drawings.

【0021】(実施例1)図3(a)に示すように、ポ
リイミド樹脂ガラス布基材銅張積層板に導体回路4を形
成した3枚の有機系基板1a、1b、1c及び接着材料
5として使用するポリイミド樹脂ガラス布基材プリプレ
グを準備した。各有機系基板1a、1b、1c及び接着
材料5には電子部品収納穴2を形成するための四角形の
くり抜き部分を設けておき、各有機系基板及び接着材料
を図3(b)に示すように、積層し、次いで加熱、加圧
して接着して、導体回路4が段差部に露出している電子
部品収納穴2を形成して一体化した多層板15を得た。
電子部品収納穴2の開口端部を形成する外層用基板1
a、1cには、銅膜7よりなる外層の導体回路4を予め
形成していて、電子部品収納穴2の開口端部の周囲とな
る位置に銅膜7が存在するようにした。
Example 1 As shown in FIG. 3A, three organic substrates 1a, 1b, 1c and a bonding material 5 each having a conductive circuit 4 formed on a polyimide resin glass cloth base copper-clad laminate. A polyimide resin glass cloth base material prepreg to be used as a prepreg was prepared. Each of the organic substrates 1a, 1b, 1c and the adhesive material 5 is provided with a rectangular hollow portion for forming the electronic component housing hole 2, and the organic substrates and the adhesive material are as shown in FIG. 3 (b). Then, heating and pressurizing were performed, followed by bonding to form a multilayer board 15 in which the electronic component housing holes 2 in which the conductor circuits 4 were exposed at the steps were formed and integrated.
Outer layer substrate 1 forming opening end of electronic component storage hole 2
In a and 1c, the outer conductive circuit 4 made of the copper film 7 was previously formed, and the copper film 7 was present at a position around the opening end of the electronic component housing hole 2.

【0022】上記で得た多層板15の電子部品収納穴2
以外の箇所に、図4(c)に示すように、スルーホール
3をドリル加工にて形成した。次に、多層板15の両表
面の全体にアルカリ剥離型のドライフィルム(日本合成
化学社製、品番411Y−50)を貼着した後、このド
ライフィルムを露光、現像して、スルーホール3と対面
する部分のドライフィルムは除去し、それ以外の部分の
ドライフィルムは残すことにより、図4(d)に示すよ
うに、電子部品収納穴2の開口端部をドライフィルムと
いうフィルム体8でマスクしている状態にした。ここ
で、電子部品収納穴2をマスクしているフィルム体8の
外周には銅膜7が露出している状態となるようにフィル
ム体8を形成した。
The electronic component storage hole 2 of the multilayer board 15 obtained above.
As shown in FIG. 4C, through holes 3 were formed by drilling at locations other than the above. Next, an alkali peeling type dry film (manufactured by Nippon Synthetic Chemical Co., Ltd., product number 411Y-50) is adhered to both surfaces of the multilayer board 15, and the dry film is exposed and developed to form a through hole 3. By removing the dry film on the facing portion and leaving the dry film on the other portions, the opening end of the electronic component housing hole 2 is masked with a film body 8 called a dry film, as shown in FIG. I was in the state. Here, the film body 8 was formed so that the copper film 7 was exposed on the outer periphery of the film body 8 masking the electronic component housing hole 2.

【0023】次に、pH10以下、液温60℃以下のメ
ッキ前処理液を用いて、図4(e)に示すように、多層
板15の両表面及びスルーホール3内にメッキ触媒11
となる有機コロイド状のパラジウムを付着させ、次い
で、パラジウムを被覆している有機パラジウムの活性化
を行って、メッキ触媒11の皮膜を形成した。この後、
10重量%の濃度の硫酸水溶液中に多層板15を浸漬し
た状態で、超音波照射装置(サンレックス社製、商品名
CleanRex、品番S-2860E 、出力1MHZ)を用いて、超音波
を10分間照射し、フィルム体8の周辺部と銅膜7とを
離間させて、図1に示すように、メッキ触媒11の付着
していないフィルム体8の表面を、フィルム体8の周辺
部に露出させて、銅膜7とフィルム体8の表面に付着し
たメッキ触媒11とを電気的に絶縁した。
Next, as shown in FIG. 4E, a plating catalyst 11 is applied to both surfaces of the multilayer plate 15 and in the through holes 3 using a plating pretreatment liquid having a pH of 10 or less and a liquid temperature of 60 ° C. or less.
Then, organic colloidal palladium was adhered, and then the organic palladium coating the palladium was activated to form a film of the plating catalyst 11. After this,
In a state where the multilayer board 15 is immersed in a 10% by weight aqueous sulfuric acid solution, an ultrasonic irradiation apparatus (manufactured by Sunlex, trade name)
Using CleanRex, product number S-2860E, output 1MHZ), irradiate ultrasonic waves for 10 minutes to separate the peripheral portion of the film body 8 from the copper film 7 and attach the plating catalyst 11 as shown in FIG. The surface of the uncoated film body 8 was exposed to the periphery of the film body 8 to electrically insulate the copper film 7 from the plating catalyst 11 attached to the surface of the film body 8.

【0024】次いで、多層板15を、硫酸銅等を含む電
気メッキ液に浸漬し、通電することにより、電気メッキ
を施して、図5(f)に示すように、スルーホール3の
内壁に銅よりなるメッキ皮膜9を形成し、次いで、多層
板15をアルカリ溶液に浸漬することによりフィルム体
8を除去して、多層プリント配線板を得た。さらに、得
られた多層プリント配線板の露出している導体回路4に
対し、電気ニッケルメッキ法を用いてニッケル皮膜を形
成し、次いで電気金メッキ法を用いて金皮膜を形成し、
導体回路4の表面に金層を備える多層プリント配線板を
得た。
Next, the multilayer plate 15 is immersed in an electroplating solution containing copper sulfate or the like, and is energized to perform electroplating. As shown in FIG. A plating film 9 was formed, and then the multilayer body 15 was immersed in an alkaline solution to remove the film body 8 to obtain a multilayer printed wiring board. Further, a nickel film is formed on the exposed conductor circuit 4 of the obtained multilayer printed wiring board by using an electric nickel plating method, and then a gold film is formed by using an electric gold plating method.
A multilayer printed wiring board having a gold layer on the surface of the conductor circuit 4 was obtained.

【0025】この、実施例1では、スルーホール3にメ
ッキ皮膜9を形成した際に、フィルム体8上にはメッキ
皮膜9が析出せず、従って、メッキ工程の後のフィルム
体8の除去は容易に行うことができた。
In the first embodiment, when the plating film 9 is formed in the through hole 3, the plating film 9 does not deposit on the film body 8. Therefore, the removal of the film body 8 after the plating step is not required. Could be done easily.

【0026】(実施例2)実施例1と同様にして、導体
回路4が段差部に露出している電子部品収納穴2を形成
して一体化した多層板15を得た。次いで、実施例1と
同様にして、図4(d)に示すように、電子部品収納穴
2の開口端部をドライフィルムというフィルム体8でマ
スクしていて、フィルム体8の外周には銅膜7が露出し
ている状態となるようにした。次いで、実施例1と同様
にして、図4(e)に示すように、多層板15の両表面
及びスルーホール3内にメッキ触媒11の皮膜を形成し
た。
(Example 2) In the same manner as in Example 1, an electronic component housing hole 2 in which the conductor circuit 4 was exposed at the step was formed to obtain an integrated multilayer board 15. Then, in the same manner as in Example 1, as shown in FIG. 4D, the opening end of the electronic component housing hole 2 is masked with a film body 8 called a dry film. The state was such that the film 7 was exposed. Next, in the same manner as in Example 1, a film of the plating catalyst 11 was formed on both surfaces of the multilayer plate 15 and in the through holes 3 as shown in FIG.

【0027】この後、過硫酸ナトリウムを10重量%、
硫酸水素ナトリウムを10重量%及びメタスルホン酸を
10重量%含有するソフトエッチング液に、上記で得ら
れた多層板15を浸漬することにより、ソフトエッチン
グして、多層板15に貼着されているフィルム体8周辺
部と銅膜7を離間させて、図2に示すように、メッキ触
媒の付着していないフィルム体8の表面を、フィルム体
8の周辺部に露出させて、銅膜7とフィルム体8の表面
に付着したメッキ触媒11とを電気的に絶縁した。この
場合、ソフトエッチングにより銅膜7の表面はエッチン
グされるため、銅膜7上のメッキ触媒11は除去される
が、スルーホール3内の絶縁材料上のメッキ触媒はこの
ソフトエッチングで除去されることはなかった。
Thereafter, 10% by weight of sodium persulfate was added.
The film adhered to the multilayer plate 15 is soft-etched by immersing the multilayer plate 15 obtained above in a soft etching solution containing 10% by weight of sodium hydrogen sulfate and 10% by weight of metasulfonic acid. As shown in FIG. 2, the periphery of the body 8 and the copper film 7 are separated from each other, and the surface of the film body 8 to which the plating catalyst is not attached is exposed to the periphery of the film body 8. The plating catalyst 11 attached to the surface of the body 8 was electrically insulated. In this case, since the surface of the copper film 7 is etched by the soft etching, the plating catalyst 11 on the copper film 7 is removed, but the plating catalyst on the insulating material in the through hole 3 is removed by the soft etching. I never did.

【0028】次いで、実施例1と同様にして、多層板1
5を、硫酸銅等を含む電気メッキ液に浸漬し、通電する
ことにより、電気メッキを施して、図5(f)に示すよ
うに、スルーホール3の内壁に銅よりなるメッキ皮膜9
を形成し、次いで、多層板15をアルカリ溶液に浸漬す
ることによりフィルム体8を除去して、多層プリント配
線板を得た。さらに、得られた多層プリント配線板の露
出している導体回路4に対し、電気ニッケルメッキ法を
用いてニッケル皮膜を形成し、次いで電気金メッキ法を
用いて金皮膜を形成し、導体回路4の表面に金層を備え
る多層プリント配線板を得た。
Next, in the same manner as in Example 1,
5 is immersed in an electroplating solution containing copper sulfate or the like, and is energized to perform electroplating. As shown in FIG.
Then, the film body 8 was removed by immersing the multilayer board 15 in an alkaline solution to obtain a multilayer printed wiring board. Further, a nickel film is formed on the exposed conductor circuit 4 of the obtained multilayer printed wiring board by using an electric nickel plating method, and then a gold film is formed by using an electrogold plating method. A multilayer printed wiring board having a gold layer on the surface was obtained.

【0029】この、実施例2では、スルーホール3にメ
ッキ皮膜9を形成した際に、フィルム体8上にメッキ皮
膜9が析出せず、従って、メッキ工程の後のフィルム体
8の除去は容易に行うことができた。
In the second embodiment, when the plating film 9 is formed in the through-hole 3, the plating film 9 does not deposit on the film body 8, and therefore, the removal of the film body 8 after the plating step is easy. Could be done.

【0030】(実施例3)実施例1と同様にして、導体
回路4が段差部に露出している電子部品収納穴2を形成
して一体化した多層板15を得た。次いで、実施例1と
同様にして、図4(d)に示すように、電子部品収納穴
2の開口端部をドライフィルムというフィルム体8でマ
スクしていて、フィルム体8の外周には銅膜7が露出し
ている状態となるようにした。次いで、実施例1と同様
にして、図4(e)に示すように、多層板15の両表面
及びスルーホール3内にメッキ触媒11の皮膜を形成し
た。
(Example 3) In the same manner as in Example 1, a multilayer board 15 was obtained in which the electronic component housing holes 2 in which the conductor circuits 4 were exposed at the step portions were formed and integrated. Then, in the same manner as in Example 1, as shown in FIG. 4D, the opening end of the electronic component housing hole 2 is masked with a film body 8 called a dry film. The state was such that the film 7 was exposed. Next, in the same manner as in Example 1, a film of the plating catalyst 11 was formed on both surfaces of the multilayer plate 15 and in the through holes 3 as shown in FIG.

【0031】この後、過硫酸ナトリウムを10重量%、
硫酸水素ナトリウムを10重量%及びメタスルホン酸を
10重量%含有するソフトエッチング液に、上記で得ら
れた多層板15を浸漬することにより、ソフトエッチン
グして、多層板15に貼着されているフィルム体8の周
辺部と銅膜7とを離間させた。さらに、この多層板15
を10重量%の濃度の硫酸水溶液中に浸漬した状態で、
超音波照射装置(サンレックス社製、商品名CleanRex、
品番S-2860E 、出力1MHZ)を用いて、超音波を10分間
照射し、フィルム体8の周辺部と銅膜7とを離間させ
て、メッキ触媒11の付着していないフィルム体8の表
面を、フィルム体8の周辺部に露出させて、銅膜7とフ
ィルム体8の表面に付着したメッキ触媒11とを電気的
に絶縁した。
Thereafter, 10% by weight of sodium persulfate was added.
The film adhered to the multilayer plate 15 is soft-etched by immersing the multilayer plate 15 obtained above in a soft etching solution containing 10% by weight of sodium hydrogen sulfate and 10% by weight of metasulfonic acid. The peripheral part of the body 8 was separated from the copper film 7. Furthermore, this multilayer board 15
In a sulfuric acid aqueous solution having a concentration of 10% by weight,
Ultrasonic irradiation equipment (manufactured by Sunlex, trade name: CleanRex,
Using a part number S-2860E (output: 1 MHZ), ultrasonic waves are irradiated for 10 minutes to separate the peripheral portion of the film body 8 from the copper film 7 so that the surface of the film body 8 to which the plating catalyst 11 does not adhere is removed. The copper film 7 was exposed to the periphery of the film body 8 to electrically insulate the plating catalyst 11 attached to the surface of the film body 8.

【0032】次いで、実施例1と同様にして、多層板1
5を、硫酸銅等を含む電気メッキ液に浸漬し、通電する
ことにより、電気メッキを施して、図5(f)に示すよ
うに、スルーホール3の内壁に銅よりなるメッキ皮膜9
を形成し、次いで、多層板15をアルカリ溶液に浸漬す
ることによりフィルム体8を除去して、多層プリント配
線板を得た。さらに、得られた多層プリント配線板の露
出している導体回路4に対し、電気ニッケルメッキ法を
用いてニッケル皮膜を形成し、次いで電気金メッキ法を
用いて金皮膜を形成し、導体回路4の表面に金層を備え
る多層プリント配線板を得た。
Next, in the same manner as in Example 1,
5 is immersed in an electroplating solution containing copper sulfate or the like, and is energized to perform electroplating. As shown in FIG.
Then, the film body 8 was removed by immersing the multilayer board 15 in an alkaline solution to obtain a multilayer printed wiring board. Further, a nickel film is formed on the exposed conductor circuit 4 of the obtained multilayer printed wiring board by using an electric nickel plating method, and then a gold film is formed by using an electrogold plating method. A multilayer printed wiring board having a gold layer on the surface was obtained.

【0033】この、実施例3では、スルーホール3にメ
ッキ皮膜9を形成した際に、フィルム体8上にメッキ皮
膜9が析出せず、従って、メッキ工程の後のフィルム体
8の除去は容易に行うことができた。
In the third embodiment, when the plating film 9 is formed in the through hole 3, the plating film 9 does not deposit on the film body 8, and therefore, the removal of the film body 8 after the plating step is easy. Could be done.

【0034】[0034]

【発明の効果】請求項1〜請求項4に係る発明の多層プ
リント配線板の製造方法では、電子部品収納穴の開口端
部を形成する外層用基板として、電子部品収納穴の開口
端部の周囲となる位置に、銅膜を備える外層用基板を使
用すると共に、電子部品収納穴をマスクするフィルム体
は、その外周に銅膜が露出するように形成する。そし
て、多層板の表面及びスルーホール内にメッキ触媒を付
着させた後、前記フィルム体の外周にある銅膜とフィル
ム体の表面に付着したメッキ触媒とを電気的に絶縁する
ための非導電化処理を施す。従って、請求項1〜請求項
4に係る発明の多層プリント配線板の製造方法によれ
ば、スルーホールにメッキ皮膜を形成する際に、電子部
品収納穴をマスクしているフィルム体上にメッキ皮膜が
析出せず、従って、メッキ工程の後のフィルム体の除去
が容易にできるという効果を奏する。
According to the method for manufacturing a multilayer printed wiring board of the present invention according to the first to fourth aspects of the present invention, as the outer layer substrate forming the opening end of the electronic component storage hole, the electronic component storage hole opening end is formed. An outer layer substrate provided with a copper film is used in a peripheral position, and a film body for masking the electronic component housing hole is formed so that the copper film is exposed on the outer periphery thereof. Then, after the plating catalyst is attached to the surface of the multilayer board and the inside of the through-hole, the copper film on the outer periphery of the film body is made non-conductive to electrically insulate the plating catalyst attached to the surface of the film body. Perform processing. Therefore, according to the method for manufacturing a multilayer printed wiring board of the invention according to claims 1 to 4, when forming a plating film in the through hole, the plating film is formed on the film body masking the electronic component housing hole. Does not precipitate, and therefore, the film body after the plating step can be easily removed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層プリント配線板の製造方法の実施
の形態をモデル的に説明する要部拡大断面図である。
FIG. 1 is an enlarged cross-sectional view of a main part, schematically illustrating an embodiment of a method for manufacturing a multilayer printed wiring board according to the present invention.

【図2】本発明の多層プリント配線板の製造方法の他の
実施の形態をモデル的に説明する要部拡大断面図であ
る。
FIG. 2 is an enlarged cross-sectional view of a main part, schematically illustrating another embodiment of the method for manufacturing a multilayer printed wiring board according to the present invention.

【図3】従来の多層プリント配線板の製造方法及び本発
明の多層プリント配線板の製造方法における各工程をモ
デル的に説明する断面図である。
FIG. 3 is a cross-sectional view for modelly explaining each step in a conventional method for manufacturing a multilayer printed wiring board and a method for manufacturing a multilayer printed wiring board according to the present invention.

【図4】図3に続く工程をモデル的に説明する断面図で
ある。
FIG. 4 is a cross-sectional view schematically illustrating a process following FIG. 3;

【図5】図4に続く工程をモデル的に説明する断面図で
ある。
FIG. 5 is a cross-sectional view schematically illustrating a step following FIG. 4;

【図6】従来の多層プリント配線板の製造方法をモデル
的に説明する断面図である。
FIG. 6 is a cross-sectional view schematically illustrating a conventional method for manufacturing a multilayer printed wiring board.

【符号の説明】[Explanation of symbols]

1a、1b、1c 基板 2 電子部品収納穴 3 スルーホール 4 導体回路 5 接着材料 7 銅膜 8 フィルム体 9 メッキ皮膜 11 めっき触媒 15 多層板 DESCRIPTION OF SYMBOLS 1a, 1b, 1c Substrate 2 Electronic component storage hole 3 Through hole 4 Conductor circuit 5 Adhesive material 7 Copper film 8 Film body 9 Plating film 11 Plating catalyst 15 Multilayer board

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/42 640 H01L 23/12 N (72)発明者 田宮 裕記 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 兼子 醇治 大阪府門真市大字門真1048番地松下電工株 式会社内──────────────────────────────────────────────────の Continuing on the front page (51) Int.Cl. 6 Identification symbol FI H05K 3/42 640 H01L 23/12 N (72) Inventor Hiroki Tamiya 1048 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd. ( 72) Inventor Junji Kaneko, 1048 Kadoma, Kadoma, Osaka

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数枚の有機系基板を積層、接着して、
導体回路が露出している電子部品収納穴を所定の位置に
備える多層板を形成し、次いで、この多層板の電子部品
収納穴以外の箇所にスルーホールを形成し、このスルー
ホールに電気メッキを施して多層プリント配線板を製造
する多層プリント配線板の製造方法において、電子部品
収納穴の開口端部を形成する外層用基板として、電子部
品収納穴の開口端部の周囲となる位置に、銅膜を備える
外層用基板を使用すると共に、下記の(1)から(5)
までの工程を備えることを特徴とする多層プリント配線
板の製造方法。 (1)スルーホールを形成した多層板の表面に、スルー
ホールは露出させるようにして、電子部品収納穴をマス
クしているフィルム体を形成する工程であって、このフ
ィルム体の外周に銅膜が露出するようにフィルム体を形
成する工程; (2)多層板の表面及びスルーホール内にメッキ触媒を
付着させる工程; (3)前記フィルム体の外周と接する銅膜と、フィルム
体の表面に付着したメッキ触媒とを電気的に絶縁するた
めの非導電化処理を施す工程; (4)電気メッキを施してスルーホールに金属皮膜を形
成する工程; (5)フィルム体を除去する工程。
1. A method of laminating and bonding a plurality of organic substrates,
Forming a multilayer board having an electronic component storage hole in which a conductor circuit is exposed at a predetermined position, then forming a through hole in a place other than the electronic component storage hole of the multilayer board, and electroplating the through hole. In the method for manufacturing a multilayer printed wiring board, which is applied to produce a multilayer printed wiring board, as an outer layer substrate forming an opening end of the electronic component housing hole, copper is provided at a position around the opening end of the electronic component housing hole. While using a substrate for an outer layer provided with a film, the following (1) to (5)
A method for manufacturing a multilayer printed wiring board, comprising: (1) A step of forming a film body masking the electronic component housing holes by exposing the through holes on the surface of the multilayer board having the through holes formed therein, wherein a copper film is formed around the outer periphery of the film body. (2) a step of depositing a plating catalyst on the surface of the multilayer board and in the through holes; and (3) a copper film in contact with the outer periphery of the film body and a surface of the film body. (4) a step of applying a non-conductive treatment for electrically insulating the deposited plating catalyst from the adhered plating catalyst; (4) a step of forming a metal film on the through-hole by performing electroplating; and (5) a step of removing the film body.
【請求項2】 前記(3)の工程における非導電化処理
が、溶液中に浸漬した多層板に超音波を照射し、フィル
ム体の周辺部と銅膜とを離間させて、メッキ触媒の付着
していないフィルム体の表面を、フィルム体の周辺部に
露出させる処理であることを特徴とする請求項1記載の
多層プリント配線板の製造方法。
2. The non-conductive treatment in the step (3) is performed by irradiating ultrasonic waves to the multilayer board immersed in the solution to separate a peripheral portion of the film body from the copper film, and to deposit a plating catalyst. 2. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the process is to expose a surface of the unfinished film body to a peripheral portion of the film body.
【請求項3】 前記(3)の工程における非導電化処理
が、銅膜のソフトエッチングを行い、フィルム体の外周
と接する銅膜の表面部を除去して、メッキ触媒の付着し
ていないフィルム体の表面を、フィルム体の周辺部に露
出させる処理であることを特徴とする請求項1記載の多
層プリント配線板の製造方法。
3. The non-conductive treatment in the step (3), wherein the copper film is soft-etched to remove a surface portion of the copper film which is in contact with the outer periphery of the film body, and the plating catalyst is not attached thereto. 2. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the surface of the body is exposed to a peripheral portion of the film body.
【請求項4】 前記(3)の工程における非導電化処理
が、銅膜のソフトエッチングを行い、フィルム体の外周
と接する銅膜の表面部を除去すると共に、溶液中に浸漬
した多層板に超音波を照射し、フィルム体の周辺部と銅
膜とを離間させて、メッキ触媒の付着していないフィル
ム体の表面をフィルム体の周辺部に露出させる処理であ
ることを特徴とする請求項3記載の多層プリント配線板
の製造方法。
4. The non-conductive treatment in the step (3) is such that the copper film is soft-etched to remove the surface portion of the copper film in contact with the outer periphery of the film body and to form a multilayer board immersed in a solution. Irradiating ultrasonic waves, separating the periphery of the film body and the copper film, and exposing the surface of the film body to which the plating catalyst does not adhere to the periphery of the film body, wherein the treatment is performed. 4. The method for producing a multilayer printed wiring board according to 3.
JP8308224A 1996-11-19 1996-11-19 Manufacture of multilayer printed wiring board Pending JPH10150270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8308224A JPH10150270A (en) 1996-11-19 1996-11-19 Manufacture of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8308224A JPH10150270A (en) 1996-11-19 1996-11-19 Manufacture of multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JPH10150270A true JPH10150270A (en) 1998-06-02

Family

ID=17978428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8308224A Pending JPH10150270A (en) 1996-11-19 1996-11-19 Manufacture of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JPH10150270A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114158193A (en) * 2021-11-25 2022-03-08 珠海杰赛科技有限公司 Manufacturing process of PCB upper hole

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114158193A (en) * 2021-11-25 2022-03-08 珠海杰赛科技有限公司 Manufacturing process of PCB upper hole

Similar Documents

Publication Publication Date Title
JP4481854B2 (en) Ball grid array substrate having window and manufacturing method thereof
KR100632577B1 (en) Electrolytic gold plating method of printed circuit board
JP2006278774A (en) Double-sided wiring board, method for manufacturing the same and base substrate thereof
JPH1012677A (en) Manufacture of double-side wiring tape carrier for semiconductor device
JP4212006B2 (en) Manufacturing method of multilayer printed wiring board
KR100522377B1 (en) Multilayer circuit board, process of manufacturing same, board for multilayer circuitry, and electronic apparatus
JPS61288489A (en) Manufacture of molded circuit board
JPH10150270A (en) Manufacture of multilayer printed wiring board
US6666964B2 (en) Method of manufacturing a circuit board
JP2001156453A (en) Forming method for embedded via at printed wiring board
JP2002198461A (en) Plastic package and its manufacturing method
JPS63137498A (en) Manufacture of through-hole printed board
JPH03201592A (en) Manufacture of printed circuit board
JPH05235519A (en) Manufacture of wiring board
JP2003273170A (en) Manufacturing method for both-side wiring tape carrier and tape carrier using the same
JPS61288488A (en) Manufacture of molded circuit board
JP2003183876A (en) Method for manufacturing substrate
JPH05325669A (en) Manufacture of anisotropic conductive film
JPH0897563A (en) Manufacture of multilayer printed wiring board
JPH06314724A (en) Double-sided wiring board for semiconductor element and semiconductor device using it
JPH1051149A (en) Method for manufacturing multi-layer printed wiring board
JPH0974277A (en) Manufacture of multilayer printed wiring board
JPH09172257A (en) Manufacture of multilayer printed-wiring board
JPH08321678A (en) Manufacture of multilayer printed wiring board
JPH07273453A (en) Manufacturing method of multilayer printed-wiring board