JPH09260840A - Multilayered printed wiring board manufacturing method - Google Patents
Multilayered printed wiring board manufacturing methodInfo
- Publication number
- JPH09260840A JPH09260840A JP8065665A JP6566596A JPH09260840A JP H09260840 A JPH09260840 A JP H09260840A JP 8065665 A JP8065665 A JP 8065665A JP 6566596 A JP6566596 A JP 6566596A JP H09260840 A JPH09260840 A JP H09260840A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- resin layer
- conductor circuit
- layer
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体チップ等の
電子部品を搭載するための、ピングリッドアレイ(PG
A)、ボールグリッドアレイ(BGA)、チップキャリ
ア等の電子部品搭載用装置に使用される多層プリント配
線板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pin grid array (PG) for mounting electronic parts such as semiconductor chips.
A), a method of manufacturing a multilayer printed wiring board used for a device for mounting electronic components such as a ball grid array (BGA) and a chip carrier.
【0002】[0002]
【従来の技術】近年、半導体チップやチップ部品等の電
子部品は軽薄短小化が進んでいる。それに伴い電子部品
を搭載するための多層プリント配線板も高密度化されて
きている。また、半導体チップを搭載する基板としては
従来熱信頼性に優れているセラミック素材のものが用い
られていたが、高密度化が可能で、信号速度の面からも
優れていることから樹脂素材の基板を使用した多層プリ
ント配線板が用いられるようになってきた。2. Description of the Related Art In recent years, electronic parts such as semiconductor chips and chip parts have been reduced in size and weight. Along with this, the density of multilayer printed wiring boards for mounting electronic components has been increasing. In addition, as a substrate on which a semiconductor chip is mounted, a ceramic material with excellent thermal reliability has been conventionally used, but since it is possible to achieve high density and is superior in terms of signal speed, a resin material is used. Multilayer printed wiring boards using substrates have come into use.
【0003】従来の、半導体チップを搭載するための多
層プリント配線板の製造方法としては、例えば特開平4
−369252号や特公平5−41039号に示される
ものがある。特開平4−369252号の方法は、配線
を形成した複数枚の基板を、電子部品収納穴(凹部)を
形成しながら積層して段付部を有する多層板を形成し、
かつ凹部以外の任意の箇所にスルーホールを形成し、ス
ルーホールにメッキを施して多層プリント配線板を製造
する方法であって、基板を積層後、最外側に銅箔を接着
し、次いでスルーホールを形成し、表面及びスルーホー
ルにメッキ皮膜を形成した後、凹部に対応する部分のメ
ッキ皮膜及び銅箔をエッチングにより取り除いて開口状
態にする方法である。この特開平4−369252号に
示される方法では、電子部品収納穴内に導体回路が露出
している場合には、最外層の導体回路を銅箔に形成する
際に電子部品収納穴内の導体回路がエッチング液により
損傷されるという問題があった。なお、この問題を解決
するために、銅箔をエッチングするエッチング液に対し
て耐性を有する材料で電子部品収納穴内の導体回路を保
護する方法が提案されているが、その場合には工程が複
雑になるという新たな問題があった。A conventional method for manufacturing a multilayer printed wiring board for mounting a semiconductor chip is, for example, Japanese Patent Laid-Open No. 4 (1999) -264.
-369252 and Japanese Patent Publication No. 5-41039 are available. According to the method of Japanese Patent Laid-Open No. 4-369252, a plurality of substrates having wiring formed thereon are stacked while forming electronic component storage holes (recesses) to form a multi-layer board having stepped portions,
A method of manufacturing a multilayer printed wiring board by forming a through hole at any place other than the recess and plating the through hole, wherein after laminating the boards, a copper foil is adhered to the outermost side, and then the through hole is formed. Is formed, a plating film is formed on the surface and through holes, and then the plating film and the copper foil in the portion corresponding to the recess are removed by etching to form an open state. In the method disclosed in Japanese Patent Laid-Open No. 4-369252, when a conductor circuit is exposed in the electronic component housing hole, the conductor circuit in the electronic component housing hole is formed when the outermost conductor circuit is formed on the copper foil. There is a problem that it is damaged by the etching solution. In order to solve this problem, a method of protecting the conductor circuit in the electronic component housing hole with a material having resistance to an etching solution for etching the copper foil has been proposed, but in that case, the process is complicated. There was a new problem of becoming.
【0004】一方、特公平5−41039号に示される
方法は、最上部に基板を配置し、その基板で蓋されてい
て、導体回路がその内部に露出している電子部品収納穴
を所定の位置に形成している多層板を形成し、次いでス
ルーホールを形成し、このスルーホールにメッキを施し
た後、最外層となる基板の表面に導体回路を形成し、次
いで最外層に位置する基板の表面に、電子部品収納穴を
外部に通じさせる開口部を形成する方法である。この特
公平5−41039号に示される方法では、基板を用い
て、導体回路がその内部に露出している電子部品収納穴
を保護していることから、電子部品収納穴を開口状態に
するには、最外層に位置する基板をルーター等を用いて
切削加工するため、切削加工により電子部品収納穴の導
体回路を損傷しやすいという問題があった。On the other hand, in the method disclosed in Japanese Patent Publication No. 5-41039, a board is arranged at the uppermost part, and a hole for an electronic component, which is covered with the board and has a conductor circuit exposed therein, is formed in a predetermined manner. After forming a multilayer board formed at the position, then forming a through hole, plating the through hole, then forming a conductor circuit on the surface of the substrate that is the outermost layer, and then the substrate that is located on the outermost layer Is a method of forming an opening for communicating the electronic component storage hole to the outside. In the method disclosed in Japanese Patent Publication No. 5-41039, since the conductor circuit protects the electronic component housing hole exposed inside by using the substrate, the electronic component housing hole is opened. However, since the substrate located in the outermost layer is cut using a router or the like, there is a problem that the conductive circuit in the electronic component storage hole is easily damaged by the cutting.
【0005】[0005]
【発明が解決しようとする課題】本発明は上記のような
事情に鑑みてなされたものであって、その目的とすると
ころは、導体回路がその内部に露出している電子部品収
納穴を所定の位置に形成していて、その電子部品収納穴
以外の箇所にメッキが施されたスルーホールを形成して
いる多層プリント配線板の製造方法であって、電子部品
収納穴内の露出している導体回路を損傷することなく、
容易に、多層プリント配線板を製造することができる製
造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a predetermined electronic component housing hole in which a conductor circuit is exposed. A method for manufacturing a multilayer printed wiring board, wherein the conductor is exposed in the electronic component storage hole, which is formed in the position Without damaging the circuit
It is to provide a manufacturing method capable of easily manufacturing a multilayer printed wiring board.
【0006】[0006]
【課題を解決するための手段】請求項1に係る発明の多
層プリント配線板の製造方法は、次の各工程からなる。 (A)導体回路を有する底部用基板と、金属箔と、こら
らの間に介装され、開口部を有し、かつ、該開口部を包
囲する枠状の、接着性を有していて易剥離性である樹脂
層を、金属箔を積層する側の表面に形成している中間基
板とを、この樹脂層を金属箔に当接させるようにして、
接着材料を介して加圧接着して、金属箔で蓋されてい
て、導体回路がその内部に露出している電子部品収納穴
を所定の位置に形成している多層板を形成する工程; (B)前記多層板の前記電子部品収納穴以外の箇所にス
ルーホールを形成し、このスルーホールにメッキを施す
工程; (C)金属箔に所定の外層導体回路を形成すると共に、
この外層導体回路とは分離していて、前記樹脂層と対応
する位置にその外周が位置するように、金属箔よりなる
電子部品収納穴を覆うマスクを形成する工程; (D)前記マスクを機械的に多層板から引き剥がして、
電子部品収納穴を開口する工程。A method for manufacturing a multilayer printed wiring board according to the present invention comprises the following steps. (A) A bottom substrate having a conductor circuit, a metal foil, and an opening interposed between the metal foil and the metal foil, and having a frame-like adhesive property surrounding the opening. An easily peelable resin layer, an intermediate substrate formed on the surface on which the metal foil is laminated, and the resin layer is brought into contact with the metal foil,
A step of forming a multi-layer board which is pressure-bonded through an adhesive material and which is covered with a metal foil and has an electronic component housing hole in which a conductor circuit is exposed at a predetermined position; B) a step of forming a through hole in a portion other than the electronic component accommodating hole of the multilayer board and plating the through hole; (C) forming a predetermined outer layer conductor circuit on the metal foil;
A step of forming a mask which is separate from the outer conductor circuit and covers the electronic component housing hole made of a metal foil so that the outer periphery is located at a position corresponding to the resin layer; By peeling it off from the multilayer board,
The process of opening the electronic component storage hole.
【0007】請求項2に係る発明の多層プリント配線板
の製造方法は、請求項1記載の多層プリント配線板の製
造方法の(A)の工程において、樹脂層を形成する部分
の中間基板の表面に、予め樹脂層と対応する形状であっ
て表面が光沢面である銅箔層を形成しておき、この銅箔
層の上に樹脂層を形成することを特徴とする。According to a second aspect of the present invention, there is provided a method for manufacturing a multilayer printed wiring board, wherein in the step (A) of the method for manufacturing a multilayer printed wiring board according to the first aspect, the surface of the intermediate substrate where the resin layer is formed is formed. In addition, a copper foil layer having a shape corresponding to the resin layer and having a glossy surface is formed in advance, and the resin layer is formed on the copper foil layer.
【0008】請求項3に係る発明の多層プリント配線板
の製造方法は、請求項1又は請求項2記載の多層プリン
ト配線板の製造方法において、接着性を有していて易剥
離性である樹脂層を、ソルダーレジストを用いて形成し
ていることを特徴とする。A method for manufacturing a multilayer printed wiring board according to a third aspect of the present invention is the method for manufacturing a multilayer printed wiring board according to claim 1 or 2, wherein the resin has adhesiveness and is easily peelable. The layer is formed by using a solder resist.
【0009】請求項4に係る発明の多層プリント配線板
の製造方法は、請求項1又は請求項2記載の多層プリン
ト配線板の製造方法において、接着性を有していて易剥
離性である樹脂層を、熱可塑性樹脂を含有する剥離型耐
熱マスキング材を用いて形成していることを特徴とす
る。A method for manufacturing a multilayer printed wiring board according to a fourth aspect of the present invention is the method for manufacturing a multilayer printed wiring board according to claim 1 or 2, wherein the resin has adhesiveness and is easily peelable. The layer is formed by using a peelable heat-resistant masking material containing a thermoplastic resin.
【0010】本発明では、中間基板に対し、開口部を包
囲する枠状の、接着性を有していて易剥離性である樹脂
層を、金属箔を積層する側の表面に形成し、この樹脂層
を金属箔に当接させるようにして、金属箔で蓋されてい
て、導体回路がその内部に露出している電子部品収納穴
を所定の位置に形成している多層板を形成するので、枠
状の樹脂層と金属箔との密着強度は、接着材料と金属箔
との密着強度より低くなる。そのため、後工程で、外層
導体回路とは分離していて、枠状の樹脂層と対応する位
置にその外周が位置するように、金属箔よりなる電子部
品収納穴を覆うマスクを形成すると、このマスクは容易
に引き剥がすことが可能となる。In the present invention, a frame-shaped resin layer having adhesiveness and easy peeling is formed on the surface of the intermediate substrate on the side on which the metal foil is laminated. Since the resin layer is brought into contact with the metal foil, a multilayer board is formed which is covered with the metal foil and has the electronic circuit housing hole in which the conductor circuit is exposed at a predetermined position. The adhesion strength between the frame-shaped resin layer and the metal foil is lower than the adhesion strength between the adhesive material and the metal foil. Therefore, in a later step, a mask covering the electronic component storage hole made of metal foil is formed so that the outer periphery of the outer conductor circuit is separated from the outer conductor circuit and the outer periphery is located at a position corresponding to the frame-shaped resin layer. The mask can be easily peeled off.
【0011】また、請求項2に係る発明で、(A)の工
程において、樹脂層を形成する部分の中間基板の表面
に、予め樹脂層と対応する形状であって表面が光沢面で
ある銅箔層を形成しておき、この銅箔層の上に樹脂層を
形成すると、樹脂層と銅箔層の光沢面との密着強度は、
容易に引き剥がし可能な程度の密着強度となるため、よ
り金属箔よりなる電子部品収納穴を覆うマスクの引き剥
がしが容易になる。Further, in the invention of claim 2, in the step (A), the copper having a glossy surface, which has a shape corresponding to the resin layer in advance, is formed on the surface of the intermediate substrate where the resin layer is to be formed. When a foil layer is formed and a resin layer is formed on this copper foil layer, the adhesion strength between the resin layer and the glossy surface of the copper foil layer is
Since the adhesion strength is such that peeling can be easily performed, the mask that covers the electronic component storage hole made of metal foil can be easily peeled off.
【0012】[0012]
【発明の実施の形態】本発明の一実施の形態を図面を参
照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to the drawings.
【0013】(A)の工程について 図1(a)に示すように、導体回路5を有する底部用基
板1と、金属箔9と、これらの間に介装され、開口部6
を有し、かつ、該開口部6を包囲する枠状の、接着性を
有していて易剥離性である樹脂層3を、金属箔9を積層
する側の表面に形成している中間基板2とを、この樹脂
層3を金属箔9に当接させるようにして、接着材料7を
介して積層する。図1(a)に示す実施の形態における
底部用基板1には、内層側に導体回路5が形成され、外
層回路の形成を予定している外面側には金属箔9が貼着
されている。底部用基板1及び中間基板2としては、エ
ポキシ樹脂ガラス布基材銅張積層板、ポリイミド樹脂ガ
ラス布基材銅張積層板等を加工したものを用いることが
できる。また、金属箔9としては、銅箔、アルミ箔、ニ
ッケル箔等を用いることができる。接着材料7として
は、例えばエポキシ樹脂系フィルム、ポリイミド樹脂系
フィルム、エポキシ樹脂ガラス布基材プリプレグ、ポリ
イミド樹脂ガラス布基材プリプレグ等が用いられる。そ
して、中間基板2には、積層する際に単体の金属箔9を
配置する側の面に、開口部6を包囲する枠状の、接着性
を有していて易剥離性である樹脂層3を形成している。
本発明における樹脂層3は、多層板を形成した際に、金
属箔9を接着する性質を有し、かつ、金属箔9との密着
力が、接着材料7と金属箔9との密着力より低い樹脂層
であり、具体的には、ソルダ−レジストを印刷、半硬化
させたものや熱可塑性樹脂を含有する剥離型耐熱マスキ
ング材(例えば(株)アサヒ化学研究所製の#503B
−SH)を印刷、加熱処理したもの等により形成するこ
とができる。ここでいう枠状の枠幅については、後工程
の外層導体回路形成を阻害することのない範囲であれば
よく、特に限定はない。また、樹脂層3の形成方法につ
いても、印刷法等で形成すればよく、特に限定はない。Step (A): As shown in FIG. 1A, a bottom substrate 1 having a conductor circuit 5, a metal foil 9 and an opening 6 interposed therebetween.
And an intermediate substrate having a frame-shaped resin layer 3 that surrounds the opening 6 and that has adhesiveness and is easily peelable on the surface on which the metal foil 9 is laminated. 2 and 2 are laminated with an adhesive material 7 in between so that the resin layer 3 is brought into contact with the metal foil 9. In the bottom substrate 1 in the embodiment shown in FIG. 1A, a conductor circuit 5 is formed on the inner layer side, and a metal foil 9 is attached on the outer surface side where the outer layer circuit is to be formed. . As the bottom substrate 1 and the intermediate substrate 2, those obtained by processing an epoxy resin glass cloth-based copper clad laminate, a polyimide resin glass cloth-based copper clad laminate, or the like can be used. Moreover, as the metal foil 9, a copper foil, an aluminum foil, a nickel foil, or the like can be used. As the adhesive material 7, for example, an epoxy resin film, a polyimide resin film, an epoxy resin glass cloth base material prepreg, a polyimide resin glass cloth base material prepreg, or the like is used. The intermediate substrate 2 has a frame-like resin layer 3 that surrounds the opening 6 and has adhesiveness and is easily peelable on the surface on which the single metal foil 9 is placed when laminated. Is formed.
The resin layer 3 in the present invention has a property of adhering the metal foil 9 when a multilayer board is formed, and the adhesive force with the metal foil 9 is greater than the adhesive force between the adhesive material 7 and the metal foil 9. A low-resin layer, specifically, a peeled heat-resistant masking material containing a solder resist printed and semi-cured or a thermoplastic resin (for example, # 503B manufactured by Asahi Chemical Laboratory Co., Ltd.).
-SH) can be formed by printing, heat treatment, or the like. The frame-shaped frame width referred to here is not particularly limited as long as it does not hinder the formation of the outer layer conductor circuit in the subsequent step. Further, the method of forming the resin layer 3 may be a printing method or the like and is not particularly limited.
【0014】上記のように、積層した後、加圧接着して
図1(b)に示すように、金属箔9で蓋されていて、導
体回路5がその内部に露出している電子部品収納穴10
を所定の位置に形成している多層板11を得る。本発明
では接着材料7は電子部品収納穴10を形成でき、か
つ、樹脂層3が金属箔9に当接するように、電子部品収
納穴10に対応する位置及び、樹脂層3が配置される部
分は開口されている。図1(a)に示す実施の形態で
は、電子部品収納穴10の内部に露出している導体回路
5は底部用基板1に形成されているが、必要に応じて、
底部用基板1と中間基板2の間に配置する別の基板に形
成するようにしてもよい。As described above, after stacking, pressure bonding and as shown in FIG. 1 (b), the metal foil 9 is covered, and the conductor circuit 5 is exposed inside. Hole 10
The multi-layer board 11 in which is formed at a predetermined position is obtained. In the present invention, the adhesive material 7 can form the electronic component housing hole 10, and the position corresponding to the electronic component housing hole 10 and the portion where the resin layer 3 is arranged so that the resin layer 3 contacts the metal foil 9. Is open. In the embodiment shown in FIG. 1A, the conductor circuit 5 exposed inside the electronic component housing hole 10 is formed on the bottom substrate 1, but if necessary,
It may be formed on another substrate arranged between the bottom substrate 1 and the intermediate substrate 2.
【0015】(B)の工程について この工程では、図2(a)に示すように、加圧接着して
一体化した多層板11の電子部品収納穴10以外の箇所
にスルーホール4を形成する。スルーホール4の形成法
については、特に制限はなく、例えばドリル加工により
形成できる。次いで、スルーホール4にメッキを施して
メッキ層12を形成する。スルーホール4にメッキを施
す方法についても、特に制限はなく、例えば無電解メッ
キで薄付けメッキを施した後、電気メッキにより所望厚
みのメッキ層12を形成する方法により、メッキ層12
をスルーホール4内及び外層の金属箔9、9上に形成す
ることができる。このようにして、図2(b)に示すよ
うに、スルーホール4内及び外層の金属箔9、9上にメ
ッキ層12を形成した多層板11を得る。Step (B) In this step, as shown in FIG. 2A, the through hole 4 is formed in a portion other than the electronic component accommodating hole 10 of the multilayer board 11 integrated by pressure bonding. . The method of forming the through hole 4 is not particularly limited, and the through hole 4 can be formed by drilling, for example. Then, the through hole 4 is plated to form a plated layer 12. The method of plating the through holes 4 is not particularly limited, and for example, a method of forming a plating layer 12 having a desired thickness by electroplating after performing thin plating by electroless plating, is used.
Can be formed in the through hole 4 and on the metal foils 9, 9 of the outer layer. In this way, as shown in FIG. 2B, a multi-layer plate 11 in which the plating layer 12 is formed in the through holes 4 and on the outer metal foils 9, 9 is obtained.
【0016】(C)の工程について この工程では、金属箔9、9に所定の外層導体回路13
を形成すると共に、この外層導体回路13とは分離して
いて、前記樹脂層3と対応する位置にその外周が位置す
るように、金属箔9よりなる電子部品収納穴10を覆う
マスク14を形成する。ここで、金属箔9よりなるマス
ク14とは、図3(a)に示すように、メッキ層12で
被服された金属箔9よりなるマスク14を表している。
外層導体回路13及びマスク14の形成方法は、特に限
定するものではないが、エッチング法で行うことが量産
性の点から好ましい。そして、エッチング法で行う場合
には、スルーホール4内のメッキ層12がエッチングさ
れないように、なんらかの方法で保護しておくことが必
要であるが、例えば、エッチングレジストとしてドライ
フィルムを使用し、このドライフィルムでスルーホール
4内を覆って保護する等の方法で行えばよい。また、マ
スク14はその外周が樹脂層3と対応する位置に形成す
る。従って、外層導体回路13を形成する際に電子部品
収納穴10内にエッチング液が侵入することはなく、電
子部品収納穴10内の導体回路5がエッチング液により
損傷されるという問題は発生しない。Step (C) In this step, the metal foils 9 and 9 are provided with a predetermined outer layer conductor circuit 13
And a mask 14 which is separated from the outer conductor circuit 13 and covers the electronic component housing hole 10 made of the metal foil 9 so that the outer periphery thereof is located at a position corresponding to the resin layer 3. To do. Here, the mask 14 made of the metal foil 9 means the mask 14 made of the metal foil 9 coated with the plating layer 12, as shown in FIG.
The method of forming the outer conductor circuit 13 and the mask 14 is not particularly limited, but it is preferable to perform the etching method from the viewpoint of mass productivity. When the etching method is used, it is necessary to protect the plated layer 12 in the through holes 4 by some method so that the plated layer 12 is not etched. For example, a dry film is used as an etching resist. A method such as covering the inside of the through hole 4 with a dry film for protection may be used. Further, the mask 14 is formed at a position where the outer periphery thereof corresponds to the resin layer 3. Therefore, when the outer layer conductor circuit 13 is formed, the etching liquid does not enter the electronic component housing hole 10, and the problem that the conductor circuit 5 in the electronic component housing hole 10 is damaged by the etching liquid does not occur.
【0017】(D)の工程について この工程では、マスク14を機械的に多層板11から引
き剥がして、電子部品収納穴10を開口して図3(b)
に示す状態の多層板11を得る。マスク14を引き剥が
す方法については、特に限定はなく、手作業又は装置を
用いる方法で行えばよいが、マスク14を接着している
樹脂層3を加熱すると引き剥がしが、より容易になり望
ましい。また、装置を用いる方法として、マスク14を
吸着装置により減圧吸着しながら引き剥がすようにする
と、引き剥がし作業が効率的に行えるので好ましい。Step (D) In this step, the mask 14 is mechanically peeled off from the multi-layer board 11 to open the electronic component storage hole 10 and then the step shown in FIG.
A multilayer board 11 in the state shown in is obtained. The method for peeling off the mask 14 is not particularly limited, and may be carried out manually or by using a device, but it is preferable to heat the resin layer 3 to which the mask 14 is adhered because peeling off becomes easier and easier. Further, as a method of using the apparatus, it is preferable to peel off the mask 14 while adsorbing the mask 14 under reduced pressure by an adsorbing apparatus because the peeling work can be efficiently performed.
【0018】本発明では、(D)の工程を終えた図3
(b)に示す状態の多層板11をもって、最終の多層プ
リント配線板とすることもできるし、さらに、導体回路
5、外層導体回路13及びスルーホール4内のメッキ層
12にニッケルメッキや金メッキを施して最終の多層配
線板とすることもできる。In the present invention, the step (D) is completed as shown in FIG.
The multilayer board 11 in the state shown in (b) can be used as a final multilayer printed wiring board, and further, the conductor circuit 5, the outer layer conductor circuit 13 and the plated layer 12 in the through hole 4 are plated with nickel or gold. It can also be applied to obtain the final multilayer wiring board.
【0019】次に、本発明の他の実施の形態について説
明する。(A)の工程では、図4(a)に示すように、
開口部6と導体回路5を有する底部用基板1と、2枚の
金属箔9と、開口部6を有する中間基板2と接着材料7
を準備する。そして、底部用基板1と中間基板2の、積
層した際に外層側となる面に、開口部6を包囲する枠状
の、表面が光沢面である銅箔層8を形成する。この銅箔
層8の形成は、後工程でその上に形成を予定している、
接着性を有していて易剥離性である樹脂層3と対応する
形状に形成する。次いで、この銅箔層8の上に開口部6
を包囲する枠状の、接着性を有していて易剥離性である
樹脂層3を形成する。そして、このようにして作製した
材料を図4(a)に示すように積層し、次いで加圧接着
して図4(b)に示すように、両面から金属箔9で蓋さ
れていて、導体回路5がその内部に露出している電子部
品収納穴10を所定の位置に形成している多層板11を
得る。このように、本発明は、底部用基板1に開口部6
を形成している場合にも適用できる。以下の工程につい
ては図を省略して説明する。Next, another embodiment of the present invention will be described. In the step (A), as shown in FIG.
The bottom substrate 1 having the opening 6 and the conductor circuit 5, the two metal foils 9, the intermediate substrate 2 having the opening 6, and the adhesive material 7.
Prepare Then, a frame-shaped copper foil layer 8 having a glossy surface surrounding the opening 6 is formed on the surfaces of the bottom substrate 1 and the intermediate substrate 2 which are the outer layers when laminated. The formation of this copper foil layer 8 is planned to be formed on it in a later step.
It is formed in a shape corresponding to the resin layer 3 which has adhesiveness and is easily peelable. Then, the opening 6 is formed on the copper foil layer 8.
Forming a frame-shaped resin layer 3 having an adhesive property and being easily peeled off. Then, the materials thus produced are laminated as shown in FIG. 4 (a), and then pressure-bonded, and as shown in FIG. A multilayer board 11 is obtained in which the circuit 5 has an electronic component housing hole 10 exposed therein at a predetermined position. As described above, according to the present invention, the opening 6 is formed in the bottom substrate 1.
Can also be applied to the case where The following steps will be described by omitting the drawings.
【0020】次いで、(B)の工程として、加圧接着し
て一体化した多層板11の電子部品収納穴10以外の箇
所にスルーホールを形成し、このスルーホールにメッキ
を施してメッキ層を形成する。次いで、(C)の工程と
して、両面の金属箔9、9をエッチングして外層導体回
路を形成すると共に、この外層導体回路とは分離、独立
させて、樹脂層3と対応する位置にその外周が位置する
ように、金属箔9よりなる電子部品収納穴10を覆うマ
スクを多層板11の両面に形成する。なお、金属箔9、
9の上にはメッキ層が存在している。そして、エッチン
グ法で行う場合には、スルーホール内のメッキ層がエッ
チングされないように、なんらかの方法で保護しておく
ことが必要である点は、前記した実施の形態の場合と同
じである。次いで、(D)の工程として、マスクを機械
的に多層板11の両面から引き剥がして、電子部品収納
穴10を両側の面から開口する。この実施の形態の場合
には、銅箔層8の光沢面上に樹脂層3を形成しているの
で、樹脂層3の剥離は極めて容易である。このようにし
て、電子部品収納穴10が両側の面から開口された多層
板11はそれをもって、最終の多層プリント配線板とす
ることもできるし、さらに、導体回路5、外層導体回路
及びスルーホール内のメッキ層にニッケルメッキや金メ
ッキを施して最終の多層プリント配線板とすることもで
きる。この実施の形態では電子部品収納穴10の底面側
も開口されるので、得られた多層プリント配線板に半導
体搭載部となる銅コア等の他の基板を貼りつけて、より
熱伝導性等の性能が改善された半導体搭載装置を製造す
ることが可能となる。Next, in the step (B), through holes are formed in the multi-layer board 11 which is pressure-bonded and integrated with each other except the electronic component housing holes 10, and the through holes are plated to form a plating layer. Form. Next, in the step (C), the metal foils 9, 9 on both surfaces are etched to form an outer layer conductor circuit, and the outer layer conductor circuit is separated from and independent of the outer layer conductor circuit, and the outer periphery thereof is formed at a position corresponding to the resin layer 3. Masks are formed on both sides of the multilayer board 11 to cover the electronic component storage holes 10 made of the metal foil 9 so that the parts are positioned. In addition, the metal foil 9,
A plated layer is present on the surface of the metal plate 9. When the etching method is used, it is necessary to protect the plated layer in the through holes by some method so as not to be etched, as in the case of the above-described embodiment. Next, in the step (D), the mask is mechanically peeled off from both surfaces of the multilayer board 11 to open the electronic component storage holes 10 from both surfaces. In the case of this embodiment, since the resin layer 3 is formed on the glossy surface of the copper foil layer 8, the resin layer 3 can be peeled off very easily. In this way, the multilayer board 11 in which the electronic component housing holes 10 are opened from both sides can be used as a final multilayer printed wiring board, and further, the conductor circuit 5, the outer layer conductor circuit and the through hole can be formed. It is also possible to apply nickel plating or gold plating to the inner plating layer to obtain the final multilayer printed wiring board. In this embodiment, since the bottom surface side of the electronic component housing hole 10 is also opened, another substrate such as a copper core to be a semiconductor mounting portion is attached to the obtained multilayer printed wiring board to improve thermal conductivity. It becomes possible to manufacture a semiconductor mounted device with improved performance.
【0021】[0021]
【発明の効果】請求項1〜請求項4に係る発明の多層プ
リント配線板の製造方法では、中間基板に対し、開口部
を包囲する枠状の、接着性を有していて易剥離性である
樹脂層を、金属箔を積層する側の表面に形成し、この樹
脂層を金属箔に当接させるようにして、金属箔で蓋され
ていて、導体回路がその内部に露出している電子部品収
納穴を所定の位置に形成している多層板を形成するの
で、樹脂層と金属箔との密着強度は、接着材料と金属箔
との密着強度より低くなる。そのため、後工程で、外層
導体回路とは分離していて、枠状の樹脂層と対応する位
置にその外周が位置するように、金属箔よりなる電子部
品収納穴を覆うマスクを形成すると、このマスクは容易
に引き剥がすことが可能となる。従って、請求項1〜請
求項4に係る発明によれば、導体回路がその内部に露出
している電子部品収納穴を所定の位置に形成していて、
その電子部品収納穴以外の箇所にメッキが施されたスル
ーホールを形成している多層プリント配線板を、電子部
品収納穴内の露出している導体回路を損傷することな
く、容易に製造することができるようになる。According to the method of manufacturing a multilayer printed wiring board of the present invention according to claims 1 to 4, a frame-like structure surrounding the opening is provided on the intermediate substrate, which has adhesiveness and is easily peelable. An electronic device in which a resin layer is formed on the surface where the metal foil is laminated, and the resin layer is brought into contact with the metal foil so that it is covered with the metal foil and the conductor circuit is exposed inside. Since the multilayer board having the component storage holes formed at predetermined positions is formed, the adhesion strength between the resin layer and the metal foil is lower than the adhesion strength between the adhesive material and the metal foil. Therefore, in a later step, a mask covering the electronic component storage hole made of metal foil is formed so that the outer periphery of the outer conductor circuit is separated from the outer conductor circuit and the outer periphery is located at a position corresponding to the frame-shaped resin layer. The mask can be easily peeled off. Therefore, according to the inventions according to claims 1 to 4, the conductor circuit has the electronic component housing hole exposed therein at a predetermined position,
It is possible to easily manufacture a multilayer printed wiring board in which plated through holes are formed in places other than the electronic component storage hole without damaging the exposed conductor circuit in the electronic component storage hole. become able to.
【0022】請求項2に係る発明の多層プリント配線板
の製造方法では、樹脂層を形成する部分の中間基板の表
面に、予め樹脂層と対応する形状であって表面が光沢面
である銅箔層を形成しておき、この銅箔層の上に樹脂層
を形成するので、樹脂層と銅箔層の光沢面との密着強度
は、容易に引き剥がし可能な程度の密着強度となる。従
って、請求項2に係る発明によれば、より金属箔よりな
る電子部品収納穴を覆うマスクの引き剥がしが容易にな
り、上記の効果に加えて、多層プリント配線板の製造効
率の向上という効果も奏する。In the method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention, a copper foil having a shape corresponding to the resin layer and having a glossy surface is formed on the surface of the intermediate substrate where the resin layer is to be formed. Since the layer is formed and the resin layer is formed on the copper foil layer, the adhesive strength between the resin layer and the glossy surface of the copper foil layer is such that the adhesive strength can be easily peeled off. Therefore, according to the invention of claim 2, the mask covering the electronic component housing hole made of the metal foil can be more easily peeled off, and in addition to the above effects, the manufacturing efficiency of the multilayer printed wiring board can be improved. Also plays.
【図1】本発明の一実施の形態をモデル的に説明する断
面図である。FIG. 1 is a cross-sectional view for explaining an embodiment of the present invention as a model.
【図2】本発明の一実施の形態の図1に続く工程に関し
て、モデル的に説明する断面図である。FIG. 2 is a cross-sectional view for explaining, as a model, a step following that of FIG. 1 in one embodiment of the present invention.
【図3】本発明の一実施の形態の図2に続く工程に関し
て、モデル的に説明する断面図である。FIG. 3 is a cross-sectional view for explaining, as a model, a step subsequent to FIG. 2 in one embodiment of the present invention.
【図4】本発明の他の実施の形態をモデル的に説明する
断面図である。FIG. 4 is a cross-sectional view for explaining another embodiment of the present invention as a model.
1 底部用基板 2 中間基板 3 樹脂層 4 スルーホール 5 導体回路 6 開口部 7 接着材料 8 銅箔層 9 金属箔 10 電子部品収納穴 11 多層板 12 メッキ層 1 Bottom Substrate 2 Intermediate Substrate 3 Resin Layer 4 Through Hole 5 Conductor Circuit 6 Opening 7 Adhesive Material 8 Copper Foil Layer 9 Metal Foil 10 Electronic Component Storage Hole 11 Multilayer Plate 12 Plating Layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 兼子 醇治 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kaneko Daiji 1048, Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd.
Claims (4)
の製造方法。 (A)導体回路を有する底部用基板と、金属箔と、こら
らの間に介装され、開口部を有し、かつ、該開口部を包
囲する枠状の、接着性を有していて易剥離性である樹脂
層を、金属箔を積層する側の表面に形成している中間基
板とを、この樹脂層を金属箔に当接させるようにして、
接着材料を介して加圧接着して、金属箔で蓋されてい
て、導体回路がその内部に露出している電子部品収納穴
を所定の位置に形成している多層板を形成する工程; (B)前記多層板の前記電子部品収納穴以外の箇所にス
ルーホールを形成し、このスルーホールにメッキを施す
工程; (C)金属箔に所定の外層導体回路を形成すると共に、
この外層導体回路とは分離していて、前記樹脂層と対応
する位置にその外周が位置するように、金属箔よりなる
電子部品収納穴を覆うマスクを形成する工程; (D)前記マスクを機械的に多層板から引き剥がして、
電子部品収納穴を開口する工程。1. A method of manufacturing a multilayer printed wiring board, comprising the following steps. (A) A bottom substrate having a conductor circuit, a metal foil, and an opening interposed between the metal foil and the metal foil, and having a frame-like adhesive property surrounding the opening. An easily peelable resin layer, an intermediate substrate formed on the surface on which the metal foil is laminated, and the resin layer is brought into contact with the metal foil,
A step of forming a multi-layer board which is pressure-bonded through an adhesive material and which is covered with a metal foil and has an electronic component housing hole in which a conductor circuit is exposed at a predetermined position; B) a step of forming a through hole in a portion other than the electronic component accommodating hole of the multilayer board and plating the through hole; (C) forming a predetermined outer layer conductor circuit on the metal foil;
A step of forming a mask which is separate from the outer conductor circuit and covers the electronic component housing hole made of a metal foil so that the outer periphery is located at a position corresponding to the resin layer; By peeling it off from the multilayer board,
The process of opening the electronic component storage hole.
る部分の中間基板の表面に、予め樹脂層と対応する形状
であって表面が光沢面である銅箔層を形成しておき、こ
の銅箔層の上に樹脂層を形成することを特徴とする請求
項1記載の多層プリント配線板の製造方法。2. In the step (A), a copper foil layer having a shape corresponding to the resin layer and having a glossy surface is previously formed on the surface of the intermediate substrate where the resin layer is to be formed, The method for producing a multilayer printed wiring board according to claim 1, wherein a resin layer is formed on the copper foil layer.
層を、ソルダーレジストを用いて形成していることを特
徴とする請求項1又は請求項2記載の多層プリント配線
板の製造方法。3. The production of a multilayer printed wiring board according to claim 1, wherein the resin layer having adhesiveness and easy peeling property is formed by using a solder resist. Method.
層を、熱可塑性樹脂を含有する剥離型耐熱マスキング材
を用いて形成していることを特徴とする請求項1又は請
求項2記載の多層プリント配線板の製造方法。4. The peelable heat-resistant masking material containing a thermoplastic resin is used to form a resin layer which has adhesiveness and is easily peelable. 2. The method for manufacturing a multilayer printed wiring board according to 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8065665A JPH09260840A (en) | 1996-03-22 | 1996-03-22 | Multilayered printed wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8065665A JPH09260840A (en) | 1996-03-22 | 1996-03-22 | Multilayered printed wiring board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09260840A true JPH09260840A (en) | 1997-10-03 |
Family
ID=13293527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8065665A Pending JPH09260840A (en) | 1996-03-22 | 1996-03-22 | Multilayered printed wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09260840A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030006402A (en) * | 2001-07-12 | 2003-01-23 | 삼성전기주식회사 | Method for preparing multilayer printed circuit board for the homogeneous transmission of pressure |
KR100385710B1 (en) * | 2001-07-12 | 2003-05-27 | 삼성전기주식회사 | Method for preparing multilayer printed circuit board |
JP2008251970A (en) * | 2007-03-30 | 2008-10-16 | Ajinomoto Co Inc | Process for producing multilayer printed wiring board |
JP2013098433A (en) * | 2011-11-02 | 2013-05-20 | Hitachi Ltd | Manufacturing method of printed circuit board and printed circuit board manufactured according to the same |
-
1996
- 1996-03-22 JP JP8065665A patent/JPH09260840A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030006402A (en) * | 2001-07-12 | 2003-01-23 | 삼성전기주식회사 | Method for preparing multilayer printed circuit board for the homogeneous transmission of pressure |
KR100385710B1 (en) * | 2001-07-12 | 2003-05-27 | 삼성전기주식회사 | Method for preparing multilayer printed circuit board |
JP2008251970A (en) * | 2007-03-30 | 2008-10-16 | Ajinomoto Co Inc | Process for producing multilayer printed wiring board |
JP2013098433A (en) * | 2011-11-02 | 2013-05-20 | Hitachi Ltd | Manufacturing method of printed circuit board and printed circuit board manufactured according to the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10398038B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP3297879B2 (en) | Integrated circuit package formed continuously | |
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
KR20120093776A (en) | Method of manufacturing multilayer wiring substrate | |
JP2006196925A (en) | Manufacturing method of wiring board | |
JP5003812B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP2004119729A (en) | Method of manufacturing circuit device | |
JP2549393B2 (en) | Circuit board manufacturing method | |
JPH09260840A (en) | Multilayered printed wiring board manufacturing method | |
US11792937B2 (en) | Component built-in wiring substrate | |
JPH01282892A (en) | Manufacture of multilayer printed wiring board | |
JP2002043454A (en) | Method for manufacturing substrate for semiconductor package, method for manufacturing semiconductor package using the method, and substrate for semiconductor package and semiconductor package using these methods | |
JP2001185854A (en) | Multilayered printed wiring board and producing method therefor | |
JPH08130372A (en) | Manufacture of multilayer printed wiring board | |
JP4549694B2 (en) | Wiring substrate manufacturing method and multi-cavity substrate | |
JPH08130376A (en) | Manufacture of multilayer printed wiring board | |
JPH09232761A (en) | Manufacture of multialyered printed-wiring board | |
JPH0897560A (en) | Manufacture of multilayer printed wiring board | |
JPH09199632A (en) | Electronic component mounting substrate and its fabrication method | |
JP2004214273A (en) | Method for manufacturing single side lamination wiring board | |
KR100815322B1 (en) | Printed circuit board and fabricating method of the same | |
JPH09321437A (en) | Manufacture of multialyr printed wiring board | |
JPH1051149A (en) | Method for manufacturing multi-layer printed wiring board | |
JPH08186192A (en) | Method for manufacturing printed wiring board | |
JPH04369252A (en) | Manufacture of device for mounting semiconductor element |