JPH09321435A - Manufacture of multilayer printed-wiring board - Google Patents

Manufacture of multilayer printed-wiring board

Info

Publication number
JPH09321435A
JPH09321435A JP8135264A JP13526496A JPH09321435A JP H09321435 A JPH09321435 A JP H09321435A JP 8135264 A JP8135264 A JP 8135264A JP 13526496 A JP13526496 A JP 13526496A JP H09321435 A JPH09321435 A JP H09321435A
Authority
JP
Japan
Prior art keywords
hole
plating
film
film body
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8135264A
Other languages
Japanese (ja)
Inventor
Naohito Fukuya
直仁 福家
Kazunobu Morioka
一信 盛岡
Daisuke Kanetani
大介 金谷
Hiroki Tamiya
裕記 田宮
Junji Kaneko
醇治 兼子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP8135264A priority Critical patent/JPH09321435A/en
Publication of JPH09321435A publication Critical patent/JPH09321435A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To dispense with the work to remove metal pieces at the time when metal films are respectively formed on through holes by a method wherein the upper part of a film body is covered with a masking material in such a way as to mask nuclei for plating adhered to the film body. SOLUTION: An organic substrate 1 formed with conductor circuits 4 is laminated on an electronic component housing hole 2. Then, through holes 3 are formed in places other than the hole 2 provided in a multilayer board 15 constituted integrally by laminating and bonding together the circuits 4. Then, the hole 2 is covered with a film body 8 in such a way that the holes 3 are exposed and nuclei 6 for plating the holes 3 are imparted on the film body 8. Then, the upper part of the film body 8 is covered with a masking material 10 in such a way as to mask these nuclei 6 for plating and a plating is applied to the holes 3 to form respectively metal films 9 on the holes 3. Then, the film body 8 and the material 10, which remain on the board 15, are removed and the hole 2 is made to expose.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップ等の
電子部品を搭載するための、ピングリッドアレイ(PG
A)、ボールグリッドアレイ(BGA)、チップキャリ
ア等の電子部品搭載用装置に使用される多層プリント配
線板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pin grid array (PG) for mounting electronic parts such as semiconductor chips.
A), a method of manufacturing a multilayer printed wiring board used for a device for mounting electronic components such as a ball grid array (BGA) and a chip carrier.

【0002】[0002]

【従来の技術】近年、半導体チップやチップ部品等の電
子部品は軽薄短小化が進んでいる。それに伴い電子部品
を搭載するための多層プリント配線板も高密度化されて
きている。また、半導体チップを搭載する基板としては
従来セラミック素材のものが用いられていたが、セラミ
ック素材のものは高価であることから、高密度化が可能
で低価格を実現できる有機系基板を使用した多層プリン
ト配線板が用いられるようになってきた。なお、半導体
チップを搭載する基板では、半導体チップを収納するた
めの収納穴と、搭載する半導体チップとの接合、あるい
は結線(ボンディング)のために表面に金皮膜を有する
導体回路とを備えるのが一般的である。
2. Description of the Related Art In recent years, electronic parts such as semiconductor chips and chip parts have been reduced in size and weight. Along with this, the density of multilayer printed wiring boards for mounting electronic components has been increasing. Conventionally, ceramic substrates were used as substrates on which semiconductor chips were mounted.However, ceramic substrates were expensive, so organic substrates that could be densified and realized at low prices were used. Multilayer printed wiring boards have been used. In addition, the substrate on which the semiconductor chip is mounted is provided with a storage hole for storing the semiconductor chip and a conductor circuit having a gold film on the surface for bonding or connecting (bonding) with the mounted semiconductor chip. General.

【0003】従来の、半導体チップを搭載するための多
層プリント配線板の製造方法としては、例えば特開平5
−343849号に示されるものがある。この方法は、
図3に示すように導体回路4を形成した複数枚の有機系
基板1を、導体回路4が露出している凹状の電子部品収
納穴2を所定の位置に形成しながら、接着材料7を介し
て積層し〔図3(a)〕、次いで接着して(一体化し
て)多層板15とした後、スルーホール3を形成し〔図
3(b)〕、次いで多層板15の表面、電子部品収納穴
2及びスルーホール3にメッキ前処理を施してメッキ用
の核6を形成し〔図3(c)〕、次いで多層板15の表
面全体にフィルム体8としてドライフィルムを貼着し、
このフィルム体8(ドライフィルム)を露光すると共に
スルーホール3に対面する部分のフィルム体8(ドライ
フィルム)を現像除去し、他の部分はフィルム体8(ド
ライフィルム)を残しておき〔図3(d)〕、次いでス
ルーホール3内にメッキを施して金属皮膜9を形成し、
次いでフィルム体8(ドライフィルム)を除去し、次い
で多層板15の表面や電子部品収納穴2に残存するメッ
キ用の核6をソフトエッチングにより除去して〔図3
(e)〕多層プリント配線板を製造する方法である。
A conventional method for manufacturing a multilayer printed wiring board for mounting a semiconductor chip is, for example, Japanese Patent Laid-Open No. 5 (1999) -53187.
There is one shown in -343849. This method
As shown in FIG. 3, a plurality of organic substrates 1 each having a conductor circuit 4 formed thereon are formed with an adhesive material 7 while forming a concave electronic component housing hole 2 in which the conductor circuit 4 is exposed at a predetermined position. 3 (a) !, and then adhered (integrated) to form a multilayer board 15, through holes 3 are formed [FIG. 3 (b)], and then the surface of the multilayer board 15 and electronic parts. A pretreatment for plating is applied to the storage hole 2 and the through hole 3 to form a nucleus 6 for plating [FIG. 3 (c)], and then a dry film is attached as a film body 8 on the entire surface of the multilayer board 15.
The film body 8 (dry film) is exposed and the film body 8 (dry film) in the portion facing the through hole 3 is developed and removed, and the film body 8 (dry film) is left in other portions [FIG. (D)] Next, plating is performed in the through holes 3 to form a metal film 9,
Next, the film body 8 (dry film) is removed, and then the plating nuclei 6 remaining on the surface of the multilayer board 15 and the electronic component housing holes 2 are removed by soft etching [FIG.
(E)] A method for producing a multilayer printed wiring board.

【0004】しかし、上記の方法では、図3(e)の工
程でフィルム体8(ドライフィルム)を除去した後、電
子部品収納穴2の表面等に残存するメッキ用の核6をソ
フトエッチングにより除去するが、この除去を完全に行
うことは困難である。そのため、メッキ用の核6が残存
することが多く、この核6が残存した場合には、電子部
品収納穴2内に露出している導体回路4上に金皮膜を形
成するために、後工程で電解ニッケルメッキや電解金メ
ッキ等を施した際に、導体回路4間にメッキ金属の異常
析出が発生し、ショート不良が多発するという問題があ
る。
However, in the above method, after removing the film body 8 (dry film) in the step of FIG. 3 (e), the plating nucleus 6 remaining on the surface of the electronic component housing hole 2 is soft-etched. Although it is removed, it is difficult to completely remove it. Therefore, the plating core 6 often remains, and when this core 6 remains, a post-process is performed to form a gold film on the conductor circuit 4 exposed in the electronic component housing hole 2. However, when electrolytic nickel plating or electrolytic gold plating is applied, abnormal deposition of plated metal occurs between the conductor circuits 4 and short circuits often occur.

【0005】そこで、スルーホールを露出するようにし
て電子部品収納穴をフィルム体で覆って密閉した後で、
スルーホールにメッキ用の核を付与することにより、電
子部品収納穴内の導体回路にメッキ用の核を付着させな
いようにして、上記の問題を解決するという製造方法を
本発明者等は検討し、特願平7-334550号として提案して
いる。この製造方法は図4(a)に示すように複数枚の
有機系基板1を、導体回路4が露出している電子部品収
納穴2を所定の位置に形成しながら積層、接着して多層
板15とし、次いで図4(b)に示すようにこの多層板
15の電子部品収納穴2以外の箇所にスルーホール3を
形成し、次いで図4(c)に示すようにスルーホール3
を露出するようにして電子部品収納穴2をフィルム体8
で覆い、次いで図4(d)に示すようにスルーホール3
にメッキ用の核6を付与し、次いで図4(e)に示すよ
うにメッキによりスルーホール3に金属皮膜9を形成
し、次いでフィルム体8を除去して多層プリント配線板
を製造するものである。しかし、この製造方法では、図
4(d)に示すスルーホール3にメッキ用の核6を付与
する段階で、フィルム体8上にもメッキ用の核6が付着
するため、次の工程でメッキによりスルーホール3に金
属皮膜9を形成した際に、図4(e)に示すようにフィ
ルム体8上にメッキ金属片11が析出してしまい、この
メッキ金属片11の除去には面倒な作業が必要であると
いう新たな問題が生じることが判明した。なお、メッキ
金属片11が残存すると、所望の導体回路を得ることが
できないという問題や、次の工程でフィルム体8を除去
することが困難になるという問題が生じる。
Therefore, after covering the electronic component accommodating hole with a film body so as to expose the through hole and sealing it,
The present inventors have studied a manufacturing method of solving the above-mentioned problem by providing a through-hole with a nucleus for plating so as not to attach the nucleus for plating to the conductor circuit in the electronic component storage hole, It is proposed as Japanese Patent Application No. 7-334550. In this manufacturing method, as shown in FIG. 4 (a), a plurality of organic substrates 1 are laminated and adhered while forming an electronic component storage hole 2 in which a conductor circuit 4 is exposed at a predetermined position, and are laminated and bonded. 15 and then, as shown in FIG. 4B, a through hole 3 is formed in a portion other than the electronic component accommodating hole 2 of the multilayer board 15, and then the through hole 3 is formed as shown in FIG. 4C.
The electronic component storage hole 2 so that the film body 8 is exposed.
And then through hole 3 as shown in FIG. 4 (d).
The core 6 for plating is applied to, and then the metal film 9 is formed on the through hole 3 by plating as shown in FIG. 4 (e), and then the film body 8 is removed to produce a multilayer printed wiring board. is there. However, in this manufacturing method, since the plating nucleus 6 is attached to the film body 8 at the stage of providing the plating nucleus 6 to the through hole 3 shown in FIG. When the metal film 9 is formed on the through hole 3 by the above, the plated metal piece 11 is deposited on the film body 8 as shown in FIG. 4E, and the removal of the plated metal piece 11 is a troublesome work. It was found that there is a new problem that is required. If the plated metal piece 11 remains, a problem that a desired conductor circuit cannot be obtained and a problem that it becomes difficult to remove the film body 8 in the next step occur.

【0006】[0006]

【発明が解決しようとする課題】本発明は上記のような
事情に鑑みてなされたものであって、その目的とすると
ころは、導体回路を形成している複数枚の有機系基板
を、導体回路が露出している電子部品収納穴を所定の位
置に形成しながら積層、接着して多層板とし、次いでこ
の多層板の電子部品収納穴以外の箇所にスルーホールを
形成し、次いでスルーホールを露出するようにして電子
部品収納穴をフィルム体で覆って密閉した後で、スルー
ホールにメッキ用の核を付与し、次いでスルーホールに
メッキを施し、次いでフィルム体を除去した後、電子部
品収納穴内の導体回路上に電解メッキによる金属層を形
成して多層プリント配線板を製造する多層プリント配線
板の製造方法であって、スルーホールに金属皮膜を形成
する際に、フィルム体上にメッキ金属片が析出せず、従
って、めっき金属片を除去する作業が不要となる多層プ
リント配線板の製造方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a plurality of organic substrates forming a conductor circuit with a conductor. While forming the electronic component storage hole where the circuit is exposed at a predetermined position, stacking and adhering to form a multilayer board, then forming a through hole in a portion other than the electronic component storage hole of this multilayer board, and then forming a through hole. After covering the electronic component storage hole with a film body so as to expose it and sealing it, add a nucleus for plating to the through hole, then plate the through hole, then remove the film body, then store the electronic component A method for manufacturing a multilayer printed wiring board, comprising forming a metal layer by electroplating on a conductor circuit in a hole to produce a multilayer printed wiring board, wherein a film is formed when a metal film is formed in a through hole. Plated metal strip does not precipitate on and therefore, is to provide a method for manufacturing a multilayer printed wiring board becomes unnecessary work of removing the plated metal strip.

【0007】[0007]

【課題を解決するための手段】請求項1に係る発明の多
層プリント配線板の製造方法は、導体回路を形成してい
る複数枚の有機系基板を、導体回路が露出している電子
部品収納穴を所定の位置に形成しながら積層、接着して
多層板とし、次いでこの多層板の電子部品収納穴以外の
箇所にスルーホールを形成し、このスルーホールにメッ
キを施して多層プリント配線板を製造する多層プリント
配線板の製造方法において、下記の(1)から(6)ま
での工程を備えることを特徴とする。 (1)スルーホールを形成した多層板に対し、スルーホ
ールを露出するようにして電子部品収納穴をフィルム体
で覆う工程 (2)スルーホールにメッキ前処理を施してメッキ用の
核を形成する工程 (3)フィルム体上に付着したメッキ用の核をマスクす
るように、フィルム体の上をマスキング材で覆う工程 (4)メッキを施してスルーホールに金属皮膜を形成す
る工程 (5)フィルム体及びマスキング材を除去する工程 (6)電子部品収納穴内の導体回路上に電解メッキによ
る金属層を形成する工程 請求項2に係る発明の多層プリント配線板の製造方法
は、請求項1記載の製造方法において、フィルム体が感
光性ドライフィルムであることを特徴とする。
According to a first aspect of the present invention, there is provided a method for manufacturing a multilayer printed wiring board, wherein a plurality of organic substrates, each having a conductor circuit formed therein, are used to store an electronic component in which the conductor circuit is exposed. Layers are laminated and bonded while forming holes at predetermined positions, then through holes are formed in the parts other than the electronic component storage holes of this multilayer plate, and the through holes are plated to form a multilayer printed wiring board. The method for producing a multilayer printed wiring board to be produced is characterized by including the following steps (1) to (6). (1) A step of covering the electronic component accommodating hole with a film body so as to expose the through hole in the multilayer board having the through hole formed (2) Pretreatment of the through hole is performed to form a nucleus for plating Step (3) Step of covering the film body with a masking material so as to mask the nucleus for plating adhered to the film body (4) Step of plating and forming a metal film in the through hole (5) Film The step of removing the body and the masking material (6) The step of forming a metal layer by electrolytic plating on the conductor circuit in the electronic component housing hole. The method for producing a multilayer printed wiring board according to the invention according to claim 2 is the method according to claim 1. In the manufacturing method, the film body is a photosensitive dry film.

【0008】請求項3に係る発明の多層プリント配線板
の製造方法は、請求項1又は請求項2記載の製造方法に
おいて、マスキング材が感光性ドライフィルムであるこ
とを特徴とする。
According to a third aspect of the present invention, there is provided a method for producing a multilayer printed wiring board according to the first or second aspect, wherein the masking material is a photosensitive dry film.

【0009】請求項4に係る発明の多層プリント配線板
の製造方法は、請求項1又は請求項2記載の製造方法に
おいて、マスキング材がメッキ用マスキングフィルムで
あることを特徴とする。
According to a fourth aspect of the present invention, there is provided a method for producing a multilayer printed wiring board according to the first or second aspect, wherein the masking material is a masking film for plating.

【0010】請求項5に係る発明の多層プリント配線板
の製造方法は、請求項1又は請求項2記載の製造方法に
おいて、マスキング材が液状レジストであることを特徴
とする。
According to a fifth aspect of the present invention, there is provided a method for producing a multilayer printed wiring board according to the first or second aspect, wherein the masking material is a liquid resist.

【0011】請求項6に係る発明の多層プリント配線板
の製造方法は、請求項1から請求項5までのいずれかに
記載の製造方法において、前記(4)の工程におけるメ
ッキ方法がダイレクトプレーティング法であることを特
徴とする。
A method for manufacturing a multilayer printed wiring board according to a sixth aspect of the present invention is the method according to any one of the first to fifth aspects, wherein the plating method in the step (4) is direct plating. It is a law.

【0012】[0012]

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings.

【0013】(1)の工程について 図1(a)に示すように、導体回路4を形成した複数枚
の有機系基板1を導体回路4が露出している電子部品収
納穴2を所定の位置に形成しながら積層する。なお、電
子部品収納穴2の底面5を形成する有機系基板1は図1
(a)では開口のないものを使用しているが、この底面
5を形成する有機系基板1に開口部を形成しておいて、
積層した際に電子部品収納穴2の底面5に開口部が備わ
るようにしてもよい。導体回路4を形成する有機系基板
1としては、エポキシ樹脂ガラス布基材銅張積層板、ポ
リイミド樹脂ガラス布基材銅張積層板等が用いられる。
有機系基板1を積層し、これらを接着する接着材料7と
しては、エポキシ樹脂系フィルム、ポリイミド樹脂系フ
ィルム、エポキシ樹脂ガラス布基材プリプレグ、ポリイ
ミド樹脂ガラス布基材プリプレグ等が用いられる。また
本発明では、導体回路4を形成した複数枚の有機系基板
1を積層、接着するが、必要に応じて導体回路4を備え
ていない有機系基板を同時に積層するようにしても差し
支えない。
Step (1) As shown in FIG. 1 (a), a plurality of organic substrates 1 having conductor circuits 4 formed therein are provided with electronic component housing holes 2 in which conductor circuits 4 are exposed at predetermined positions. Laminate while forming. The organic substrate 1 forming the bottom surface 5 of the electronic component storage hole 2 is shown in FIG.
In (a), one having no opening is used, but an opening is formed in the organic substrate 1 forming the bottom surface 5,
An opening may be provided on the bottom surface 5 of the electronic component storage hole 2 when stacked. As the organic substrate 1 forming the conductor circuit 4, an epoxy resin glass cloth base material copper clad laminate, a polyimide resin glass cloth base material copper clad laminate, or the like is used.
An epoxy resin film, a polyimide resin film, an epoxy resin glass cloth base material prepreg, a polyimide resin glass cloth base material prepreg, or the like is used as the adhesive material 7 for laminating the organic base materials 1 and adhering them. Further, in the present invention, a plurality of organic substrates 1 on which the conductor circuits 4 are formed are laminated and adhered, but an organic substrate having no conductor circuits 4 may be laminated simultaneously if necessary.

【0014】次いで図1(b)に示すように、積層、接
着して一体化した多層板15の電子部品収納穴2以外の
箇所にスルーホール3を形成する。スルーホール3の形
成法については、特に制限はなく、例えばドリル加工に
より形成できる。次いで図1(c)に示すように、スル
ーホール3を形成した多層板15に対し、スルーホール
3を露出するようにして、電子部品収納穴2を、ドライ
フィルム等のフィルム体8で覆う。フィルム体8として
感光性を有するドライフィルムを使用すると、スルーホ
ール3を露出するようにして、フィルム体8で電子部品
収納穴2を覆うことが容易に達成できるので望ましい
が、フィルム体8としてポリプロピレンフィルム等の一
般のフィルムを使用しても差し支えない。一般のフィル
ムをフィルム体8として使用する場合には、例えば予め
所定の形状にしたものを、接着剤等を使用して、スルー
ホール3は露出させ、電子部品収納穴2は覆うようにし
て多層板15に貼着すればよい。フィルム体8として、
感光性ドライフィルムを使用する場合には、図1(c)
に示すように、ドライフィルムを露光及び現像して、ス
ルーホール3に対面する部分のドライフィルムは除去
し、電子部品収納穴2を覆っている部分のドライフィル
ムは残存させる。この結果、電子部品収納穴2はフィル
ム体8(ドライフィルム)によって密閉され、外部から
保護された状態となる。この場合、スルーホール3に対
面する部分のドライフィルムが除去され、電子部品収納
穴2を覆っている部分のドライフィルムが残存していれ
ばよく、その他の部分のドライフィルムについては、必
要に応じて除去するか、残しておくかを選択すればよ
い。なお、ここでいう「スルーホール3に対面する部
分」とはスルーホール3に正確に対応する部分だけでな
く、いわゆるランドを形成する部分であるスルーホール
3の周囲も含んで指している。
Next, as shown in FIG. 1 (b), through holes 3 are formed in portions other than the electronic component housing holes 2 of the multilayer board 15 which are laminated, adhered and integrated. The method of forming the through hole 3 is not particularly limited, and can be formed by, for example, drilling. Next, as shown in FIG. 1C, the electronic component housing hole 2 is covered with a film body 8 such as a dry film so that the through hole 3 is exposed with respect to the multilayer plate 15 in which the through hole 3 is formed. When a dry film having photosensitivity is used as the film body 8, it is desirable that the through hole 3 is exposed and the electronic component storage hole 2 can be easily covered with the film body 8. However, polypropylene is used as the film body 8. A general film such as a film may be used without any problem. When a general film is used as the film body 8, for example, one having a predetermined shape in advance is used to expose the through hole 3 and cover the electronic component storage hole 2 by using an adhesive or the like. It may be attached to the plate 15. As the film body 8,
When using a photosensitive dry film, see Fig. 1 (c).
As shown in FIG. 3, the dry film is exposed and developed to remove the dry film in the portion facing the through hole 3 and leave the dry film in the portion covering the electronic component housing hole 2 as it is. As a result, the electronic component storage hole 2 is sealed by the film body 8 (dry film) and is protected from the outside. In this case, the dry film in the portion facing the through hole 3 may be removed, and the dry film in the portion covering the electronic component storage hole 2 may remain, and the dry film in other portions may be used as necessary. You can choose to remove it or leave it. The “portion facing the through hole 3” refers to not only the portion that exactly corresponds to the through hole 3 but also the periphery of the through hole 3 that is a portion that forms a so-called land.

【0015】(2)の工程について 図1(d)に示すように、めっき前処理液を用いてスル
ーホール3に導電材やパラジウム等のメッキ用の核6を
付与する。無電解メッキを行うことなく直接電解メッキ
によって金属皮膜を形成するいわゆるダイレクトプレー
ティング法の場合には、メッキ用の核6として、コロイ
ドカーボン、有機パラジウムコロイド、パラジウム錫合
金コロイド等の導電材を付与するが、この場合には必要
に応じて活性化処理を行ってもよい。このようにしてス
ルーホール3にメッキ用の核6を付与した場合には、図
1(d)に示すように、電子部品収納穴2を覆っている
フィルム体8の表面にもメッキ用の核6が付着した状態
となる。
Step (2) As shown in FIG. 1 (d), a plating pretreatment liquid is used to provide a through hole 3 with a conductive material or a nucleus 6 for plating such as palladium. In the case of a so-called direct plating method in which a metal film is formed by direct electrolytic plating without performing electroless plating, a conductive material such as colloidal carbon, organic palladium colloid, or palladium tin alloy colloid is provided as a nucleus 6 for plating. However, in this case, activation treatment may be performed as necessary. When the plating nuclei 6 are provided in the through holes 3 in this way, as shown in FIG. 1D, the plating nuclei are also formed on the surface of the film body 8 which covers the electronic component housing holes 2. 6 is attached.

【0016】(3)の工程について この工程では、図2(e)に示すように、フィルム体8
の表面に付着したメッキ用の核6をマスクするように、
フィルム体8の上をマスキング材10で覆う。このマス
キング材10の材質については次のメッキ工程に耐える
材質であればよく特に限定はなく、例えば感光性ドライ
フィルム、メッキ用マスキングフィルム、液状レジスト
等が挙げられる。また、マスキング材10で覆う方法に
ついても特に限定はなく、選定したマスキング材10の
種類によって決定すればよい。なお、フィルム体8の上
をマスキング材10で覆う前に、多層板15に対し薄付
けメッキが施されていても構わない。なぜなら本発明で
は後工程でフィルム体8及びマスキング材10を除去す
るけれども、厚みが数μm以下の薄付けメッキによる金
属皮膜であればフィルム体8及びマスキング材10の除
去を困難にすることはないからである。この(3)の工
程を施すことにより、フィルム体8の上のメッキ用の核
6はマスキング材10で覆われるため、フィルム体8の
表面に露出することはない。
Regarding Step (3) In this step, as shown in FIG.
To mask the plating nuclei 6 attached to the surface of
The film body 8 is covered with a masking material 10. The material of the masking material 10 is not particularly limited as long as it can withstand the next plating step, and examples thereof include a photosensitive dry film, a plating masking film, and a liquid resist. The method of covering with the masking material 10 is not particularly limited, and may be determined according to the type of the selected masking material 10. The multilayer plate 15 may be thinly plated before the film body 8 is covered with the masking material 10. Because, in the present invention, the film body 8 and the masking material 10 are removed in a later step, but the removal of the film body 8 and the masking material 10 is not difficult if the metal film is formed by thin plating and has a thickness of several μm or less. Because. By performing the step (3), the plating nucleus 6 on the film body 8 is covered with the masking material 10 and is not exposed on the surface of the film body 8.

【0017】(4)の工程について この工程では、図2(f)に示すように、スルーホール
3にメッキを施して金属皮膜9を形成する。この際のメ
ッキ方法については特に限定はなく、例えば無電解メッ
キで薄付けメッキをした後、さらに電解メッキで所望の
膜厚の金属皮膜を形成する方法や直接電解メッキによっ
て金属皮膜9を形成するいわゆるダイレクトプレーティ
ング法等により行えばよい。また、金属皮膜9の材質に
ついても特に限定はなく、例えば、銅、ニッケル、金等
が挙げられる。
Step (4) In this step, as shown in FIG. 2 (f), the through hole 3 is plated to form a metal film 9. The plating method at this time is not particularly limited, and, for example, a method of forming a metal film having a desired film thickness by electrolytic plating after performing thin plating by electroless plating or forming the metal film 9 by direct electrolytic plating. The so-called direct plating method may be used. The material of the metal film 9 is also not particularly limited, and examples thereof include copper, nickel, gold and the like.

【0018】(5)の工程について この工程では、上記(4)の工程を終えた多層板15に
残存するフィルム体8及びマスキング材10を除去し
て、図2(g)に示すように、電子部品収納穴2を露出
させる。なお、フィルム体8及びマスキング材10の除
去に伴って、フィルム体8の表面に付着したメッキ用の
核6も除去される。このフィルム体8及びマスキング材
10の除去方法については、特に限定はなく、使用する
材質に適する方法で行えばよい。例えば、アルカリ剥離
型のドライフィルムの場合にはアルカリ性溶液を使用し
て剥離することができる。
Step (5) In this step, the film body 8 and the masking material 10 remaining on the multilayer board 15 after the above step (4) are removed, and as shown in FIG. The electronic component storage hole 2 is exposed. Note that, along with the removal of the film body 8 and the masking material 10, the plating core 6 attached to the surface of the film body 8 is also removed. The method of removing the film body 8 and the masking material 10 is not particularly limited and may be a method suitable for the material used. For example, in the case of an alkali peeling type dry film, it can be peeled using an alkaline solution.

【0019】(6)の工程について 電子部品収納穴2内に露出している導体回路4上に電解
メッキによる金属層を形成する(図は省略)。この金属
層の材質については、特に限定はないが、銅、ニッケ
ル、金等を例示でき、最終的に金の金属層を表面に備え
ることが、ボンディング性の点で好ましい。なお、まず
電解メッキによりニッケル等の下地金属層を形成し、さ
らにその上に電解メッキにより金の金属層を形成するよ
うにしてもよい。
Step (6): A metal layer is formed by electrolytic plating on the conductor circuit 4 exposed in the electronic component housing hole 2 (not shown). The material of the metal layer is not particularly limited, but copper, nickel, gold and the like can be exemplified, and finally it is preferable to provide a metal layer of gold on the surface from the viewpoint of bonding property. It is also possible to first form a base metal layer of nickel or the like by electrolytic plating, and then form a gold metal layer thereon by electrolytic plating.

【0020】[0020]

【実施例】以下、本発明を図面を参照しながら実施例に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the drawings.

【0021】ポリイミド樹脂ガラス布基材銅張積層板に
導体回路4を形成した3枚の有機系基板1及び接着材料
7として使用するポリイミド樹脂ガラス布基材プリプレ
グを準備した。最下部に配置する有機系基板1を除く有
機系基板1及び接着材料7には電子部品収納穴2を形成
するための四角形のくり抜き部分を設けておき、各有機
系基板1及び接着材料7を図1(a)に示すように、積
層し、次いで加熱、加圧して接着して、導体回路4が段
差部に露出している電子部品収納穴2を形成して一体化
した多層板15を得た。
A polyimide resin glass cloth base material prepreg used as the adhesive material 7 and three organic substrates 1 having conductor circuits 4 formed on a polyimide resin glass cloth base material copper clad laminate were prepared. The organic substrate 1 and the adhesive material 7 excluding the organic substrate 1 arranged at the bottom are provided with a quadrangular cutout portion for forming the electronic component housing hole 2, and the organic substrate 1 and the adhesive material 7 are attached. As shown in FIG. 1 (a), a multilayer board 15 is formed by laminating, then heating, pressing and adhering to form an integrated electronic component housing hole 2 in which the conductor circuit 4 is exposed at the step portion, and an integrated multi-layer board 15. Obtained.

【0022】次いで、図1(b)に示すように、多層板
15の電子部品収納穴2以外の箇所にスルーホール3を
ドリル加工により形成した。次いで、多層板15の両面
にアルカリ剥離型のドライフィルム(日本合成化学工業
社製の品番411Y−50)をラミネータを用いて貼着
して電子部品収納穴2及びスルーホール3を覆い、次い
で、図1(c)に示すように、ドライフィルムを露光及
び現像して、スルーホール3に対面する部分のドライフ
ィルムは除去し、電子部品収納穴2を覆っている部分の
ドライフィルムは残存させて電子部品収納穴2を覆うフ
ィルム体8を形成した。なお、ドライフィルムの現像
は、炭酸ナトリウム水溶液を用いて行った。
Next, as shown in FIG. 1 (b), through holes 3 were formed by drilling in the parts other than the electronic component housing holes 2 of the multilayer board 15. Then, an alkali peeling dry film (product number 411Y-50 manufactured by Nippon Synthetic Chemical Industry Co., Ltd.) is attached to both surfaces of the multilayer plate 15 using a laminator to cover the electronic component storage hole 2 and the through hole 3, and then, As shown in FIG. 1 (c), the dry film is exposed and developed to remove the dry film in the portion facing the through hole 3 and leave the dry film in the portion covering the electronic component storage hole 2 as it is. A film body 8 was formed to cover the electronic component storage hole 2. The development of the dry film was performed using an aqueous sodium carbonate solution.

【0023】次いで、図1(d)に示すように、メッキ
前処理液を用いてスルーホール3にコロイドパラジウム
を付着させ、次いでパラジウムを被覆している有機ポリ
マーを除去するパラジウムの活性化を行って、メッキ用
の核6の皮膜を形成した。この場合、フィルム体8の表
面にもメッキ用の核6が付着した状態になっていた。
Next, as shown in FIG. 1 (d), colloidal palladium is attached to the through holes 3 using a plating pretreatment liquid, and then palladium is activated to remove the organic polymer covering the palladium. To form a film of the nucleus 6 for plating. In this case, the plating core 6 was also attached to the surface of the film body 8.

【0024】次いで、フィルム体8の表面に付着したメ
ッキ用の核6をマスクするように、マスキング材10と
してアルカリ剥離型のドライフィルム(日本合成化学工
業社製の品番411Y−50)を用い、このドライフィ
ルムを多層板15の両面にラミネータを用いて貼着した
後、露光、現像を行って、図2(e)に示すようにフィ
ルム体8の表面をマスキング材10で覆うようにした。
Next, an alkaline peeling type dry film (product number 411Y-50 manufactured by Nippon Synthetic Chemical Industry Co., Ltd.) is used as a masking material 10 so as to mask the plating core 6 attached to the surface of the film body 8. This dry film was attached to both surfaces of the multilayer board 15 using a laminator, and then exposed and developed to cover the surface of the film body 8 with the masking material 10 as shown in FIG. 2 (e).

【0025】次いで、図2(f)に示すように、硫酸銅
を含有するメッキ液を用いて、スルーホール3に電解銅
メッキを施して厚みが20μmの銅よりなる金属皮膜9
を形成した。次いで、残存するドライフィルム(フィル
ム体8及びマスキング材10)を水酸化ナトリウム水溶
液を使用して剥離して、図2(g)に示すように、電子
部品収納穴2を露出させた。この際、フィルム体8及び
マスキング材10は完全に除去することが出来た。
Then, as shown in FIG. 2 (f), the through-hole 3 is electrolytically copper-plated using a plating solution containing copper sulfate to form a metal film 9 of copper having a thickness of 20 μm.
Was formed. Then, the remaining dry film (the film body 8 and the masking material 10) was peeled off using an aqueous sodium hydroxide solution to expose the electronic component housing hole 2 as shown in FIG. 2 (g). At this time, the film body 8 and the masking material 10 could be completely removed.

【0026】次いで、電子部品収納穴2内に露出してい
る導体回路4及びスルーホール3に形成された金属皮膜
9上に、ワット浴を用いて電解ニッケルめっきによりニ
ッケル皮膜を5μm析出させた後、電解金メッキにより
金皮膜を2μm析出させて多層プリント配線板を得た
(図は省略)。こうして得られた多層プリント配線板で
は、電子部品収納穴2内に露出している導体回路4間に
ニッケル又は金の異常析出はなく、従ってショート不良
の発生もなかった。
Then, a nickel film of 5 μm is deposited on the metal film 9 formed in the conductor circuit 4 and the through hole 3 exposed in the electronic component housing hole 2 by electrolytic nickel plating using a Watts bath. A 2 μm thick gold film was deposited by electrolytic gold plating to obtain a multilayer printed wiring board (not shown). In the multilayer printed wiring board thus obtained, there was no abnormal deposition of nickel or gold between the conductor circuits 4 exposed in the electronic component housing hole 2, and therefore no short circuit failure occurred.

【0027】[0027]

【発明の効果】請求項1〜請求項6に係る発明の多層プ
リント配線板の製造方法では、導体回路を形成している
複数枚の有機系基板を、導体回路が露出している電子部
品収納穴を所定の位置に形成しながら積層、接着して多
層板とし、次いでこの多層板の電子部品収納穴以外の箇
所にスルーホールを形成し、次いでスルーホールを露出
するようにして電子部品収納穴をフィルム体で覆って密
閉した後で、スルーホールにメッキ用の核を付与し、次
いでスルーホールにメッキを施し、次いでフィルム体を
除去した後電子部品収納穴内の導体回路上に電解メッキ
による金属層を形成して多層プリント配線板を製造する
が、スルーホールに金属皮膜を形成する際に、フィルム
体上にメッキ用の核が露出しないようマスキング材でフ
ィルム体の上を覆っているので、従ってフィルム体上に
メッキ金属片が析出することがない。そのため、請求項
1〜請求項6に係る発明の多層プリント配線板の製造方
法によれば、スルーホールに金属皮膜を形成した後、フ
ィルム体上のメッキ金属片を除去するという面倒な作業
が不要となり、容易にフィルム体を除去することができ
るので製造効率が向上する。
According to the method for manufacturing a multilayer printed wiring board of the present invention according to claims 1 to 6, a plurality of organic substrates forming a conductor circuit are placed in an electronic component housing in which the conductor circuit is exposed. While forming holes at predetermined positions, they are laminated and adhered to form a multilayer board. Then, through holes are formed in the multilayer board at locations other than the electronic parts storage holes, and then the through holes are exposed to expose the electronic parts storage holes. After covering with a film body and sealing it, a nucleus for plating is applied to the through hole, plating is then applied to the through hole, and then the film body is removed, and then a metal by electrolytic plating is applied on the conductor circuit in the electronic component storage hole. Layers are formed to produce a multilayer printed wiring board, but when forming a metal film on the through holes, a masking material covers the top of the film body so that the plating cores are not exposed on the film body. Since it is, therefore plating metal strips on the film body is not precipitated. Therefore, according to the method for manufacturing a multilayer printed wiring board of the present invention according to claims 1 to 6, the troublesome work of removing the plated metal piece on the film body after forming the metal film in the through hole is unnecessary. Since the film body can be easily removed, the manufacturing efficiency is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多層プリント配線板の製造方法をモデ
ル的に説明する断面図である。
FIG. 1 is a cross-sectional view schematically illustrating a method for manufacturing a multilayer printed wiring board according to the present invention.

【図2】図1に続く工程に関して、本発明の多層プリン
ト配線板の製造方法をモデル的に説明する断面図であ
る。
FIG. 2 is a cross-sectional view schematically illustrating a method for manufacturing a multilayer printed wiring board according to the present invention with respect to steps subsequent to FIG. 1;

【図3】従来の多層プリント配線板の製造方法をモデル
的に説明する断面図である。
FIG. 3 is a cross-sectional view for explaining a model of a conventional method for manufacturing a multilayer printed wiring board.

【図4】図3に示す従来の多層プリント配線板の製造方
法の改善例をモデル的に説明する断面図である。
FIG. 4 is a model cross-sectional view for explaining an improved example of the method for manufacturing the conventional multilayer printed wiring board shown in FIG.

【符号の説明】[Explanation of symbols]

1 有機系基板 2 電子部品収納穴 3 スルーホール 4 導体回路 5 底面 6 メッキ用の核 7 接着材料 8 フィルム体 9 金属皮膜 10マスキング材 11 めっき金属片 15 多層板 1 Organic Substrate 2 Electronic Component Storage Hole 3 Through Hole 4 Conductor Circuit 5 Bottom Surface 6 Core for Plating 7 Adhesive Material 8 Film Body 9 Metal Film 10 Masking Material 11 Plated Metal Piece 15 Multilayer Board

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田宮 裕記 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 兼子 醇治 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Hiroki Tamiya 1048, Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 導体回路を形成している複数枚の有機系
基板を、導体回路が露出している電子部品収納穴を所定
の位置に形成しながら積層、接着して多層板とし、次い
でこの多層板の電子部品収納穴以外の箇所にスルーホー
ルを形成し、このスルーホールにメッキを施して多層プ
リント配線板を製造する多層プリント配線板の製造方法
において、下記の(1)から(6)までの工程を備える
ことを特徴とする多層プリント配線板の製造方法。 (1)スルーホールを形成した多層板に対し、スルーホ
ールを露出するようにして電子部品収納穴をフィルム体
で覆う工程 (2)スルーホールにメッキ前処理を施してメッキ用の
核を形成する工程 (3)フィルム体上に付着したメッキ用の核をマスクす
るように、フィルム体の上をマスキング材で覆う工程 (4)メッキを施してスルーホールに金属皮膜を形成す
る工程 (5)フィルム体及びマスキング材を除去する工程 (6)電子部品収納穴内の導体回路上に電解メッキによ
る金属層を形成する工程
1. A multi-layer board is obtained by stacking and adhering a plurality of organic substrates forming a conductor circuit while forming an electronic component storage hole in which the conductor circuit is exposed at a predetermined position, and then forming a multilayer board. In the method for manufacturing a multilayer printed wiring board, a through hole is formed in a portion other than the electronic component housing hole of the multilayer board, and the through hole is plated to manufacture the multilayer printed wiring board. A method for manufacturing a multilayer printed wiring board, comprising the steps up to. (1) A step of covering the electronic component accommodating hole with a film body so as to expose the through hole in the multilayer board having the through hole formed (2) Pretreatment of the through hole is performed to form a nucleus for plating Step (3) Step of covering the film body with a masking material so as to mask the nucleus for plating adhered to the film body (4) Step of plating and forming a metal film in the through hole (5) Film Step of removing body and masking material (6) Step of forming a metal layer by electrolytic plating on the conductor circuit in the electronic component storage hole
【請求項2】 フィルム体が感光性ドライフィルムであ
ることを特徴とする請求項1記載の多層プリント配線板
の製造方法。
2. The method for producing a multilayer printed wiring board according to claim 1, wherein the film body is a photosensitive dry film.
【請求項3】 マスキング材が感光性ドライフィルムで
あることを特徴とする請求項1又は請求項2記載の多層
プリント配線板の製造方法。
3. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the masking material is a photosensitive dry film.
【請求項4】 マスキング材がメッキ用マスキングフィ
ルムであることを特徴とする請求項1又は請求項2記載
の多層プリント配線板の製造方法。
4. The method for producing a multilayer printed wiring board according to claim 1, wherein the masking material is a plating masking film.
【請求項5】 マスキング材が液状レジストであること
を特徴とする請求項1又は請求項2記載の多層プリント
配線板の製造方法。
5. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the masking material is a liquid resist.
【請求項6】 前記(4)の工程におけるメッキ方法が
ダイレクトプレーティング法であることを特徴とする請
求項1から請求項5までのいずれかに記載の多層プリン
ト配線板の製造方法。
6. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the plating method in the step (4) is a direct plating method.
JP8135264A 1996-05-29 1996-05-29 Manufacture of multilayer printed-wiring board Pending JPH09321435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8135264A JPH09321435A (en) 1996-05-29 1996-05-29 Manufacture of multilayer printed-wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8135264A JPH09321435A (en) 1996-05-29 1996-05-29 Manufacture of multilayer printed-wiring board

Publications (1)

Publication Number Publication Date
JPH09321435A true JPH09321435A (en) 1997-12-12

Family

ID=15147643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8135264A Pending JPH09321435A (en) 1996-05-29 1996-05-29 Manufacture of multilayer printed-wiring board

Country Status (1)

Country Link
JP (1) JPH09321435A (en)

Similar Documents

Publication Publication Date Title
KR100659510B1 (en) Method for manufacturing a substrate with cavity
US20120073747A1 (en) Embedded printed circuit board and method of manufacturing the same
US20080264676A1 (en) Circuit board and method for manufaturing thereof
JP2003209366A (en) Flexible multilayer wiring board and manufacturing method therefor
US7494844B2 (en) Method for manufacturing substrate with cavity
US7562446B2 (en) Method for manufacturing substrate with cavity
JP4840628B2 (en) Semiconductor package substrate manufacturing method, semiconductor package manufacturing method using the method, and semiconductor package substrate and semiconductor package using these methods
JP4319917B2 (en) Manufacturing method of component built-in wiring board
JPH01282892A (en) Manufacture of multilayer printed wiring board
JPH09321435A (en) Manufacture of multilayer printed-wiring board
JPH08130376A (en) Manufacture of multilayer printed wiring board
JPH06120660A (en) Production of multilayer electronic component mounting board
JPS6233497A (en) Manufacture of multilayer circuit board
JPH09172257A (en) Manufacture of multilayer printed-wiring board
JPH08181455A (en) Manufacture of multilayer printed circuit board
JPH09260840A (en) Multilayered printed wiring board manufacturing method
JPH08321678A (en) Manufacture of multilayer printed wiring board
JPH09205278A (en) Manufacture of multilayer printed wiring board
JPH07273453A (en) Manufacturing method of multilayer printed-wiring board
JPH0974277A (en) Manufacture of multilayer printed wiring board
JPH05325669A (en) Manufacture of anisotropic conductive film
JP3327189B2 (en) Method for manufacturing multilayer wiring TAB tape
JPH1051149A (en) Method for manufacturing multi-layer printed wiring board
JPH10126061A (en) Manufacture of multilayered printed interconnection board
JPH1013027A (en) Method for manufacturing multilayer printed wiring board