JPH09168175A - ボタン電話装置 - Google Patents
ボタン電話装置Info
- Publication number
- JPH09168175A JPH09168175A JP32691795A JP32691795A JPH09168175A JP H09168175 A JPH09168175 A JP H09168175A JP 32691795 A JP32691795 A JP 32691795A JP 32691795 A JP32691795 A JP 32691795A JP H09168175 A JPH09168175 A JP H09168175A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- main control
- changed
- new
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
(57)【要約】
【課題】 主制御系プログラムを装置の通常処理動作を
維持したままで変更すること。 【解決手段】 ＣＰＵ１はパーソナルコンピータ５０よ
りデュアルポートＲＡＭ９を介してプログラムの変更指
令及び新規プログラムを受け取ると、この新規プログラ
ムをＲＡＭ３に書き込むと共に、フラッシュメモリ１６
の被変更プログラムをＲＡＭ３に書き込む。その後、フ
ラッシュメモリ１６の被変更プログラムを消去してか
ら、この部分にＲＡＭ３の前記新規プログラムを書き込
んで、フラッシュメモリ１６のプログラムを変更する。
ＣＰＵ１はこの様なプログラムの変更処理を通常の着信
処理等を行うメインルーチンの実行の合間に割り込みで
行なうため、上記プログラムの変更処理中、ＣＰＵ１は
フラッシュメモリ１６の非変更プログラム又はＲＡＭ３
に書き込んだ被変更プログラムを実行して上記メインル
ーチンの処理を行う。
維持したままで変更すること。 【解決手段】 ＣＰＵ１はパーソナルコンピータ５０よ
りデュアルポートＲＡＭ９を介してプログラムの変更指
令及び新規プログラムを受け取ると、この新規プログラ
ムをＲＡＭ３に書き込むと共に、フラッシュメモリ１６
の被変更プログラムをＲＡＭ３に書き込む。その後、フ
ラッシュメモリ１６の被変更プログラムを消去してか
ら、この部分にＲＡＭ３の前記新規プログラムを書き込
んで、フラッシュメモリ１６のプログラムを変更する。
ＣＰＵ１はこの様なプログラムの変更処理を通常の着信
処理等を行うメインルーチンの実行の合間に割り込みで
行なうため、上記プログラムの変更処理中、ＣＰＵ１は
フラッシュメモリ１６の非変更プログラム又はＲＡＭ３
に書き込んだ被変更プログラムを実行して上記メインル
ーチンの処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明はボタン電話装置に係
り、特に主制御系を制御するプログラムの変更に関する
ものである。
り、特に主制御系を制御するプログラムの変更に関する
ものである。
【０００２】
【従来の技術】図６は従来のボタン電話装置の主制御系
の一部の概略構成を示したブロック図である。１は発着
信処理等の主制御を行うマスターＣＰＵ（以降単にＣＰ
Ｕと称する）、２はＣＰＵ１の動作を制御する主制御系
のプログラムを格納するＲＯＭ、３はＣＰＵ１の動作に
必要な各種データなどを記憶するＲＡＭ、４はスレーブ
ＣＰＵ５とマスターＣＰＵ１間のデータ伝送を行うデュ
アルポートＲＡＭ、５はデュアルポートＲＡＭ４にデー
タの読み書きを行うスレーブＣＰＵ、６は公衆回線網７
に対するデータの発着信を行う局線インタフェースユニ
ット、７は公衆回線網、８は局線インタフェースユニッ
ト６とスレーブＣＰＵ５を接続するデータハイウエイで
ある。
の一部の概略構成を示したブロック図である。１は発着
信処理等の主制御を行うマスターＣＰＵ（以降単にＣＰ
Ｕと称する）、２はＣＰＵ１の動作を制御する主制御系
のプログラムを格納するＲＯＭ、３はＣＰＵ１の動作に
必要な各種データなどを記憶するＲＡＭ、４はスレーブ
ＣＰＵ５とマスターＣＰＵ１間のデータ伝送を行うデュ
アルポートＲＡＭ、５はデュアルポートＲＡＭ４にデー
タの読み書きを行うスレーブＣＰＵ、６は公衆回線網７
に対するデータの発着信を行う局線インタフェースユニ
ット、７は公衆回線網、８は局線インタフェースユニッ
ト６とスレーブＣＰＵ５を接続するデータハイウエイで
ある。
【０００３】スレーブＣＰＵ５は、例えば局線インタフ
ェースユニット６が公衆回線網７から受信したデーをデ
ータハイウエイ８を介して受け取ると、これをデュアル
ポートＲＡＭ４に書き込む。ＣＰＵ１はデュアルポート
ＲＡＭ４から前記データを読み込み、ＲＯＭ２内のプロ
グラムに従って処理を行う。その結果、例えば局線イン
タフェースユニット６に返すデータが発生したような場
合、ＣＰＵ１はこれをデュアルポートＲＡＭ４、スレー
ブＣＰＵ５、データハイウエイ８を通して局線インタフ
ェースユニット６に返送する。
ェースユニット６が公衆回線網７から受信したデーをデ
ータハイウエイ８を介して受け取ると、これをデュアル
ポートＲＡＭ４に書き込む。ＣＰＵ１はデュアルポート
ＲＡＭ４から前記データを読み込み、ＲＯＭ２内のプロ
グラムに従って処理を行う。その結果、例えば局線イン
タフェースユニット６に返すデータが発生したような場
合、ＣＰＵ１はこれをデュアルポートＲＡＭ４、スレー
ブＣＰＵ５、データハイウエイ８を通して局線インタフ
ェースユニット６に返送する。
【０００４】ＣＰＵ１は上記のような処理をＲＯＭ２内
のプログラムを実行することにより行っているが、この
プログラムに変更が生じた場合、ＲＯＭ２として書き替
え不能なＥＰ−ＲＯＭを使用しているため、変更後のプ
ログラムを格納したＲＯＭと従前のＲＯＭ２とを装置の
電源を切った後に交換しなければならず、その間、装置
の動作が停止されて、発着信等を行うことができないと
いう不具合があった。
のプログラムを実行することにより行っているが、この
プログラムに変更が生じた場合、ＲＯＭ２として書き替
え不能なＥＰ−ＲＯＭを使用しているため、変更後のプ
ログラムを格納したＲＯＭと従前のＲＯＭ２とを装置の
電源を切った後に交換しなければならず、その間、装置
の動作が停止されて、発着信等を行うことができないと
いう不具合があった。
【０００５】そこで上記のような不具合を回避するため
に、主制御系を２重系にして、一方の系のプログラムを
変更している時には、他方の系で処理を行うことによ
り、プログラムの変更時にも、ボタン電話装置を動作さ
せおくことができるが、２重系であるため、装置のコス
トが高くなってしまうという不具合があった。
に、主制御系を２重系にして、一方の系のプログラムを
変更している時には、他方の系で処理を行うことによ
り、プログラムの変更時にも、ボタン電話装置を動作さ
せおくことができるが、２重系であるため、装置のコス
トが高くなってしまうという不具合があった。
【０００６】
【発明が解決しようとする課題】上述の如く従来のボタ
ン電話装置では、主制御系プログラムを変更するには、
プログラムを格納したＲＯＭを装置の電源を切って交換
しなければならず、その間、装置がダウンして、発着信
などを行えないという不具合があった。
ン電話装置では、主制御系プログラムを変更するには、
プログラムを格納したＲＯＭを装置の電源を切って交換
しなければならず、その間、装置がダウンして、発着信
などを行えないという不具合があった。
【０００７】そこで本発明は上記のような課題を解決す
るためになされたもので、主制御系プログラムを装置の
動作を維持したまま変更することができるボタン電話装
置を提供することを目的としている。
るためになされたもので、主制御系プログラムを装置の
動作を維持したまま変更することができるボタン電話装
置を提供することを目的としている。
【０００８】
【課題を解決するための手段】請求項１の発明は、プロ
グラムを格納したメモリと、このメモリ内のプログラム
を実行する主制御系とを有するボタン電話装置におい
て、前記メモリとして電気的に書き替え可能なメモリを
設け、且つ新規プログラムを入力するインタフェース
と、このインタフェースから入力された新規プログラム
を前記メモリに書き込むプログラム書込み手段とを具備
した構成を備えている。
グラムを格納したメモリと、このメモリ内のプログラム
を実行する主制御系とを有するボタン電話装置におい
て、前記メモリとして電気的に書き替え可能なメモリを
設け、且つ新規プログラムを入力するインタフェース
と、このインタフェースから入力された新規プログラム
を前記メモリに書き込むプログラム書込み手段とを具備
した構成を備えている。
【０００９】請求項２の発明は、プログラムを格納した
メモリと、このメモリ内のプログラムを実行する主制御
系とを有するボタン電話装置において、前記メモリとし
て電気的に書き替え可能な不揮発性の第１のメモリを設
け、且つ新規プログラムを入力するインタフェースと、
別の書き替え可能な第２のメモリと、前記プログラムの
変更時、前記第１のメモリ内の被変更プログラムを前記
第２のメモリに書き込むプログラム退避手段と、前記イ
ンタフェースから入力される新規プログラムを前記第２
のメモリに書き込むプログラム入力手段と、このプログ
ラム入力手段により前記第２のメモリに書き込まれた新
規プログラムを前記第１のメモリ内の被変更プログラム
を消去した後に書き込むプログラム変更手段とを具備す
ると共に、前記主制御系はプログラムの変更処理が生じ
た際に、前記第１のメモリ内の非変更部分のプログラム
又は前記第２のメモリ内の被変更プログラムを実行して
各種通常処理を行い、且つ前記プログラム変更手段は、
前記主制御系の前記各種通常処理の合間に、前記第２の
メモリ内の新規プログラムを前記第１のメモリの被変更
プログラムの消去部分に書き込む構成を備えている。
メモリと、このメモリ内のプログラムを実行する主制御
系とを有するボタン電話装置において、前記メモリとし
て電気的に書き替え可能な不揮発性の第１のメモリを設
け、且つ新規プログラムを入力するインタフェースと、
別の書き替え可能な第２のメモリと、前記プログラムの
変更時、前記第１のメモリ内の被変更プログラムを前記
第２のメモリに書き込むプログラム退避手段と、前記イ
ンタフェースから入力される新規プログラムを前記第２
のメモリに書き込むプログラム入力手段と、このプログ
ラム入力手段により前記第２のメモリに書き込まれた新
規プログラムを前記第１のメモリ内の被変更プログラム
を消去した後に書き込むプログラム変更手段とを具備す
ると共に、前記主制御系はプログラムの変更処理が生じ
た際に、前記第１のメモリ内の非変更部分のプログラム
又は前記第２のメモリ内の被変更プログラムを実行して
各種通常処理を行い、且つ前記プログラム変更手段は、
前記主制御系の前記各種通常処理の合間に、前記第２の
メモリ内の新規プログラムを前記第１のメモリの被変更
プログラムの消去部分に書き込む構成を備えている。
【００１０】請求項３の発明は、プログラムを格納した
メモリと、このメモリ内のプログラムを実行する主制御
系とを有するボタン電話装置において、前記メモリとし
て電気的に書き替え可能な不揮発性の第１のメモリを設
け、且つ新規プログラムを入力するインタフェースと、
別の書き替え可能な第２のメモリと、前記プログラムの
変更時、前記第１のメモリ内の被変更プログラムを前記
第２のメモリに書き込むプログラム退避手段と、前記イ
ンタフェースから入力される新規プログラムを前記第２
のメモリに書き込むプログラム入力手段と、このプログ
ラム入力手段により前記第２のメモリに書き込まれた新
規プログラムを前記第１のメモリ内の被変更プログラム
を消去した後に書き込むプログラム変更手段とを具備す
ると共に、前記主制御系はプログラムの変更処理が生じ
た際に、前記第１のメモリ内の非変更部分のプログラム
又は前記第２のメモリ内の新規プログラムを実行して各
種通常処理を行い、且つ前記プログラム変更手段は、前
記主制御系の各種通常処理の合間に、前記第２のメモリ
内の新規プログラムを前記第１のメモリの被変更プログ
ラムの消去部分に書き込む構成を備えている。
メモリと、このメモリ内のプログラムを実行する主制御
系とを有するボタン電話装置において、前記メモリとし
て電気的に書き替え可能な不揮発性の第１のメモリを設
け、且つ新規プログラムを入力するインタフェースと、
別の書き替え可能な第２のメモリと、前記プログラムの
変更時、前記第１のメモリ内の被変更プログラムを前記
第２のメモリに書き込むプログラム退避手段と、前記イ
ンタフェースから入力される新規プログラムを前記第２
のメモリに書き込むプログラム入力手段と、このプログ
ラム入力手段により前記第２のメモリに書き込まれた新
規プログラムを前記第１のメモリ内の被変更プログラム
を消去した後に書き込むプログラム変更手段とを具備す
ると共に、前記主制御系はプログラムの変更処理が生じ
た際に、前記第１のメモリ内の非変更部分のプログラム
又は前記第２のメモリ内の新規プログラムを実行して各
種通常処理を行い、且つ前記プログラム変更手段は、前
記主制御系の各種通常処理の合間に、前記第２のメモリ
内の新規プログラムを前記第１のメモリの被変更プログ
ラムの消去部分に書き込む構成を備えている。
【００１１】請求項４の発明は、前記プログラム退避手
段が前記第１のメモリ内の被変更プログラムを前記第２
のメモリに書き込むまでの間、前記主制御系は前記第１
のメモリ内のプログラムを実行することにより前記各種
通常処理を行い、且つ前記プログラム変更手段により前
記第１のメモリに前記新規プログラムが書かれた後は、
この第１のメモリ内のプログラムを実行することにより
前記各種通常処理を行う構成を備えている。
段が前記第１のメモリ内の被変更プログラムを前記第２
のメモリに書き込むまでの間、前記主制御系は前記第１
のメモリ内のプログラムを実行することにより前記各種
通常処理を行い、且つ前記プログラム変更手段により前
記第１のメモリに前記新規プログラムが書かれた後は、
この第１のメモリ内のプログラムを実行することにより
前記各種通常処理を行う構成を備えている。
【００１２】請求項５の発明は、前記プログラム入力手
段が前記インタフェースから入力される新規プログラム
を前記第２のメモリに書き込むまでの間、前記主制御系
は前記第１のメモリ内のプログラムを実行することによ
り前記各種通常処理を行い、且つ前記プログラム変更手
段により前記第１のメモリに前記新規プログラムが書か
れた後は、この第１のメモリ内のプログラムを実行する
ことにより前記各種通常処理を行う構成を備えている。
段が前記インタフェースから入力される新規プログラム
を前記第２のメモリに書き込むまでの間、前記主制御系
は前記第１のメモリ内のプログラムを実行することによ
り前記各種通常処理を行い、且つ前記プログラム変更手
段により前記第１のメモリに前記新規プログラムが書か
れた後は、この第１のメモリ内のプログラムを実行する
ことにより前記各種通常処理を行う構成を備えている。
【００１３】請求項６の発明の前記主制御系は、前記プ
ログラム書込み手段、前記プログラム退避手段、前記プ
ログラム変更手段の各処理の終了毎にフラグを立てると
共に、これらフラグを監視してプログラム変更処理の段
階を認識し、この認識に基づいて、前記各種通常処理を
行うために実行すべきプログラムを選択する構成を備え
ている。
ログラム書込み手段、前記プログラム退避手段、前記プ
ログラム変更手段の各処理の終了毎にフラグを立てると
共に、これらフラグを監視してプログラム変更処理の段
階を認識し、この認識に基づいて、前記各種通常処理を
行うために実行すべきプログラムを選択する構成を備え
ている。
【００１４】請求項７の発明の前記プログラム変更手段
は前記第２のメモリに書き込まれた新規プログラムを前
記第１のメモリの被変更プログラム部分にオーバーライ
トする構成を備えている。
は前記第２のメモリに書き込まれた新規プログラムを前
記第１のメモリの被変更プログラム部分にオーバーライ
トする構成を備えている。
【００１５】請求項８の発明は、前記第１のメモリはフ
ラッシュメモリである構成を備えている。
ラッシュメモリである構成を備えている。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のボタン電話装置の
一実施の形態の構成を示したブロック図である。１は発
着信処理等の主制御を行うマスターＣＰＵ（以降単にＣ
ＰＵと称する）、３はＣＰＵ１の動作に必要な各種デー
タなどを記憶するＲＡＭ、４はスレーブＣＰＵ５とＣＰ
Ｕ１間のデータ伝送を行うデュアルポートＲＡＭ、５は
デュアルポートＲＡＭ４にデータの読み書きを行うスレ
ーブＣＰＵ、７は公衆回線網、８はスレーブＣＰＵ５と
局線インタフェースユニット６やスレーブＣＰＵ１３等
を接続するデータハイウエイ、９はスレーブＣＰＵ１０
とＣＰＵ１間のデータ伝送を行うデュアルポートＲＡ
Ｍ、１０はデュアルポートＲＡＭ９にデータの読み書き
を行うスレーブＣＰＵ、１１はパーソナルコンピュータ
等を接続するＲＳ−２３２Ｃインタフェース、１２は専
用回線等を接続してデータの変復調を行うモデムインタ
フェース、１３はデータハイウエイ８に対するデータの
入出力を行うと共にボタン電話機１５の制御を行うＣＰ
Ｕ、１４は複数のボタン電話機１５とスレーブＣＰＵ１
３を接続する入出力インタフェース、１５はＣＰＵ１を
中心とした主制御系の端末となるボタン電話機、１６は
ＣＰＵ１の動作を制御する主制御プログラムを格納する
電気的に書き替え可能な不揮発性のフラッシュメモリで
ある。
を参照して説明する。図１は本発明のボタン電話装置の
一実施の形態の構成を示したブロック図である。１は発
着信処理等の主制御を行うマスターＣＰＵ（以降単にＣ
ＰＵと称する）、３はＣＰＵ１の動作に必要な各種デー
タなどを記憶するＲＡＭ、４はスレーブＣＰＵ５とＣＰ
Ｕ１間のデータ伝送を行うデュアルポートＲＡＭ、５は
デュアルポートＲＡＭ４にデータの読み書きを行うスレ
ーブＣＰＵ、７は公衆回線網、８はスレーブＣＰＵ５と
局線インタフェースユニット６やスレーブＣＰＵ１３等
を接続するデータハイウエイ、９はスレーブＣＰＵ１０
とＣＰＵ１間のデータ伝送を行うデュアルポートＲＡ
Ｍ、１０はデュアルポートＲＡＭ９にデータの読み書き
を行うスレーブＣＰＵ、１１はパーソナルコンピュータ
等を接続するＲＳ−２３２Ｃインタフェース、１２は専
用回線等を接続してデータの変復調を行うモデムインタ
フェース、１３はデータハイウエイ８に対するデータの
入出力を行うと共にボタン電話機１５の制御を行うＣＰ
Ｕ、１４は複数のボタン電話機１５とスレーブＣＰＵ１
３を接続する入出力インタフェース、１５はＣＰＵ１を
中心とした主制御系の端末となるボタン電話機、１６は
ＣＰＵ１の動作を制御する主制御プログラムを格納する
電気的に書き替え可能な不揮発性のフラッシュメモリで
ある。
【００１７】図２は図１に示した構成の中で主制御系の
プログラムの変更に必要な部分を示した図である。ＲＳ
−２３２Ｃインタフェース１１に例えばパーソナルコン
ピュータ５０が接続され、このパーソナルコンピュータ
５０からプログラムの変更指令及び新規プログラムが主
制御系のＣＰＵ１に渡されることになる。尚、プログラ
ムの変更指令及び新規プログラムはモデムインタフェー
ス１２を通してＣＰＵ１に渡されても良い。
プログラムの変更に必要な部分を示した図である。ＲＳ
−２３２Ｃインタフェース１１に例えばパーソナルコン
ピュータ５０が接続され、このパーソナルコンピュータ
５０からプログラムの変更指令及び新規プログラムが主
制御系のＣＰＵ１に渡されることになる。尚、プログラ
ムの変更指令及び新規プログラムはモデムインタフェー
ス１２を通してＣＰＵ１に渡されても良い。
【００１８】次に本実施の形態の動作について説明す
る。局線インタフェースユニット６は公衆回線網７から
の着信を検出すると、この着信データをデータハイウエ
イ８を介してスレーブＣＰＵ５に送る。スレーブＣＰＵ
５は受け取った着信データをデュアルポートＲＡＭ４に
書き込む。ＣＰＵ１はデュアルポートＲＡＭ４から前記
着信データを読み出すと、ボタン電話機１５に呼び出し
音を鳴らす指令を出すことにし、この指令データをデュ
アルポートＲＡＭ４に書き込む。
る。局線インタフェースユニット６は公衆回線網７から
の着信を検出すると、この着信データをデータハイウエ
イ８を介してスレーブＣＰＵ５に送る。スレーブＣＰＵ
５は受け取った着信データをデュアルポートＲＡＭ４に
書き込む。ＣＰＵ１はデュアルポートＲＡＭ４から前記
着信データを読み出すと、ボタン電話機１５に呼び出し
音を鳴らす指令を出すことにし、この指令データをデュ
アルポートＲＡＭ４に書き込む。
【００１９】このデュアルポートＲＡＭ４に書き込まれ
た前記指令データはスレーブＣＰＵ５により読み出され
た後、データハイウエイ８を介してスレーブＣＰＵ１３
に与えられる。スレーブＣＰＵ１３は入出力インタフェ
ース１４を通してボタン電話機１５から呼び出し音を鳴
らす制御を行う。
た前記指令データはスレーブＣＰＵ５により読み出され
た後、データハイウエイ８を介してスレーブＣＰＵ１３
に与えられる。スレーブＣＰＵ１３は入出力インタフェ
ース１４を通してボタン電話機１５から呼び出し音を鳴
らす制御を行う。
【００２０】主制御系のＣＰＵ１は上記のような着信処
理等の通常処理を行っているが、図２に示したようなパ
ーソナルコンピュータ５０からフラッシュメモリ１６に
格納されているプログラムの変更指令をスレーブＣＰＵ
１０、デュアルポートＲＡＭ９を介して割り込みで受け
ると、図３のフローチャートに示したようなプログラム
の変更処理をメインルーチンの割り込みにより行う。即
ち、ステップ３０１、３０２で処理１、処理２などの上
記したような通常処理を行いながら、例えばステップ３
０３でプログラム変更処理を割り込みで行い、再び通常
処理を行うメインルーチンに復帰して、最後にステップ
３０ｎで示した処理ｎを行った後、ステップ３０１の処
理１に戻る処理を何度か繰り返すうちに、プログラム変
更処理を完了する。
理等の通常処理を行っているが、図２に示したようなパ
ーソナルコンピュータ５０からフラッシュメモリ１６に
格納されているプログラムの変更指令をスレーブＣＰＵ
１０、デュアルポートＲＡＭ９を介して割り込みで受け
ると、図３のフローチャートに示したようなプログラム
の変更処理をメインルーチンの割り込みにより行う。即
ち、ステップ３０１、３０２で処理１、処理２などの上
記したような通常処理を行いながら、例えばステップ３
０３でプログラム変更処理を割り込みで行い、再び通常
処理を行うメインルーチンに復帰して、最後にステップ
３０ｎで示した処理ｎを行った後、ステップ３０１の処
理１に戻る処理を何度か繰り返すうちに、プログラム変
更処理を完了する。
【００２１】尚、このプログラム変更用のプログラムは
図５に示すようにフラッシュメモリ１６のプログラム変
更用のプログラムエリア１６１に格納されている。ま
た、通常処理を行う主制御系プログラムはフラッシュメ
モリ１６の残りの領域に格納され、この例ではその一部
が被変更プログラム（変更対象プログラムのこと）にな
っている。
図５に示すようにフラッシュメモリ１６のプログラム変
更用のプログラムエリア１６１に格納されている。ま
た、通常処理を行う主制御系プログラムはフラッシュメ
モリ１６の残りの領域に格納され、この例ではその一部
が被変更プログラム（変更対象プログラムのこと）にな
っている。
【００２２】図４は図３に示したプログラム変更処理の
詳細例を示したフローチャートである。ＣＰＵ１はパー
ソナルコンピュータ５０からデュアルポートＲＡＭ９を
介してプログラムの変更指令を受けると、ステップ４０
１にて、ＲＡＭ３の所定のエリアにフラグを立てた後、
ステップ４０２に進んで、同パーソナルコンピュータ５
０から送られてくる新規プログラムをＲＡＭ３の図５に
示した新規プログラム格納エリア３１に書き込む。
詳細例を示したフローチャートである。ＣＰＵ１はパー
ソナルコンピュータ５０からデュアルポートＲＡＭ９を
介してプログラムの変更指令を受けると、ステップ４０
１にて、ＲＡＭ３の所定のエリアにフラグを立てた後、
ステップ４０２に進んで、同パーソナルコンピュータ５
０から送られてくる新規プログラムをＲＡＭ３の図５に
示した新規プログラム格納エリア３１に書き込む。
【００２３】次にＣＰＵ１はステップ４０３にて、パー
ソナルコンピュータ５０により指定されたフラッシュメ
モリ１６内の被変更プログラムを特定した後、これを読
み出して、ＲＡＭ３の図５に示した被変更プログラム格
納エリア３２に記憶した後、ステップ４０４にてフラッ
シュメモリ１６内の前記被変更プログラムを消去する。
その後、ＣＰＵ１はステップ４０５にてＲＡＭ３の新規
プログラム格納エリア３１に書き込まれた新規プログラ
ムをフラッシュメモリ１６内の前記被変更プログラムの
消去領域に書き込んだ後、ステップ４０６にてＲＡＭ３
の新規プログラム格納エリア３１及び被変更プログラム
格納エリア３２をクリアしてから、ステップ４０７にて
ＲＡＭ３に立てたフラグをねかせて、プログラム変更処
理を終了する。
ソナルコンピュータ５０により指定されたフラッシュメ
モリ１６内の被変更プログラムを特定した後、これを読
み出して、ＲＡＭ３の図５に示した被変更プログラム格
納エリア３２に記憶した後、ステップ４０４にてフラッ
シュメモリ１６内の前記被変更プログラムを消去する。
その後、ＣＰＵ１はステップ４０５にてＲＡＭ３の新規
プログラム格納エリア３１に書き込まれた新規プログラ
ムをフラッシュメモリ１６内の前記被変更プログラムの
消去領域に書き込んだ後、ステップ４０６にてＲＡＭ３
の新規プログラム格納エリア３１及び被変更プログラム
格納エリア３２をクリアしてから、ステップ４０７にて
ＲＡＭ３に立てたフラグをねかせて、プログラム変更処
理を終了する。
【００２４】ここで、上記したフローチャートの各ステ
ップは通常連続的に行われるのではなく、図３に示した
メインルーチンの処理を行いながら、割り込みで実行さ
れる。このため、ＣＰＵ１は図４に示したステップ４０
１にてプログラム変更処理のフラグが立つてからステッ
プ４０３にてＲＡＭ３の被変更プログラム格納エリア３
２に被変更プログラムが書き込まれるまでは、フラッシ
ュメモリ１６内のプログラムを実行する。
ップは通常連続的に行われるのではなく、図３に示した
メインルーチンの処理を行いながら、割り込みで実行さ
れる。このため、ＣＰＵ１は図４に示したステップ４０
１にてプログラム変更処理のフラグが立つてからステッ
プ４０３にてＲＡＭ３の被変更プログラム格納エリア３
２に被変更プログラムが書き込まれるまでは、フラッシ
ュメモリ１６内のプログラムを実行する。
【００２５】ＲＡＭ３の被変更プログラム格納エリア３
２に被変更プログラムが書き込まれた後は、ステップ４
０５にてフラッシュメモリ１６に新規プログラムが書き
込まれるまで、ＣＰＵ１はフラッシュメモリ１６内の非
変更プログラム（変更対象にはならなかった残りのプロ
グラムのこと）又はＲＡＭ３の被変更プログラム格納エ
リア３２の被変更プログラムを実行することにより、メ
インルーチンの処理を行う。その後、ステップ４０５に
てフラッシュメモリ１６に新規プログラムが書き込まれ
た後、即ち、ステップ４０５の処理が終了してから、Ｃ
ＰＵ１はフラッシュメモリ１６内のプログラムを実行す
ることにより、メインルーチンの処理を行い、この時か
ら新規プログラムが実行されてバージョンアップした通
常処理が行われる。
２に被変更プログラムが書き込まれた後は、ステップ４
０５にてフラッシュメモリ１６に新規プログラムが書き
込まれるまで、ＣＰＵ１はフラッシュメモリ１６内の非
変更プログラム（変更対象にはならなかった残りのプロ
グラムのこと）又はＲＡＭ３の被変更プログラム格納エ
リア３２の被変更プログラムを実行することにより、メ
インルーチンの処理を行う。その後、ステップ４０５に
てフラッシュメモリ１６に新規プログラムが書き込まれ
た後、即ち、ステップ４０５の処理が終了してから、Ｃ
ＰＵ１はフラッシュメモリ１６内のプログラムを実行す
ることにより、メインルーチンの処理を行い、この時か
ら新規プログラムが実行されてバージョンアップした通
常処理が行われる。
【００２６】また、上記とは異なり、ＣＰＵ１は図４に
示したステップ４０１にてプログラム変更処理のフラグ
が立つてからステップ４０２にてＲＡＭ３の新規プログ
ラム格納エリア３１に新規プログラムが書き込まれるま
では、フラッシュメモリ１６内のプログラムを実行す
る。しかし、ＲＡＭ３の新規プログラム格納エリア３１
に新規プログラムが書き込まれた後から、ＣＰＵ１はフ
ラッシュメモリ１６内の非変更プログラム又はＲＡＭ３
の新規プログラム格納エリア３１に書き込まれた新規プ
ログラムを実行する。
示したステップ４０１にてプログラム変更処理のフラグ
が立つてからステップ４０２にてＲＡＭ３の新規プログ
ラム格納エリア３１に新規プログラムが書き込まれるま
では、フラッシュメモリ１６内のプログラムを実行す
る。しかし、ＲＡＭ３の新規プログラム格納エリア３１
に新規プログラムが書き込まれた後から、ＣＰＵ１はフ
ラッシュメモリ１６内の非変更プログラム又はＲＡＭ３
の新規プログラム格納エリア３１に書き込まれた新規プ
ログラムを実行する。
【００２７】従って、この例では、この時から新規プロ
グラムが実行されてバージョンアップした通常処理が行
われる。その後、ステップ４０７にてプログラム変更処
理のフラグがねかされると、ＣＰＵ１はフラッシュメモ
リ１６のプログラムを実行することにより、メインルー
チンの処理を行う。尚、ＣＰＵ１は図４に示した処理の
どこの段階を通過したかをそれぞれの処理の終了を示す
フラグを立てることにより知ることができる。
グラムが実行されてバージョンアップした通常処理が行
われる。その後、ステップ４０７にてプログラム変更処
理のフラグがねかされると、ＣＰＵ１はフラッシュメモ
リ１６のプログラムを実行することにより、メインルー
チンの処理を行う。尚、ＣＰＵ１は図４に示した処理の
どこの段階を通過したかをそれぞれの処理の終了を示す
フラグを立てることにより知ることができる。
【００２８】本実施の形態によれば、主制御系プログラ
ムを電気的に書き替え可能なフラッシュメモリ１６に格
納するようにしておき、且つ前記プログラムの変更時の
書き換えを主制御系が通常の発着信処理等を行なってい
る合間に、割り込みで実行するため、装置の電源を落と
してシステムダウンさせることなしで、主制御系プログ
ラムの変更を行うことができ、プログラムの変更に伴
う、発着信不能状態を回避することができる。
ムを電気的に書き替え可能なフラッシュメモリ１６に格
納するようにしておき、且つ前記プログラムの変更時の
書き換えを主制御系が通常の発着信処理等を行なってい
る合間に、割り込みで実行するため、装置の電源を落と
してシステムダウンさせることなしで、主制御系プログ
ラムの変更を行うことができ、プログラムの変更に伴
う、発着信不能状態を回避することができる。
【００２９】従って、ユーザは通常に電話などでの着信
等を受けていても、システムのバージョンアップを行う
ことができるという利点があり、システムの保守管理な
どにおける利便性を著しく高めることができる。更に、
本例では、装置を２重系にすることがないため、回路規
模を大きくすることなく、上記効果を安価に得ることが
できる。
等を受けていても、システムのバージョンアップを行う
ことができるという利点があり、システムの保守管理な
どにおける利便性を著しく高めることができる。更に、
本例では、装置を２重系にすることがないため、回路規
模を大きくすることなく、上記効果を安価に得ることが
できる。
【００３０】更に、電気的に書き替え可能なメモリとし
て、データの読み書き速度が速いフラッシュメモリを用
いているため、主制御系の処理速度を落とすことなく、
上記効果を得ることができる。
て、データの読み書き速度が速いフラッシュメモリを用
いているため、主制御系の処理速度を落とすことなく、
上記効果を得ることができる。
【００３１】尚、上記実施の形態では、主制御系プログ
ラムをフラッシュメモリ１６に格納したが、電気的に書
き換え可能で不揮発性のメモリであれば、他の種類のメ
モリでも、同様の効果があり、メモリを電源バックアッ
プすることにより不揮発性としても良い。
ラムをフラッシュメモリ１６に格納したが、電気的に書
き換え可能で不揮発性のメモリであれば、他の種類のメ
モリでも、同様の効果があり、メモリを電源バックアッ
プすることにより不揮発性としても良い。
【００３２】また、上記実施の形態では、フラッシュメ
モリ１６のプログラムを変更している時にも、主制御系
は発着信処理などにに関わる各種処理を行っていたが、
この処理を中断して、フラッシュメモリ１６のプログラ
ムの変更処理のみを行う構成にした場合でも、従来のよ
うにメモリを物理的に交換する必要がないため、プログ
ラムの変更処理を迅速且つ容易に行うことができる。
モリ１６のプログラムを変更している時にも、主制御系
は発着信処理などにに関わる各種処理を行っていたが、
この処理を中断して、フラッシュメモリ１６のプログラ
ムの変更処理のみを行う構成にした場合でも、従来のよ
うにメモリを物理的に交換する必要がないため、プログ
ラムの変更処理を迅速且つ容易に行うことができる。
【００３３】
【発明の効果】以上記述した如く請求項１記載の発明に
よれば、メモリを交換することなく、メモリ内のプログ
ラムを書き替えるだけで、プログラムの変更を迅速且つ
容易に行うことができる。
よれば、メモリを交換することなく、メモリ内のプログ
ラムを書き替えるだけで、プログラムの変更を迅速且つ
容易に行うことができる。
【００３４】請求項２乃至７いずれかに記載の発明によ
れば、主制御系プログラムを装置の通常処理動作を維持
したままで変更することができ、ユーザは通常に電話で
の着信等を受けていても、システムのバージョンアップ
を図ることができる。
れば、主制御系プログラムを装置の通常処理動作を維持
したままで変更することができ、ユーザは通常に電話で
の着信等を受けていても、システムのバージョンアップ
を図ることができる。
【００３５】請求項８記載の発明によれば、主制御系の
処理速度を落とすことなく、主制御系プログラムを装置
の通常処理動作を維持したままで変更することができ
る。
処理速度を落とすことなく、主制御系プログラムを装置
の通常処理動作を維持したままで変更することができ
る。
【図１】本発明のボタン電話装置の一実施の形態の構成
を示したブロック図。
を示したブロック図。
【図２】図１に示した構成の中で主制御系のプログラム
の変更に必要な部分を示したブロック図。
の変更に必要な部分を示したブロック図。
【図３】図１に示した主制御系のプログラム変更処理中
の通常処理の概要を示したフローチャート。
の通常処理の概要を示したフローチャート。
【図４】図３に示した主制御系のプログラム変更処理の
詳細手順を示したフローチャート。
詳細手順を示したフローチャート。
【図５】図１に示したフラッシュメモリとＲＡＭの記憶
エリア例を示した模式図。
エリア例を示した模式図。
【図６】従来のボタン電話装置の主制御系の一例を示し
たブロック図。
たブロック図。
１…ＣＰＵ ３…ＲＡＭ ４、９…デュアルポートＲＡＭ ５、１０、１３…スレーブＣＰＵ ６…局線インタフェースユニット ７…公衆回線網 ８…データハイウェイ １１…ＲＳ−２３２Ｃインタフェース １２…モデムインタフェース １６…フラッシュメモリ
Claims (8)
- 【請求項１】 プログラムを格納したメモリと、 このメモリ内のプログラムを実行する主制御系とを有す
るボタン電話装置において、 前記メモリとして電気的に書き替え可能なメモリを設け
ると共に、新規プログラムを入力するインタフェース
と、 このインタフェースから入力された新規プログラムを前
記メモリに書き込むプログラム書込み手段とを具備した
ことを特徴とするボタン電話装置。 - 【請求項２】 プログラムを格納したメモリと、 このメモリ内のプログラムを実行する主制御系とを有す
るボタン電話装置において、 前記メモリとして電気的に書き替え可能な不揮発性の第
１のメモリを設け、 且つ新規プログラムを入力するインタフェースと、 別の書き替え可能な第２のメモリと、 前記プログラムの変更時、前記第１のメモリ内の被変更
プログラムを前記第２のメモリに書き込むプログラム退
避手段と、 前記インタフェースから入力される新規プログラムを前
記第２のメモリに書き込むプログラム入力手段と、 このプログラム入力手段により前記第２のメモリに書き
込まれた新規プログラムを前記第１のメモリ内の被変更
プログラムを消去した後に書き込むプログラム変更手段
とを具備すると共に、前記主制御系はプログラムの変更
処理が生じた際に、前記第１のメモリ内の非変更部分の
プログラム又は前記第２のメモリ内の被変更プログラム
を実行して各種通常処理を行い、且つ前記プログラム変
更手段は、前記主制御系の前記各種通常処理の合間に、
前記第２のメモリ内の新規プログラムを前記第１のメモ
リの被変更プログラムの消去部分に書き込むことを特徴
とするボタン電話装置。 - 【請求項３】 プログラムを格納したメモリと、 このメモリ内のプログラムを実行する主制御系とを有す
るボタン電話装置において、 前記メモリとして電気的に書き替え可能な不揮発性の第
１のメモリを設け、 且つ新規プログラムを入力するインタフェースと、 別の書き替え可能な第２のメモリと、前記プログラムの
変更時、前記第１のメモリ内の被変更プログラムを前記
第２のメモリに書き込むプログラム退避手段と、 前記
インタフェースから入力される新規プログラムを前記第
２のメモリに書き込むプログラム入力手段と、 このプログラム入力手段により前記第２のメモリに書き
込まれた新規プログラムを前記第１のメモリ内の被変更
プログラムを消去した後に書き込むプログラム変更手段
とを具備すると共に、前記主制御系はプログラムの変更
処理が生じた際に、前記第１のメモリ内の非変更部分の
プログラム又は前記第２のメモリ内の新規プログラムを
実行して各種通常処理を行い、且つ前記プログラム変更
手段は、前記主制御系の各種通常処理の合間に、前記第
２のメモリ内の新規プログラムを前記第１のメモリの被
変更プログラムの消去部分に書き込むことを特徴とする
ボタン電話装置。 - 【請求項４】 前記プログラム退避手段が前記第１のメ
モリ内の被変更プログラムを前記第２のメモリに書き込
むまでの間、前記主制御系は前記第１のメモリ内のプロ
グラムを実行することにより前記各種通常処理を行い、
且つ前記プログラム変更手段により前記第１のメモリに
前記新規プログラムが書かれた後は、この第１のメモリ
内のプログラムを実行することにより前記各種通常処理
を行うことを特徴とする請求項２記載のボタン電話装
置。 - 【請求項５】 前記プログラム入力手段が前記インタフ
ェースから入力される新規プログラムを前記第２のメモ
リに書き込むまでの間、前記主制御系は前記第１のメモ
リ内のプログラムを実行することにより前記各種通常処
理を行い、且つ前記プログラム変更手段により前記第１
のメモリに前記新規プログラムが書かれた後は、この第
１のメモリ内のプログラムを実行することにより前記各
種通常処理を行うことを特徴とする請求項３記載のボタ
ン電話装置。 - 【請求項６】 前記主制御系は、前記プログラム書込み
手段、前記プログラム退避手段、前記プログラム変更手
段の各処理の終了毎にフラグを立てると共に、これらフ
ラグを監視してプログラム変更処理の段階を認識し、こ
の認識に基づいて、前記各種通常処理を行うために実行
すべきプログラムを選択することを特徴とする請求項４
又は５記載のボタン電話装置。 - 【請求項７】 前記プログラム変更手段は前記第２のメ
モリに書き込まれた新規プログラムを前記第１のメモリ
の被変更プログラム部分にオーバーライトすることを特
徴とする請求項２又は３記載のボタン電話装置。 - 【請求項８】 前記第１のメモリはフラッシュメモリで
あることを特徴とする請求項１乃至７いずれかに記載の
ボタン電話装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32691795A JP3544769B2 (ja) | 1995-12-15 | 1995-12-15 | ボタン電話装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32691795A JP3544769B2 (ja) | 1995-12-15 | 1995-12-15 | ボタン電話装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09168175A true JPH09168175A (ja) | 1997-06-24 |
| JP3544769B2 JP3544769B2 (ja) | 2004-07-21 |
Family
ID=18193205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32691795A Expired - Fee Related JP3544769B2 (ja) | 1995-12-15 | 1995-12-15 | ボタン電話装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544769B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010036634A (ko) * | 1999-10-11 | 2001-05-07 | 윤종용 | 플래쉬메모리를 갖는 키폰시스템 |
| JP2010109732A (ja) * | 2008-10-30 | 2010-05-13 | Iwatsu Electric Co Ltd | Ｉｐボタン電話装置 |
| JP2011039825A (ja) * | 2009-08-12 | 2011-02-24 | Furukawa Electric Co Ltd:The | ファームウェア更新方法及びファームウェア更新装置 |
-
1995
- 1995-12-15 JP JP32691795A patent/JP3544769B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010036634A (ko) * | 1999-10-11 | 2001-05-07 | 윤종용 | 플래쉬메모리를 갖는 키폰시스템 |
| JP2010109732A (ja) * | 2008-10-30 | 2010-05-13 | Iwatsu Electric Co Ltd | Ｉｐボタン電話装置 |
| JP2011039825A (ja) * | 2009-08-12 | 2011-02-24 | Furukawa Electric Co Ltd:The | ファームウェア更新方法及びファームウェア更新装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544769B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802351A (en) | Data interface | |
| US6134605A (en) | Redefinable signal processing subsystem | |
| CN100456251C (zh) | 一种涉及处理器间中断的方法、处理器和系统 | |
| US20060212694A1 (en) | Method of updating firmware in computer server systems | |
| US6088785A (en) | Method of configuring a functionally redefinable signal processing system | |
| JPH0883247A (ja) | 個人用通信装置のプログラム更新のためのフィールド・プログラミングの装置と方法 | |
| JP2000137606A (ja) | オペレ―ティング・システム／ユ―ザ・インタフェ―スを電子デバイス中にダウンロ―ドするための方法及び電子デバイス | |
| JP3117668B2 (ja) | 携帯型端末機器のメモリ管理方法 | |
| US5297286A (en) | Popup control system for portable computer having setup function and popup function | |
| KR20030073824A (ko) | 범용 직렬 버스를 이용한 시스템의 펌웨어 업그레이드방법 및 장치 | |
| JPH09168175A (ja) | ボタン電話装置 | |
| JP4606009B2 (ja) | プログラム処理装置 | |
| JPH11149376A (ja) | Ｂｏｏｔローダー回路 | |
| JPH1027097A (ja) | フラッシュｒｏｍのデータ書換え方法および装置 | |
| JPH05233844A (ja) | マイクロコンピュータ | |
| JP3635903B2 (ja) | プログラマブルコントローラ | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JP2000307768A (ja) | 縦横表示変換機能を有する電子装置 | |
| JP2000148466A (ja) | 情報処理装置及び情報処理装置における制御プログラム更新方法 | |
| JPH05298217A (ja) | 情報処理装置 | |
| JPH0749824A (ja) | 情報処理装置 | |
| KR20000019147A (ko) | 컴퓨터의 롬 바이오스(rom bios)구동 시스템 및 그 방법 | |
| JP2003330871A (ja) | データ転送装置 | |
| CN118377514A (zh) | 一种基于arm串口升级fpga固化程序的装置及方法 | |
| JP3496436B2 (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040330 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
| LAPS | Cancellation because of no payment of annual fees |