JPH09163583A - 半導体素子の保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＧＢＴの逆バイアス安全動作領域を有効に
使い、クランプ素子やゲート抵抗にかかる負担を軽減す
る。 【解決手段】 ＩＧＢＴ５の逆バイアス安全動作領域
は、ＩＧＢＴ５の定格電流以下では許容電圧が高く、そ
れ以上に電流が大きくなるにつれ、許容電圧が低下する
特徴を持つ。そこで、ＩＧＢＴ５のコレクタ−ゲート間
にクランプ素子１０、１１を少なくとも２個以上直列に
接続し、その内１個のクランプ素子１０を除く他のクラ
ンプ素子１１に、並列にスイッチ素子１２を設け、コレ
クタ電流を検出する手段１３と、その検出された電流の
値に応じて上記スイッチ素子を開閉するスイッチ制御装
置１４を設け、ＩＧＢＴ５のコレクタ電流が小さく定格
電流程度の時には上記スイッチ素子１２を開放し、ＩＧ
ＢＴ５のコレクタ−ゲート間に全クランプ素子が接続さ
れるようにし、ＩＧＢＴ５がクランプされる電圧を高く
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パワー半導体素
子の保護回路に関し、特にスイッチング時に印加される
過電圧からパワー半導体素子を保護するための装置に関
するものである。

【０００２】

【従来の技術】従来の技術の一例として、特開平７−１
４７７２６号公報に記載の過電圧検出回路を持つゲート
駆動回路を適用したチョッパ回路を図１３に示す。図に
おいて、１は直流電源、２は負荷装置、３はフライホイ
ールダイオード、４は配線のインダクタンス、５はゲー
ト（Ｇ）−エミッタ（Ｅ）間に正の所定以上の電圧が印
加されるとコレクタ（Ｃ）−エミッタ（Ｅ）間がオン
し、ゲート−エミッタ間の電圧が所定の電圧以下となる
とコレクタ−エミッタ間がオフする絶縁ゲートバイポー
ラトランジスタＩＧＢＴ、５ａはコレクタ−ゲート間の
静電容量、５ｂはゲート−エミッタ間の静電容量であ
る。６はＩＧＢＴ５のゲートに直列に接続されたゲート
抵抗、７はＩＧＢＴ５をオンオフするための駆動回路、
７ａはＩＧＢＴ５をオンするときにオンして正の電圧を
ＩＧＢＴ５のゲート−エミッタ間に印加するためのトラ
ンジスタ、７ｂはＩＧＢＴ５をオフするときにオンして
ＩＧＢＴ５のゲート−エミッタ間を０電圧とするための
トランジスタ、７ｃは駆動回路の電源、８は所定の基準
電圧を超えると導通するクランプ素子、９はダイオード
である。

【０００３】次に動作について説明する。スイッチ素子
７ａがオンし、電源７ｃからＩＧＢＴ５のゲート−エミ
ッタ間に正の電圧が印加されるとＩＧＢＴ５はターンオ
ンし、直流電源１から負荷装置２、ＩＧＢＴ５のコレク
タからエミッタを通って電流が流れる。このとき、ＩＧ
ＢＴ５のコレクタ−エミッタ間電圧はゲート−エミッタ
間電圧より低くなるがダイオード９によってゲート−エ
ミッタ間電圧が低下するのを防いでいる。

【０００４】トランジスタ７ａをオフし、トランジスタ
７ｂをオンすると、ＩＧＢＴ５のゲート−エミッタはゲ
ート抵抗６を介して短絡され、ゲート−エミッタ間電圧
が低下し、ＩＧＢＴ５はターンオフし、負荷装置２に流
れていた電流はダイオード３を通って環流する。このＩ
ＧＢＴ５のターンオフ時の電圧電流波形を図１４に示
す。図１４において、トランジスタ７ａと７ｂの接続点
の電圧をＶＳ、ＩＧＢＴ５のゲート−エミッタ間電圧を
ＶＧＥ、ＩＧＢＴ５のコレクタ−エミッタ間の電圧をＶ
ＣＥ、ＩＧＢＴ５のコレクタ−エミッタに流れる電流を
ＩＣ、ゲート抵抗６をＲＧ、直流電源１の電圧をＥとす
る。時刻Ｔ１において、ＶＳが０Ｖになると静電容量５
ａと５ｂにたまっていた電荷がゲート抵抗６を介して放
電され、ＶＧＥは低下する。ＶＧＥがある程度まで低下
し、時刻Ｔ２になると、ＩＧＢＴの特性により、ＶＣＥ
が上昇を始める。このＶＣＥの上昇の傾きによってＩＧ
ＢＴ５のコレクタから静電容量５ａを介してゲート抵抗
６に電流が流れるため、時刻Ｔ３までＶＧＥの減少が抑
制される。ＶＣＥが直流電源の電圧Ｅに達すると、ＩＣ
は減少しダイオード３へ転流する。

【０００５】このときＶＣＥはＩＣの減少率、つまりｄ
ｉｃ／ｄｔと配線インダクタンス４の積の電圧が直流電
源の電圧Ｅに重畳された電圧となる。この重畳される電
圧をΔＶＣＥとし、ＩＧＢＴ５のコレクタ−エミッタ間
のターンオフ時の最大電圧をＶＰとすると ＶＰ＝Ｅ＋ΔＶＣＥ となる。したがって、ＩＧＢＴ５のターンオフ時のＶＣ
Ｅは、クランプ素子８がない場合、ＶＰを最大とし、図
中の点線の波形となり、ＩＣ、ＶＧＥもまた、図中の点
線の波形となる。

【０００６】また、クランプ素子８が導通する基準電圧
であるクランプ電圧をＶＣＬとすると、 ＶＣＥ＞ＶＣＬ＋ＶＧＥ の条件でクランプ素子８は導通し、ＶＣＥは図中実線の
波形のようにＶＣＬとＶＧＥの和の電圧にクランプされ
る。このとき、ＩＣの一部の電流ＩＣＬがクランプ素子
８、ゲート抵抗６（ＲＧ）、トランジスタ７ｂを通って
流れ、ＶＧＥは ＶＧＥ＝ＩＣＬ×ＲＧ となり、ＶＧＥは図中の実線のように持ち上がり、ＩＧ
ＢＴ５の電流を増加するように働き、配線インダクタン
ス４のエネルギーによる電流がコレクタ−エミッタを通
って流れる。このときのＩＧＢＴ５に流れる電流をＩ
Ｃ’とすると、 ＩＣ’＝ＩＣ−ＩＣＬ となる。

【０００７】通常、ＩＣＬはＩＣ’に対して非常に小さ
な値となる。ＩＧＢＴのこのＩＣ’とＶＧＥの関係は、
ＩＧＢＴ特有の特性であり、図１５に示すものである。
つまり、流すべきＩＣ’の大きさに応じたＶＧＥの値が
決まっている。一方、ＩＧＢＴは、ゲート抵抗が大きく
なるとスイッチング損失が増大するという特性を持って
いる関係上、ＲＧは小さいほうがよい。したがって、Ｉ
ＧＢＴ５のスイッチング損失を小さくするためＲＧを小
さくすると、上述のようにＶＧＥはＩＣ’により決まっ
た値であるため、ＩＣＬが増大し、クランプ素子８、ゲ
ート抵抗６の負担が増えることになる。

【０００８】また、図１６はＩＧＢＴのターンオフ時の
安全動作領域を示す図であり、ＩＧＢＴ５のターンオフ
時の電圧・電流波形の軌跡はこの図の領域（Ａ）の範囲
内に抑える必要がある。したがって、上述のＶＰをこの
領域（Ａ）内に抑えるためには、クランプ素子８のクラ
ンプ電圧ＶＣＬとゲートエミッタ間電圧ＶＧＥの和の値
は図の線（Ｂ）のところに設定しなければならない。こ
のことによってＩＧＢＴ５のターンオフ時の跳ね上がり
電圧をＶＣＬ以下に抑え、結果、安全動作領域内でＩＧ
ＢＴをスイッチングさせることが出来る。

【０００９】しかし、この従来の方式では以下の問題が
ある。ＩＧＢＴの安全動作領域は、コレクタ−エミッタ
電流がＩＧＢＴの定格より小さいときは許容電圧が高く
なる。しかし、クランプ電圧ＶＣＬが上記コレクタ−エ
ミッタ電流に関係なく一定のため、定格電流以下でＩＧ
ＢＴ５をターンオフしたとき、そのターンオフ時のピー
ク電圧ＶＰが、ＶＣＬを越えたときは、そのＶＰが安全
動作領域内であったとしても、上述のようにクランプ素
子８が導通してしまい、上述のようにクランプ素子８に
電流が流れ、クランプ素子８の負担が増えてしまう。ま
た、ＩＧＢＴ５を高速でスイッチングさせるためには、
スイッチング損失を小さくしなければならず、そのため
にはＲＧを小さくする必要があり、その結果、ＩＧＢＴ
５のスイッチング毎のクランプ素子８に流れる電流は増
大し、かつ、そのスイッチングを高速に扱うと、クラン
プ素子８や、ゲート抵抗６の損失は非常に増大する。し
たがって、クランプ素子には、エネルギー耐量の高い大
容量のものが必要となり、また、高信頼性、長寿命化を
図るためには、劣化のしにくいクランプ素子の選択が必
要である。また、ゲート抵抗にも大容量のものが必要と
なる。このことは、装置が大型化し、かつ、コスト高に
つながっている。

【００１０】電力用トランジスタを保護する他の従来技
術として、特開平６−２９６３６２号に、低いエネルギ
ーの過電圧および高いエネルギーの過電圧の両方に適合
する保護回路が記載されている。これは、ＶＤＭＯＳト
ランジスタのドレインとゲート間にクランプ素子として
ツェナーダイオードを設け、低いエネルギーの過電圧に
対してはツェナーダイオードにより定まるクランプ値に
制限して、高いエネルギーの過電圧に対しては一旦はク
ランプ状態に移行した後にＶＤＭＯＳトランジスタを完
全な導通状態にして、夫々保護を行うものである。しか
しながら、クランプ素子やゲート抵抗の電力損失を低減
させる技術については何等記載されていない。

【００１１】

【発明が解決しようとする課題】この発明は、上記のよ
うな問題点を解決するためになされたもので、クランプ
素子の損失を低減出来るとともに小型・高信頼性かつ低
コストの半導体素子の保護回路を提供することを目的と
する。

【００１２】

【課題を解決するための手段】この発明にかかる半導体
素子の保護回路は、半導体素子の主電極の一方と制御電
極の間にクランプ手段を設け、半導体素子の主電極間を
流れる電流の値に応じてクランプ手段が導通する基準電
圧であるクランプ電圧を変化させるものである。

【００１３】請求項１は、制御電極に入力される制御信
号に応答して主電極間をオンオフする半導体素子の、そ
の主電極の一方と前記制御電極との間に介挿されるとと
もに所定の基準電圧を超える電圧が印加されると導通す
るクランプ手段を備える半導体素子の保護回路におい
て、主電極間を流れる電流の値に応じて上記クランプ手
段の基準電圧を変化させるクランプ制御回路を備えたも
のである。

【００１４】請求項２は、請求項１の構成に加えて、半
導体素子が電流検出端子を有し、この端子がクランプ制
御回路に接続されるものである。

【００１５】請求項３は、請求項１において半導体素子
として絶縁ゲートバイポーラトランジスタを使用するも
のである。

【００１６】請求項４は、請求項１においてクランプ制
御回路が、主電極間の電流の増加に応じてクランプ手段
の基準電圧を低減させるものである。

【００１７】請求項５は、クランプ手段がクランプ素子
を複数個直列接続したものを含み、クランプ制御回路が
少なくとも１個のクランプ素子に並列に接続されたスイ
ッチ素子と、半導体素子の主電極間の電流が所定値以上
のとき前記スイッチ素子をオンさせる回路とを含むこと
を特徴とする請求項１に記載の半導体素子の保護回路で
ある。

【００１８】請求項６は、各クランプ素子に並列に分圧
抵抗を接続したことを特徴とする請求項５に記載の半導
体素子の保護回路である。

【００１９】請求項７は、スイッチ素子はトランジスタ
であることを特徴とする請求項５に記載の半導体素子の
保護回路である。

【００２０】

【発明の実施の形態】

実施の形態１．次に、この発明の実施の形態を図１につ
いて説明する。図１において、１０は両端の電圧がクラ
ンプ電圧ＶＺ１以上のときオンするゼナーダイオードか
らなるクランプ素子、１１は両端の電圧がクランプ電圧
ＶＺ２以上のときオンするゼナーダイオードからなるク
ランプ素子、１２はクランプ素子１１を短絡するスイッ
チ、１３はＩＧＢＴ５のコレクタ−エミッタ電流を検出
し、電流検出信号Ｓ１を送出する電流検出器、１４は電
流検出器１３から送出された電流検出信号Ｓ１を受け、
その信号の大きさに応じてスイッチ１２を開閉するスイ
ッチ制御装置、１６、１７はそれぞれクランプ素子１
０、１１に並列に接続された抵抗であり、クランプ素子
に印加される電圧を均等に分圧させる目的で設けたもの
である。

【００２１】図２はＩＧＢＴのターンオフ時の安全動作
領域であり、次にこの図を用いて動作について説明す
る。ＩＧＢＴ５のコレクタ−エミッタ電流ＩＣが比較的
小さい図２の領域（Ｃ）の範囲内のとき、スイッチ制御
装置１４はスイッチ１２を開放する。このとき、ＩＧＢ
Ｔ５のコレクタ−ゲート間にクランプ素子１０、１１が
接続されることになり、ＩＧＢＴ５のコレクタ−エミッ
タ間のクランプ電圧をＶＣＬ（Ｃ）とすると ＶＣＬ（Ｃ）＝ＶＺ１＋ＶＺ２＋ＶＧＥ となる。

【００２２】また、上記ＩＣが比較的大きい図２の領域
（Ｄ）のとき、スイッチ制御装置１４はスイッチ１２を
閉路し、クランプ素子１１を短絡する。このとき、ＩＧ
ＢＴ５のコレクタ−ゲート間にはクランプ素子１０のみ
が接続されることになり、ＩＧＢＴ５のコレクタ−エミ
ッタ間のクランプ電圧をＶＣＬ（Ｄ）とすると ＶＣＬ（Ｄ）＝ＶＺ１＋ＶＧＥ となる。

【００２３】この回路におけるターンオフ時の電圧電流
波形を図３に示す。上記ＩＣが領域（Ｃ）の範囲内でＩ
ＧＢＴ５がターンオフした場合、配線インダクタンス４
による跳ね上がり電圧がＶＣＬ（Ｃ）以下、つまり図２
の電圧ポイント（Ｅ）以下であればクランプ素子１０、
１１は導通しない。また、上記ＩＣが領域（Ｄ）の範囲
のときＩＧＢＴ５がターンオフした場合、その跳ね上が
り電圧がＶＣＬ（Ｄ）、つまり図２の電圧ポイント
（Ｆ）でクランプされ、クランプ素子１０が導通する。
したがって、ＩＧＢＴ５のターンオフ時の安全動作領域
を有効に使うことができ、さらにクランプ素子の負担を
軽くすることが出来るとともにゲート抵抗６の電力損失
も少なくできる。また、上記ＩＣが比較的小さい領域
（Ｃ）でターンオフ時の跳ね上がりが非常に大きく、電
圧ポイント（Ｅ）を越えるような場合でも、クランプ素
子１０、１１が導通し、ＶＣＬ（Ｃ）の電圧でクランプ
されるため、ＩＧＢＴ５は過電圧から確実に保護され
る。

【００２４】実施の形態２．この発明の他の実施の形態
を図４により説明する。図において、５１は電流セスン
用端子付きのＩＧＢＴ、１２ａはクランプ素子１１を短
絡するＮＰＮ型のトランジスタ、１４ａはＩＧＢＴ５１
の電流センス端子から出力される電流を電圧に変換する
抵抗器である。次に動作について説明する。ＩＧＢＴ５
１のコレクタ（Ｃ）−エミッタ（Ｅ１）に流れる電流に
対して一定倍率の電流がセンスエミッタ（Ｅ２）より出
力される。このセンスエミッタより出力される電流をＩ
Ｓ、抵抗１４ａをＲＳとすると、抵抗１４ａの両端電圧
ＶＲＳは ＶＲＳ＝ＩＳ×ＲＳ となる。

【００２５】トランジスタ１２ａをオンさせるベース
（Ｂ）−エミッタ（Ｅ）電圧のしきい値をＶＢＥ１、ダ
イオード９の順方向電圧降下をＶＦ、トランジスタ７ｂ
の順方向電圧降下をＶＳとすると、上記のＶＲＳが ＶＲＳ＞ＶＢＥ１＋ＶＦ＋ＶＳ の条件となったときにセンスエミッタ（Ｅ２）からトラ
ンジスタ１２ａのベース−エミッタ、ダイオード９、ゲ
ート抵抗６、トランジスタ７ｂを介して電流が流れ、ト
ランジスタ１２ａはオンする。したがって、コレクタ−
エミッタ電流が図２における領域（Ｃ）のときには ＶＲＳ≦ＶＢＥ１＋ＶＦ＋ＶＳ 領域（Ｄ）のときには ＶＲＳ＞ＶＢＥ１＋ＶＦ＋ＶＳ となるように、抵抗１４ａの抵抗値を選択すると、図１
と同様の動作を行う。

【００２６】つまり、コレクタ−エミッタ電流が図２に
おける領域（Ｃ）のときには、ＶＲＳ≦ＶＢＥ１＋ＶＦ
＋ＶＳであるから、トランジスタ１２ａはベース−エミ
ッタの電流が流れずオフのままであり、ＩＧＢＴ５１の
コレクタ（Ｃ）−ゲート（Ｇ）間にクランプ素子１０、
１１が接続されることになり、このときのＩＧＢＴ５１
のコレクタ（Ｃ）−エミッタ（Ｅ１）間のクランプ電圧
をＶＣＬ（Ｃ）とすると ＶＣＬ（Ｃ）＝ＶＺ１＋ＶＺ２＋ＶＧＥ となる。また、コレクタ−エミッタ電流が領域（Ｄ）の
とき、ＶＲＳ＞ＶＢＥ１＋ＶＦ＋ＶＳであるから、トラ
ンジスタ１２ａはベース−エミッタ間に電流が流れオン
し、ＩＧＢＴ５１のコレクタ（Ｃ）−ゲート（Ｇ）間に
クランプ素子１０のみが接続されることになり、このと
きのＩＧＢＴ５１のコレクタ（Ｃ）−エミッタ（Ｅ１）
間のクランプ電圧をＶＣＬ（Ｄ）とすると、 ＶＣＬ（Ｄ）＝ＶＺ１＋ＶＧＥ となる。したがって、ＩＧＢＴのターンオフ時の安全動
作領域を有効に使うことができ、更にクランプ素子の負
担を軽くするとともにゲート抵抗の電力損失を低減でき
る。

【００２７】実施の形態３．この発明の他の実施の形態
を図５により説明する。図において、１２ｂはクランプ
素子１１を短絡するＰＮＰ型のトランジスタ、１４ａは
ＩＧＢＴ５１の電流センス端子から出力される電流を電
圧に変換する抵抗器、１４ｃはＮＰＮ型のトランジス
タ、１４ｂはトランジスタ１４ｃのコレクタ（Ｃ）に直
列に接続された抵抗である。次に動作について説明す
る。ＩＧＢＴ５１のコレクタ（Ｃ）−エミッタ（Ｅ１）
に流れる電流にたいして一定倍率の電流がセンスエミッ
タ（Ｅ２）より出力される。このセンスエミッタより出
力される電流をＩＳ、抵抗１４ａをＲＳとすると、抵抗
１４ａの両端電圧ＶＲＳは ＶＲＳ＝ＩＳ×ＲＳ となる。

【００２８】トランジスタ１４ｃをオンさせるベース
（Ｂ）−エミッタ（Ｅ）電圧のしきい値をＶＢＥ２とす
ると、上記のＶＲＳが ＶＲＳ＞ＶＢＥ２ の条件となったときにセンスエミッタ（Ｅ２）からトラ
ンジスタ１４ｃのベース−エミッタを介して電流が流
れ、トランジスタ１４ｃはオンする。この状態において
ＩＧＢＴ５１がターンオフしコレクタ（Ｃ）−エミッタ
（Ｅ１）の電圧が上昇し、その電圧がクランプ素子１０
のクランプ電圧ＶＺ１より高くなったところでクランプ
素子１０はトランジスタ１２ｂのエミッタ（Ｅ）−ベー
ス（Ｂ）、抵抗１４ｂ、トランジスタ１４ｃを介して導
通する。

【００２９】同時に、トランジスタ１２ｂのエミッタ
（Ｅ）−ベース（Ｂ）に電流が流れることによってトラ
ンジスタ１２ｂはオンし、クランプ素子１０の電流はト
ランジスタ１２ｂ、ダイオード９、ゲート抵抗６、トラ
ンジスタ７ｂを介しても流れる。このときのＩＧＢＴ５
１のゲート（Ｇ）−エミッタ（Ｅ１）間電圧ＶＧＥは、
クランプ素子１０に流れる電流ＩＳと、抵抗１４ｂＲＢ
とゲート抵抗６ＲＧの並列接続値との積の値となり、 ＶＧＥ＝ＩＳ×｛（ＲＧ×ＲＢ）／（ＲＧ＋ＲＢ）｝ となる。したがって、上記のようにＶＲＳ＞ＶＢＥとな
る条件では、ＩＧＢＴ５１のコレクタ（Ｃ）−エミッタ
（Ｅ１）のクランプ電圧は、ＶＺ１＋ＶＧＥの値とな
る。

【００３０】また、上記ＶＲＳがトランジスタ１４ｃの
ＶＢＥ２より低い場合、トランジスタ１４ｃはオンせ
ず、トランジスタ１２ｂはオンすることが出来ない。し
たがって、このときはＩＧＢＴ５１のコレクタ（Ｃ）−
ゲート（Ｇ）間にクランプ素子１０、１１が接続される
ことになり、ＶＲＳ≦ＶＢＥ２となる条件では、ＩＧＢ
Ｔ５１のコレクタ（Ｃ）−エミッタ（Ｅ１）間のクラン
プ電圧はＶＺ１＋ＶＺ２＋ＶＧＥとなる。したがって、
コレクタ−エミッタ電流が図２における領域（Ｃ）のと
きには ＶＲＳ≦ＶＢＥ２ 領域（Ｄ）のときには ＶＲＳ＞ＶＢＥ２ となるように、抵抗１４ａの抵抗値を選択すると、図１
と同様の動作を行う。つまり、上述のようにコレクタ−
エミッタ電流が図２における領域（Ｃ）のときには、Ｖ
ＲＳ≦ＶＢＥであるから、ＩＧＢＴ５１のコレクタ
（Ｃ）−エミッタ（Ｅ１）間のクランプ電圧をＶＣＬ
（Ｃ）とすると ＶＣＬ（Ｃ）＝ＶＺ１＋ＶＺ２＋ＶＧＥ となる。また、コレクタ−エミッタ電流が領域（Ｄ）の
とき、ＶＲＳ＞ＶＢＥであるから、ＩＧＢＴ５１のコレ
クタ（Ｃ）−エミッタ（Ｅ１）間のクランプ電圧をＶＣ
Ｌ（Ｄ）とすると、 ＶＣＬ（Ｄ）＝ＶＺ１＋ＶＧＥ となる。したがって、ＩＧＢＴのターンオフ時の安全動
作領域を有効に使うことができ、クランプ素子の負担を
軽くするとともにゲート抵抗の電力損失を低減できる。

【００３１】実施の形態４．この発明の他の実施の形態
を図６により説明する。図において、１２ｃはクランプ
素子１０のアノードとＩＧＢＴ５１のゲート（Ｇ）を短
絡するサイリスタ、１４ｄは抵抗１４ａの電圧ＶＲＳが
所定の電圧以上になると導通するゼナーダイオードであ
る。次に動作について説明する。図において、ＩＧＢＴ
５１のコレクタ（Ｃ）−エミッタ（Ｅ１）に流れる電流
にたいして一定倍率の電流がセンスエミッタ（Ｅ２）よ
り出力される。このセンスエミッタより出力される電流
をＩＳ、抵抗１４ａをＲＳとすると、抵抗１４ａの両端
電圧ＶＲＳは ＶＲＳ＝ＩＳ×ＲＳ となる。

【００３２】ゼナーダイオードのゼナー電圧をＶＤＺ、
サイリスタ１２ｃをオンさせるゲート（Ｇ）−カソード
（Ｋ）のしきい値電圧をＶＧＫ、トランジスタ７ｂの順
方向電圧降下をＶＳとすると、上記のＶＲＳが ＶＲＳ＞ＶＤＺ＋ＶＧＫ＋ＶＳ の条件となったときにセンスエミッタ（Ｅ２）からゼナ
ーダイオード１４ｄ、サイリスタ１２ｃのゲート（Ｇ）
−カソード（Ｋ）、ゲート抵抗６、トランジスタ７ｂを
介して電流が流れ、サイリスタ１２ｃはオンする。した
がって、コレクタ−エミッタ電流が図２における領域
（Ｃ）のときには ＶＲＳ≦ＶＤＺ＋ＶＧＫ＋ＶＳ 領域（Ｄ）のときには ＶＲＳ＞ＶＤＺ＋ＶＧＫ＋ＶＳ となるように、抵抗１４ａの抵抗値を選択すると、図１
と同様の動作を行う。

【００３３】つまり、コレクタ−エミッタ電流が図２に
おける領域（Ｃ）のときには、ＶＲＳ≦ＶＤＺ＋ＶＧＫ
＋ＶＳであるから、サイリスタ１２ｃはゲート（Ｇ）−
カソード（Ｋ）の電流が流れずオフのままであり、ＩＧ
ＢＴ５１のコレクタ（Ｃ）−ゲート（Ｇ）間にクランプ
素子１０、１１が接続されることになり、このときのＩ
ＧＢＴ５１のコレクタ（Ｃ）−エミッタ（Ｅ１）間のク
ランプ電圧をＶＣＬ（Ｃ）とすると ＶＣＬ（Ｃ）＝ＶＺ１＋ＶＺ２＋ＶＧＥ となる。また、コレクタ−エミッタ電流が領域（Ｄ）の
とき、ＶＲＳ＞ＶＤＺ＋ＶＧＫ＋ＶＳであるから、サイ
リスタ１２ｃはゲート（Ｇ）−カソード（Ｋ）の電流が
流れオンし、ＩＧＢＴ５１のコレクタ（Ｃ）−ゲート
（Ｇ）間にクランプ素子１０のみが接続されることにな
り、このときのＩＧＢＴ５１のコレクタ（Ｃ）−エミッ
タ（Ｅ１）間のクランプ電圧をＶＣＬ（Ｄ）とすると、 ＶＣＬ（Ｄ）＝ＶＺ１＋ＶＧＥ となる。したがって、ＩＧＢＴのターンオフ時の安全動
作領域を有効に使うことができ、クランプ素子の負担の
軽減とゲート抵抗の電力損失の低減を実現できる。

【００３４】実施の形態５．次に、この発明の他の実施
の形態を図７に示す。図７において、１１ａはクランプ
電圧ＶＺ２を有するクランプ素子、１１ｂはクランプ電
圧ＶＺ３を有するクランプ素子、１２ｄはクランプ素子
１１ａを短絡するスイッチ、１２ｅはクランプ素子１１
ｂを短絡するスイッチ、１５は電流検出器１３の検出信
号Ｓ１を受信し、その信号の大きさによってスイッチ１
２ｄ、１２ｅを開閉するスイッチ制御装置、１６、１７
ａ、１７ｂはそれぞれクランプ素子１０、１１ａ、１１
ｂに並列に接続された抵抗であり、クランプ素子に印加
される電圧を均等に分圧させる目的で設けたものであ
る。

【００３５】図８はＩＧＢＴのターンオフ時の安全動作
領域であり、次にこの図を用いて動作について説明す
る。ＩＧＢＴ５のコレクタ−エミッタ電流ＩＣが比較的
小さい図８の領域（Ｃ）の範囲内のとき、スイッチ制御
装置１５はスイッチ１２ｄ、１２ｅの両方を開放する。
このとき、ＩＧＢＴ５のコレクタ−ゲート間にクランプ
素子１０、１１ａ、１１ｂが接続されることになり、Ｉ
ＧＢＴ５のコレクタ−エミッタ間のクランプ電圧をＶＣ
Ｌ（Ｃ）とすると ＶＣＬ（Ｃ）＝ＶＺ１＋ＶＺ２＋ＶＺ３＋ＶＧＥ となる。

【００３６】また、上記ＩＣが比較的中程度の図８の領
域（Ｄ１）のとき、スイッチ制御装置１５はスイッチ１
２ｅを閉路し、クランプ素子１１ｂを短絡する。このと
き、ＩＧＢＴ５のコレクタ−ゲート間にはクランプ素子
１０、１１ａが接続されることになり、ＩＧＢＴ５のコ
レクタ−エミッタ間のクランプ電圧をＶＣＬ（Ｄ１）と
すると ＶＣＬ（Ｄ１）＝ＶＺ１＋ＶＺ２＋ＶＧＥ となる。また、上記ＩＣが比較的大きい図８の領域（Ｄ
２）のとき、スイッチ制御装置１５はスイッチ１２ｄお
よび１２ｅを閉路し、クランプ素子１１ａ、および１１
ｂを短絡する。このとき、ＩＧＢＴ５のコレクタ−ゲー
ト間にはクランプ素子１０のみが接続されることにな
り、ＩＧＢＴ５のコレクタ−エミッタ間のクランプ電圧
をＶＣＬ（Ｄ２）とすると ＶＣＬ（Ｄ２）＝ＶＺ１＋ＶＧＥ となる。

【００３７】この回路において、上記ＩＣが領域（Ｃ）
の範囲内でＩＧＢＴ５がターンオフした場合、その跳ね
上がり電圧がＶＣＬ（Ｃ）以下、つまり図８の電圧ポイ
ント（Ｅ）以下であればクランプ素子１０、１１ａ、１
１ｂは導通しない。また、上記ＩＣが領域（Ｄ１）の範
囲のときＩＧＢＴ５がターンオフした場合、その跳ね上
がり電圧がＶＣＬ（Ｄ１）、つまり図８の電圧ポイント
（Ｇ）でクランプされ、クランプ素子１０、１１ａが導
通する。さらに、上記ＩＣが領域（Ｄ２）の範囲のとき
ＩＧＢＴ５がターンオフした場合、その跳ね上がり電圧
がＶＣＬ（Ｄ２）、つまり図８の電圧ポイント（ＦＧ）
でクランプされ、クランプ素子１０が導通する。したが
って、ＩＧＢＴ５のターンオフ時の安全動作領域を有効
に使うことができ、さらにクランプ素子の負担を軽くす
ることが出来る。また、上記ＩＣが比較的小さい領域
（Ｃ）でターンオフ時の跳ね上がりが非常に大きく、電
圧ポイント（Ｅ）を越えるような場合でも、クランプ素
子１０、１１が導通し、ＶＣＬ（Ｃ）の電圧でクランプ
されるため、ＩＧＢＴ５は過電圧から確実に保護され
る。クランプ手段のクランプ電圧を３段階に切替えられ
るので、ＩＧＢＴのターンオフ時の安全動作領域を有効
に使うことができ、クランプ素子の負担の軽減とゲート
抵抗の電力損失の低減を実現できる。

【００３８】実施の形態６．実施の形態５に関連した他
の実施の形態を図９により説明する。図において、５１
は電流センス用端子付きのＩＧＢＴ、１２ｆはクランプ
素子１１ａを短絡するＮＰＮ型のトランジスタ、１２ｇ
はクランプ素子１１ｂを短絡するＮＰＮ型のトランジス
タ、１４ｅ、１４ｆはＩＧＢＴ５１の電流センス端子か
ら出力される電流を電圧に交換する抵抗器である。

【００３９】次に動作について説明する。ＩＧＢＴ５１
のコレクタ（Ｃ）−エミッタ（Ｅ１）に流れる電流にた
いして一定倍率の電流がセンスエミッタ（Ｅ２）より出
力される。このセンスエミッタより出力される電流をＩ
Ｓ、抵抗１４ｆをＲＳ１、抵抗１４ｅと１４ｆの和の抵
抗値をＲＳ２とすると、抵抗１４ｆの両端電圧ＶＲＳ１
は ＶＲＳ１＝ＩＳ×ＲＳ１、ＶＲＳ２＝ＩＳ×ＲＳ２ となる。トランジスタ１２ｇをオンさせるのベース
（Ｂ）−エミッタ（Ｅ）電圧のしきい値をＶＢＥ１、ト
ランジスタ１２ｆをオンさせるのベース（Ｂ）−エミッ
タ（Ｅ）電圧のしきい値をＶＢＥ２、トランジスタ１２
ｇのコレクタ（Ｃ）−エミッッタ（Ｅ）のオン電圧をＶ
ＣＥ１、ダイオード９の順方向電圧降下をＶＦ、トラン
ジスタ７ｂの順方向電圧降下をＶＳとすると、上記のＶ
ＲＳ１とＶＲＳ２が ＶＲＳ１≦ＶＢＥ２＋ＶＣＥ１＋ＶＦ＋ＶＳ ＶＲＳ２＞ＶＢＥ１＋ＶＦ＋ＶＳ の条件となったときにセンスエミッタ（Ｅ２）からトラ
ンジスタ１２ｇのベース−エミッタ、ダイオード９、ゲ
ート抵抗６、トランジスタ７ｂを介して電流が流れ、ト
ランジスタ１２ｇはオンする。

【００４０】このとき、抵抗１４ｆの電圧ＶＲＳ１は上
式よりＶＢＥ２＋ＶＣＥ１＋ＶＦ＋ＶＳより低いためト
ランジスタ１２ｆはオンできず、クランプ素子１１ｂの
みが短絡されることになる。また、 ＶＲＳ１＞ＶＢＥ２＋ＶＣＥ１＋ＶＦ＋ＶＳ ＶＲＳ２＞ＶＢＥ１＋ＶＦ＋ＶＳ の条件となったときにはセンスエミッタ（Ｅ２）からト
ランジスタ１２ｇのベース−エミッタ、ダイオード９、
ゲート抵抗６、トランジスタ７ｂを介して電流が流れ、
トランジスタ１２ｇはオンし、その後、センスエミッタ
（Ｅ２）からトランジスタ１２ｆのベース−エミッタ、
トランジスタ１２ｇのコレクタ−エミッタ、ダイオード
９、ゲート抵抗６、トランジスタ７ｂを介して電流が流
れ、トランジスタ１２ｆもオンする。このとき、クラン
プ素子１１ａ、１１ｂの両方が短絡される。したがっ
て、コレクタ−エミッタ電流が図８における領域（Ｃ）
のときには、 ＶＲＳ２≦ＶＢＥ１＋ＶＦ＋ＶＳ 領域（Ｄ１）のときには、 ＶＲＳ１≦ＶＢＥ２＋ＶＣＥ１＋ＶＦ＋ＶＳ ＶＲＳ２＞ＶＢＥ１＋ＶＦ＋ＶＳ 領域（Ｄ２）のときには、 ＶＲＳ１＞ＶＢＥ２＋ＶＣＥ１＋ＶＦ＋ＶＳ ＶＲＳ２＞ＶＢＥ１＋ＶＦ＋ＶＳ となるように、抵抗１４ｅ、１４ｆの抵抗値を選択する
と、図７と同様の動作を行う。

【００４１】つまり、コレクタ−エミッタ電流が図８に
おける領域（Ｃ）のときには、ＶＲＳ２＜ＶＢＥ１＋Ｖ
Ｆ＋ＶＳであるから、トランジスタ１２ｇ、１２ｆはベ
ース−エミッタの電流が流れずオフのままであり、ＩＧ
ＢＴ５１のコレクタ（Ｃ）−ゲート（Ｇ）間にクランプ
素子１０、１１ａ、１１ｂが接続されることになり、こ
のときのＩＧＢＴ５１のコレクタ（Ｃ）−エミッタ（Ｅ
１）間のクランプ電圧をＶＣＬ（Ｃ）とすると ＶＣＬ（Ｃ）＝ＶＺ１＋ＶＺ２＋ＶＺ３＋ＶＧＥ となる。

【００４２】また、コレクタ−エミッタ電流が領域（Ｄ
１）のときＶＲＳ２＞ＶＢＥ１＋ＶＦ＋ＶＳ、ＶＲＳ１
≦ＶＢＥ２＋ＶＣＥ１＋ＶＦ＋ＶＳであるから、トラン
ジスタ１２ｇはオン、トランジスタ１２ｆはオフとな
り、ＩＧＢＴ５１のコレクタ（Ｃ）−ゲート（Ｇ）間に
クランプ素子１０、１１ａのみが接続されることにな
り、このときのＩＧＢＴ５１のコレクタ（Ｃ）−エミッ
タ（Ｅ１）間のクランプ電圧をＶＣＬ（Ｄ１）とする
と、 ＶＣＬ（Ｄ１）＝ＶＺ１＋ＶＺ２＋ＶＧＥ となる。また、コレクタ−エミッタ電流が領域（Ｄ２）
のとき、ＶＲＳ２＞ＶＢＥ１＋ＶＦ＋ＶＳ、ＶＲＳ１＞
ＶＢＥ２＋ＶＣＥ１＋ＶＦ＋ＶＳであるから、トランジ
スタ１２ｇ、１２ｆはともにオンとなり、ＩＧＢＴ５１
のコレクタ（Ｃ）−ゲート（Ｇ）間にクランプ素子１
０、のみが接続されることになり、このときのＩＧＢＴ
５１のコレクタ（Ｃ）−エミッタ（Ｅ１）間のクランプ
電圧をＶＣＬ（Ｄ２）とすると、 ＶＣＬ（Ｄ２）＝ＶＺ１＋ＶＧＥ となる。したがって、図７に示す実施の形態５と同様の
効果を得ることが出来る。

【００４３】実施の形態７．実施の形態５に関連した他
の実施の形態を図１０により説明する。図において、１
４ｇはトランジスタ１２ｇを駆動するためのゼナーダイ
オード、１４ｈはトランジスタ１２ｆを駆動するための
ゼナーダイオードである。次に動作について説明する。
ＩＧＢＴ５１のコレクタ（Ｃ）−エミッタ（Ｅ１）に流
れる電流にたいして一定倍率の電流がセンスエミッタ
（Ｅ２）より出力される。このセンスエミッタより出力
される電流をＩＳ、抵抗１４ａをＲＳとすると、抵抗１
４ａの両端電圧ＶＲＳは ＶＲＳ＝ＩＳ×ＲＳ となる。ゼナーダイオード１４ｇのゼナー電圧をＶＤＺ
１、ゼナーダイオード１４ｈのゼナー電圧をＶＤＺ２と
すると、 ＶＤＺ１＞ＶＲＳ、ＶＤＺ２＞ＶＲＳ のときには、各ゼナーダイオード１４ｇ、１４ｈから各
トランジスタ１２ｇ、１２ｆのベース（Ｂ）に電流が流
れないため、トランジスタ１２ｇ、１２ｆはオフのまま
である。したがって、ＩＧＢＴ５１のコレクタ（Ｃ）−
エミッタ（Ｅ１）間のクランプ電圧はＶＺ１＋ＶＺ２＋
ＶＺ３＋ＶＧＥとなる。

【００４４】また、 ＶＤＺ１＜ＶＲＳ、ＶＤＺ２＞ＶＲＳ のときには、ＩＧＢＴ５１のセンスエミッタ（Ｅ２）か
ら、ゼナーダイオード１４ｇ、トランジスタ１２ｇのベ
ース（Ｂ）−エミッタ（Ｅ）、ダイオード９、ゲート抵
抗６、トランジスタ７ｂを介して電流が流れ、トランジ
スタ１２ｇはオンする。一方、ＶＤＺ２＞ＶＲＳのた
め、ゼナーダイオード１４ｈからトランジスタ１２ｆの
ベース（Ｂ）に電流は流れず、トランジスタ１２ｆはオ
フのままである。したがって、このときのＩＧＢＴ５１
のコレクタ（Ｃ）−エミッタ（Ｅ１）間のクランプ電圧
はＶＺ１＋ＶＺ２＋ＶＧＥとなる。

【００４５】また、 ＶＤＺ１＜ＶＲＳ、ＶＤＺ２＜ＶＲＳ のときには、ＩＧＢＴ５１のセンスエミッタ（Ｅ２）か
ら、ゼナーダイオード１４ｇ、トランジスタ１２ｇのベ
ース（Ｂ）−エミッタ（Ｅ）、ダイオード９、ゲート抵
抗６、トランジスタ７ｂを介して電流が流れ、トランジ
スタ１２ｇはオンする。さらに、ＩＧＢＴ５１のセンス
エミッタ（Ｅ２）から、ゼナーダイオード１４ｈ、トラ
ンジスタ１２ｆのベース（Ｂ）−エミッタ（Ｅ）、トラ
ンジスタ１２ｇのコレクタ（Ｃ）−エミッタ（Ｅ）、ダ
イオード９、ゲート抵抗６、トランジスタ７ｂを介して
電流が流れ、トランジスタ１２ｆはオンする。したがっ
て、このときのＩＧＢＴ５１のコレクタ（Ｃ）−エミッ
タ（Ｅ１）間のクランプ電圧はＶＺ１＋ＶＧＥとなる。
その他の動作、またその効果については図９で説明した
ものと同一であるため説明を省略する。

【００４６】実施の形態８．実施の形態５に関連した他
の実施の形態を図１１により説明する。図において、１
２ｈはクランプ素子１１ｂを短絡するＰＮＰ型のトラン
ジスタ、１２ｋはクランプ素子１１ａを短絡するＰＮＰ
型のトランジスタ、１４ｅ、１４ｆはＩＧＢＴ５１の電
流センス端子から出力される電流を電圧に変換する抵抗
器、１４ｋはトランジスタ１２ｈを駆動するＮＰＮ型の
トランジスタ、１４ｍはトランジスタ１２ｋを駆動する
ＮＰＮ型のトランジスタ、１４ｎはトランジスタ１２ｈ
の駆動電流を流す抵抗、１４ｐはトランジスタ１４ｐの
駆動電流を流す抵抗である。

【００４７】次に動作について説明する。ＩＧＢＴ５１
のコレクタ（Ｃ）−エミッタ（Ｅ１）に流れる電流にた
いして一定倍率の電流がセンスエミッタ（Ｅ２）より出
力される。このセンスエミッタより出力される電流をＩ
Ｓ、抵抗１４ｆをＲＳ１、抵抗１４ｅと抵抗１４ｆの和
の抵抗値をＲＳ２とすると、ＲＳ１、ＲＳ２それぞれの
両端電圧は ＶＲＳ１＝ＩＳ×ＲＳ１、ＶＲＳ２＝ＩＳ×ＲＳ２ トランジスタ１４ｋをオンさせるベース（Ｂ）−エミッ
タ（Ｅ）電圧のしきい値をＶＢＥ３、トランジスタ１４
ｍをオンさせるベース（Ｂ）−エミッタ（Ｅ）電圧のし
きい値をＶＢＥ４とすると、上記のＶＲＳ１とＶＲＳ２
が ＶＲＳ１≦ＶＢＥ４ ＶＲＳ２＞ＶＢＥ３ の条件となったときにセンスエミッタ（Ｅ２）からトラ
ンジスタ１４ｋのベース（Ｂ）−エミッタ（Ｅ）を介し
て電流が流れ、トランジスタ１４ｋはオンする。また、
ＶＲＳ１≦ＶＢＥ４のためトランジスタ１４ｍはオンで
きない。

【００４８】この状態においてＩＧＢＴ５１がターンオ
フしコレクタ（Ｃ）−エミッタ（Ｅ１）の電圧が上昇
し、その電圧がクランプ素子１０とクランプ素子１１ａ
のクランプ電圧ＶＺ１＋ＶＺ２より高くなったところで
クランプ素子１０、１１ａはトランジスタ１２ｈのエミ
ッタ（Ｅ）−ベース（Ｂ）、抵抗１４ｎ、トランジスタ
１４ｋを介して導通する。同時に、トランジスタ１２ｈ
のエミッタ（Ｅ）−ベース（Ｂ）に電流が流れることに
よって、トランジスタ１２ｈはオンし、クランプ素子１
０、１１ａの電流はトランジスタ１２ｈ、ダイオード
９、ゲート抵抗６、トランジスタ７ｂを介しても流れ
る。一方トランジスタ１４ｍはオフしているためトラン
ジスタ１２ｋはオン出来ず、このときのＩＧＢＴ５１の
ゲート（Ｇ）−エミッタ（Ｅ１）間電圧ＶＧＥは、クラ
ンプ素子１０、１１ａに流れる電流ＩＳと、抵抗１４ｎ
ＲＢ１とゲート抵抗６ＲＧの並列接続値との積の値とな
り、 ＶＧＥ＝ＩＳ×｛（ＲＧ×ＲＢ１）／（ＲＧ＋ＲＢ
１）｝ となる。

【００４９】したがって、上記のようにＶＲＳ＞ＶＢＥ
となる条件では、ＩＧＢＴ５１のコレクタ（Ｃ）−エミ
ッタ（Ｅ１）のクランプ電圧は、ＶＺ１＋ＶＺ２＋ＶＧ
Ｅの値となる。また、 ＶＲＳ１＞ＶＢＥ４ ＶＲＳ２＞ＶＢＥ３ の条件となったときにはセンスエミッタ（Ｅ２）からト
ランジスタ１４ｋのベース（Ｂ）−エミッタ（Ｅ）を介
して電流が流れ、トランジスタ１４ｋはオンする。ま
た、ＶＲＳ１＞ＶＢＥ４のため、トランジスタ１４ｍの
ベース（Ｂ）−エミッタ（Ｅ）にセンスエミッタ（Ｅ
２）から電流が流れ、トランジスタ１４ｍはオンする。

【００５０】この状態においてＩＧＢＴ５１がターンオ
フしコレクタ（Ｃ）−エミッタ（Ｅ１）の電圧が上昇
し、その電圧がクランプ素子１０のクランプ電圧ＶＺ１
より高くなったところでクランプ素子１０はトランジス
タ１２ｋのエミッタ（Ｅ）−ベース（Ｂ）、抵抗１４
ｐ、トランジスタ１４ｍを介して、または、トランジス
タ１２ｋのエミッタ−コレクタ、トランジスタ１２ｈの
エミッタ（Ｅ）−ベース（Ｂ）、抵抗１４ｎ、トランジ
スタ１４ｋを介して導通する。同時に、トランジスタ１
２ｈのエミッタ（Ｅ）−ベース（Ｂ）に電流が流れるこ
とによって、トランジスタ１２ｈはオンし、トランジス
タ１２ｋのエミッタ（Ｅ）−ベース（Ｂ）に電流が流れ
ることによって、トランジスタ１２ｋはオンし、クラン
プ素子１０の電流はトランジスタ１２ｋ、１２ｈのコレ
クタ（Ｃ）−エミッタ（Ｅ）、ダイオード９、ゲート抵
抗６、トランジスタ７ｂを介して流れる。

【００５１】このときのＩＧＢＴ５１のゲート（Ｇ）−
エミッタ（Ｅ１）間電圧ＶＧＥは、クランプ素子１０に
流れる電流ＩＳと、抵抗１４ｎＲＢ１と抵抗１４ｐＲＢ
２とゲート抵抗６ＲＧの並列接続値との積の値となり、 ＶＧＥ＝ＩＳ×｛（ＲＧ×ＲＢ１×ＲＢ２）／（ＲＧ×
ＲＢ１＋ＲＧ×ＲＢ２＋ＲＢ１×ＲＢ２）｝ となる。したがって、上記のようにＶＲＳ２＞ＶＢＥ
３、ＶＲＳ１＞ＶＢＥ４となる条件では、ＩＧＢＴ５の
１コレクタ（Ｃ）−エミッタ（Ｅ１）のクランプ電圧
は、ＶＺ１＋ＶＧＥの値となる。したがって、コレクタ
−エミッタ電流が図８における領域（Ｃ）のときには、 ＶＲＳ１≦ＶＢＥ４ ＶＲＳ２≦ＶＢＥ３ 領域（Ｄ１）のときには、 ＶＲＳ１≦ＶＢＥ４ ＶＲＳ２＞ＶＢＥ３ 領域（Ｄ２）のときには、 ＶＲＳ１＞ＶＢＥ４ ＶＲＳ２＞ＶＢＥ３ となるように、抵抗１４ｅ、１４ｆの抵抗値を選択する
と、図７と同様の動作を行う。

【００５２】つまり、コレクタ−エミッタ電流が図８に
おける領域（Ｃ）のときには、ＶＲＳ１≦ＶＢＥ４、Ｖ
ＲＳ２≦ＶＢＥ３であるから、トランジスタ１４ｋ、１
４ｍはベース−エミッタの電流が流れずオフのままであ
り、ＩＧＢＴ５１のコレクタ（Ｃ）−ゲート（Ｇ）間に
クランプ素子１０、１１ａ、１１ｂが接続されることに
なり、このときのＩＧＢＴ５１のコレクタ（Ｃ）−エミ
ッタ（Ｅ１）間のクランプ電圧をＶＣＬ（Ｃ）とすると ＶＣＬ（Ｃ）＝ＶＺ１＋ＶＺ２＋ＶＺ３＋ＶＧＥ となる。

【００５３】また、コレクタ−エミッタ電流が領域（Ｄ
１）のとき、ＶＲＳ１≦ＶＢＥ４、ＶＲＳ２＞ＶＢＥ３
であるから、トランジスタ１４ｋはオン、トランジスタ
１４ｍはオフとなり、上述より、トランジスタ１２ｈの
みがオンすることができ、ＩＧＢＴ５１のコレクタ
（Ｃ）−ゲート（Ｇ）間にクランプ素子１０、１１ａの
みが接続されることになり、このときのＩＧＢＴ５１の
コレクタ（Ｃ）−エミッタ（Ｅ１）間のクランプ電圧を
ＶＣＬ（Ｄ１）とすると、 ＶＣＬ（Ｄ１）＝ＶＺ１＋ＶＺ２＋ＶＧＥ となる。

【００５４】また、コレクタ−エミッタ電流が領域（Ｄ
２）のとき、ＶＲＳ１＞ＶＢＥ４、ＶＲＳ２＞ＶＢＥ３
であるから、トランジスタ１４ｋ、１４ｍはともにオン
となり、上述より、トランジスタ１２ｈ、１２ｋともに
オンすることができ、ＩＧＢＴ５１のコレクタ（Ｃ）−
ゲート（Ｇ）間にクランプ素子１０、のみが接続される
ことになり、このときのＩＧＢＴ５１のコレクタ（Ｃ）
−エミッタ（Ｅ１）間のクランプ電圧をＶＣＬ（Ｄ２）
とすると、 ＶＣＬ（Ｄ２）＝ＶＺ１＋ＶＧＥ となる。したがって、図７に示す実施の形態５と同様の
効果を得ることが出来る。

【００５５】実施の形態９．実施の形態５に関連した他
の実施の形態を図１２により説明する。図において、１
２ｍはクランプ素子１１ａのアノードとＩＧＢＴ５１の
ゲート（Ｇ）を短絡するサイリスタ、１２ｎはクランプ
素子１０のアノードとＩＧＢＴ５１のゲート（Ｇ）を短
絡するサイリスタ、１４ｒは抵抗１４ａの電圧ＶＲＳが
所定の電圧以上になると導通するゼナーダイオード、１
４ｓは抵抗１４ａの電圧ＶＲＳが所定の電圧以上になる
と導通するゼナーダイオードである。

【００５６】次に動作について説明する。図において、
ＩＧＢＴ５１のコレクタ（Ｃ）−エミッタ（Ｅ１）に流
れる電流にたいして一定倍率の電流がセンスエミッタ
（Ｅ２）より出力される。このセンスエミッタより出力
される電流をＩＳ、抵抗１４ａをＲＳとすると、抵抗１
４ａの両端電圧ＶＲＳは ＶＲＳ＝ＩＳ×ＲＳ となる。ゼナーダイオード１４ｒのゼナー電圧をＶＤＺ
３、ゼナーダイオード１４ｓのゼナー電圧をＶＤＺ４、
サイリスタ１２ｍをオンさせるゲート（Ｇ）−カソード
（Ｋ）の電圧のしきい値をＶＧＫ１、サイリスタ１２ｎ
をオンさせるゲート（Ｇ）−カソード（Ｋ）の電圧のし
きい値をＶＧＫ２、トランジスタ７ｂの順方向電圧降下
をＶＳとすると、上記ＶＲＳが ＶＲＳ＞ＶＤＺ３＋ＶＧＫ１＋ＶＳ ＶＲＳ≦ＶＤＺ４＋ＶＧＫ２＋ＶＳ の条件となったときにセンスエミッタ（Ｅ２）からゼナ
ーダイオード１４ｒ、サイリスタ１２ｍのゲート（Ｇ）
−カソード（Ｋ）、ゲート抵抗６、トランジスタ７ｂを
介して電流が流れ、サイリスタ１２ｍはオンする。ま
た、ＶＲＳ≦ＶＤＺ４＋ＶＧＫ２＋ＶＳのため、サイリ
スタ１２ｎはオンできない。

【００５７】したがって、このときＩＧＢＴ５１のコレ
クタ（Ｃ）−ゲート（Ｇ）間にはクランプ素子１０と１
１ａが接続されることになり、ＩＧＢＴ５１のコレクタ
（Ｃ）−エミッタ（Ｅ１）間のクランプ電圧はＶＺ１＋
ＶＺ２＋ＶＧＥとなる。上記のＶＲＳが ＶＲＳ＞ＶＤＺ３＋ＶＧＫ１＋ＶＳ ＶＲＳ＞ＶＤＺ４＋ＶＧＫ２＋ＶＳ の条件となったときにセンスエミッタ（Ｅ２）からゼナ
ーダイオード１４ｒ、サイリスタ１２ｍのゲート（Ｇ）
−カソード（Ｋ）、ゲート抵抗６、トランジスタ７ｂを
介して電流が流れ、サイリスタ１２ｍはオンする。ま
た、センスエミッタ（Ｅ２）からゼナーダイオード１４
ｓ、サイリスタ１２ｎのゲート（Ｇ）−カソード
（Ｋ）、ゲート抵抗６、トランジスタ７ｂを介して電流
が流れ、サイリスタ１２ｎはオンする。したがって、こ
のとき、ＩＧＢＴ５１のコレクタ（Ｃ）−ゲート（Ｇ）
間にはクランプ素子１０が接続されることになり、ＩＧ
ＢＴ５１のコレクタ（Ｃ）−エミッタ（Ｅ１）間のクラ
ンプ電圧はＶＺ１＋ＶＧＥとなる。この他の動作、効果
については図７と同様である。

【００５８】なお、図４、図５、図９、図１０では、ス
イッチ１２としてトランジスタを用いたが、その他の自
己消弧型半導体素子でもよい。また、スイッチ制御装置
１４のスイッチ素子としてトランジスタを用いたが、そ
の他の自己消弧型の半導体素子でもよい。さらに、図
７、９、１０、１１、１２、では、クランプ素子を３直
列した場合を記したが、それ以上の複数直列でもよい。
各実施の形態では、半導体素子としてＩＧＢＴを用いた
例を示したが、他の種類のパワートランジスタを用いる
こともできる。

【００５９】

【発明の効果】この発明では、半導体素子の主電極間に
流れる電流が小さい場合は、クランプ素子がオンする基
準電圧を上げ、主電極間の電流が大きくなり、安全動作
領域の許容電圧が低くなる領域では、クランプ素子がオ
ンする基準電圧を下げるように構成したので、半導体素
子のターンオフ時の安全動作領域を有効に使いかつ、必
要なときのみクランプ素子が導通するため、クランプ素
子の電流責務や、ゲート抵抗の電流責務を軽減でき、小
型・高信頼性かつ低コストのものが得られ、かつ、安全
確実に半導体素子を保護できる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体素子の
保護回路を示す図である。

【図２】 この発明の実施の形態１の動作について説明
する図である。

【図３】 この発明の実施の形態１の動作について説明
する図である。

【図４】 この発明の実施の形態２による半導体素子の
保護回路を示す図である。

【図５】 この発明の実施の形態３による半導体素子の
保護回路を示す図である。

【図６】 この発明の実施の形態４による半導体素子の
保護回路を示す図である。

【図７】 この発明の実施の形態５による半導体素子の
保護回路を示す図である。

【図８】 この発明の実施の形態５の動作について説明
する図である。

【図９】 この発明の実施の形態６による半導体素子の
保護回路を示す図である。

【図１０】 この発明の実施の形態７による半導体素子
の保護回路を示す図である。

【図１１】 この発明の実施の形態８による半導体素子
の保護回路を示す図である。

【図１２】 この発明の実施の形態９による半導体素子
の保護回路を示す図である。

【図１３】 従来の半導体素子の保護回路の一実施例を
示す図である。

【図１４】 従来の半導体素子の保護回路の動作につい
て説明する図である。

【図１５】 ＩＧＢＴの特性について説明する図であ
る。

【図１６】 従来の半導体素子の保護回路の動作につい
て説明する図である。

【符号の説明】

１ 直流電源 ２ 負荷 ４ 配線のインダクタンス ５ ＩＧＢＴ ６ ゲート抵抗 ７ 駆動回路 ９ ダイオード １０ クランプ素
子 １１ クランプ素子 １１ａ、１１ｂ
クランプ素子 １２ スイッチ １２ａ、１２ｇ、１２ｆ ＮＰＮトランジスタ １２ｂ、１２ｋ、１２ｈ ＰＮＰトランジスタ １２ｃ、１２ｍ、１２ｎ サイリスタ １２ｄ、１２ｅ スイッチ １３ 電流検出回
路 １４、１５ スイッチ制御装置 １４ａ、１４ｂ、１４ｅ、１４ｆ、１４ｎ、１４ｐ 抵
抗 １４ｃ、１４ｋ、１４ｍ ＮＰＮトランジスタ １４ｄ、１４ｇ、１４ｈ、１４ｒ、１４ｓ ゼナーダイ
オード １６、１７ 抵抗 １７ａ、１７ｂ
抵抗 ５１ 電流センス端子付きＩＧＢＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/08 9184−5Ｋ Ｈ０３Ｋ 17/08 Ｚ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 制御電極に入力される制御信号に応答し
   て主電極間をオンオフする半導体素子の、その主電極の
   一方と前記制御電極との間に介挿されるとともに所定の
   基準電圧を超える電圧が印加されると導通するクランプ
   手段を備える半導体素子の保護回路において、主電極間
   を流れる電流の値に応じて上記クランプ手段の基準電圧
   を変化させるクランプ制御回路を備えたことを特徴とす
   る半導体素子の保護回路。
2. 【請求項２】 半導体素子が電流検出端子を有し、この
   端子がクランプ制御回路に接続されている請求項１に記
   載の半導体素子の保護回路。
3. 【請求項３】 半導体素子が絶縁ゲートバイポーラトラ
   ンジスタである請求項１に記載の半導体素子の保護回
   路。
4. 【請求項４】 クランプ制御回路が主電極間の電流の増
   加に応じてクランプ手段の基準電圧を減少させることを
   特徴とする請求項１に記載の半導体素子の保護回路。
5. 【請求項５】 クランプ手段がクランプ素子を複数個直
   列接続したものを含み、クランプ制御回路は、少なくと
   も１個のクランプ素子に並列に接続されたスイッチ素子
   と、半導体素子の主電極間の電流が所定値以上のとき前
   記スイッチ素子をオンさせる回路とを含むことを特徴と
   する請求項１に記載の半導体素子の保護回路。
6. 【請求項６】 各クランプ素子に並列に分圧抵抗を接続
   したことを特徴とする請求項５に記載の半導体素子の保
   護回路。
7. 【請求項７】 スイッチ素子がトランジスタであること
   を特徴とする請求項５に記載の半導体素子の保護回路。