JPH09163250A - 高品位テレビジョン受像機用シリアル転送バスコントロール回路 - Google Patents
高品位テレビジョン受像機用シリアル転送バスコントロール回路Info
- Publication number
- JPH09163250A JPH09163250A JP7319247A JP31924795A JPH09163250A JP H09163250 A JPH09163250 A JP H09163250A JP 7319247 A JP7319247 A JP 7319247A JP 31924795 A JP31924795 A JP 31924795A JP H09163250 A JPH09163250 A JP H09163250A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- control circuit
- line
- bus control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 ＭＵＳＥ方式シリアル転送バスの制御をソフ
トウェアによらずにハードウェアで行なうことにより、
制御プログラムの簡素化及び制御用ＣＰＵの動作効率の
向上を図る。 【解決手段】 本発明によるＭＵＳＥ方式シリアル転送
バスコントロール回路は、送信または受信、パリティの
有無、データ受取確認信号のチェックをするかしないか
等の転送条件、そして、転送アドレス及び転送データを
予め設定するレジスタ２〜６を備えることにより、デー
タライン１３とクロックライン１４とビジーライン１５
とを制御しながらシリアルデータ転送を行なう。
トウェアによらずにハードウェアで行なうことにより、
制御プログラムの簡素化及び制御用ＣＰＵの動作効率の
向上を図る。 【解決手段】 本発明によるＭＵＳＥ方式シリアル転送
バスコントロール回路は、送信または受信、パリティの
有無、データ受取確認信号のチェックをするかしないか
等の転送条件、そして、転送アドレス及び転送データを
予め設定するレジスタ２〜６を備えることにより、デー
タライン１３とクロックライン１４とビジーライン１５
とを制御しながらシリアルデータ転送を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は日本放送協会の開発
にかかるＭＵＳＥ方式（Multiple Sub-Nyquist-Samplin
g Encoding 方式）の高品位テレビジョン受像端末にお
けるシリアル転送バスのコントロール回路に関するもの
である。
にかかるＭＵＳＥ方式（Multiple Sub-Nyquist-Samplin
g Encoding 方式）の高品位テレビジョン受像端末にお
けるシリアル転送バスのコントロール回路に関するもの
である。
【０００２】
【従来の技術】ＭＵＳＥ方式の高品位テレビジョン受像
端末における複数のＩＣ間のデータ送信及び受信のため
のシリアルバスについての規格がＮＨＫ（日本放送協
会）から出されている。従来、このようなＭＵＳＥ方式
のシリアル転送バスを用いてシステムを構築する場合、
バスの制御は、マイクロコンピュータの汎用入出力端子
をソフトウェア制御することにより行なうのが一般的で
あった。
端末における複数のＩＣ間のデータ送信及び受信のため
のシリアルバスについての規格がＮＨＫ（日本放送協
会）から出されている。従来、このようなＭＵＳＥ方式
のシリアル転送バスを用いてシステムを構築する場合、
バスの制御は、マイクロコンピュータの汎用入出力端子
をソフトウェア制御することにより行なうのが一般的で
あった。
【０００３】
【発明が解決しようとする課題】しかしながら、ソフト
ウェアによってシリアルバス制御を行なう場合、制御プ
ログラムの規模が大きくなり、また、データ転送中はＣ
ＰＵが他の処理をすることができないといった不利な点
があった。
ウェアによってシリアルバス制御を行なう場合、制御プ
ログラムの規模が大きくなり、また、データ転送中はＣ
ＰＵが他の処理をすることができないといった不利な点
があった。
【０００４】そこで、本発明はシリアル転送バスの制御
をソフトウェアによらずにハードウェアで行なうことに
より、上記のような従来の問題点を解決することを目的
とする。
をソフトウェアによらずにハードウェアで行なうことに
より、上記のような従来の問題点を解決することを目的
とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
の本発明によるＭＵＳＥ方式高品位テレビジョン受像機
用シリアル転送バスコントロール回路の構成は、送信か
受信か、パリティチェックの有無、データ受取確認信号
（ＡＣＫ）のチェックをするかしないか等の転送条件、
そして、転送アドレス及びデータを予め設定するレジス
タを備えることにより、外部とシリアルデータをやり取
りするデータライン（ＳＩＤ）、転送クロックを伝送す
るクロックライン（ＳＩＫ）及び転送中か否かを示す信
号を伝送するビジーライン（ＳＩＢ）とを制御しながら
シリアルデータ転送を行なうことを特徴とする。このよ
うな構成により、レジスタに設定された転送条件及びデ
ータ、アドレスに従って、転送制御回路及びその補助回
路を動作させ、ＳＩＤ、ＳＩＫ、ＳＩＢを制御しながら
データ転送を行なう動作をソフトウェアの介在なしにハ
ードウェアのみによって実現することができる。
の本発明によるＭＵＳＥ方式高品位テレビジョン受像機
用シリアル転送バスコントロール回路の構成は、送信か
受信か、パリティチェックの有無、データ受取確認信号
（ＡＣＫ）のチェックをするかしないか等の転送条件、
そして、転送アドレス及びデータを予め設定するレジス
タを備えることにより、外部とシリアルデータをやり取
りするデータライン（ＳＩＤ）、転送クロックを伝送す
るクロックライン（ＳＩＫ）及び転送中か否かを示す信
号を伝送するビジーライン（ＳＩＢ）とを制御しながら
シリアルデータ転送を行なうことを特徴とする。このよ
うな構成により、レジスタに設定された転送条件及びデ
ータ、アドレスに従って、転送制御回路及びその補助回
路を動作させ、ＳＩＤ、ＳＩＫ、ＳＩＢを制御しながら
データ転送を行なう動作をソフトウェアの介在なしにハ
ードウェアのみによって実現することができる。
【０００６】
【発明の実施の形態】以下、本発明の好ましい実施形態
を図１に基づいて説明する。図１は、本実施形態におけ
るＭＵＳＥバスのブロック図を示しており、図中、１は
ＣＰＵとＭＵＳＥバスとの通信を行なうデータバス、２
はメインアドレスレジスタ、３はサブアドレスレジス
タ、４はデータレジスタ、５は転送状態を記憶するステ
ータスレジスタを示している。
を図１に基づいて説明する。図１は、本実施形態におけ
るＭＵＳＥバスのブロック図を示しており、図中、１は
ＣＰＵとＭＵＳＥバスとの通信を行なうデータバス、２
はメインアドレスレジスタ、３はサブアドレスレジス
タ、４はデータレジスタ、５は転送状態を記憶するステ
ータスレジスタを示している。
【０００７】また、６は転送条件を設定するためのコン
トロールレジスタ、７は制御の中心的役割を果たすシフ
トコントローラー、８は送信パリティ及びＡＣＫ（デー
タ受取確認信号）確認期間付加回路、９は受信パリティ
チェック回路、１０はＡＣＫチェック回路、１１は信号
セレクタ回路（ＭＰＸ）、１２はクロックソースをそれ
ぞれ示している。１３，１４，１５は転送用端子を示
し、それぞれデータライン（ＳＩＤ）、クロックライン
（ＳＩＫ）、ビジーライン（ＳＩＢ）の端子である。
トロールレジスタ、７は制御の中心的役割を果たすシフ
トコントローラー、８は送信パリティ及びＡＣＫ（デー
タ受取確認信号）確認期間付加回路、９は受信パリティ
チェック回路、１０はＡＣＫチェック回路、１１は信号
セレクタ回路（ＭＰＸ）、１２はクロックソースをそれ
ぞれ示している。１３，１４，１５は転送用端子を示
し、それぞれデータライン（ＳＩＤ）、クロックライン
（ＳＩＫ）、ビジーライン（ＳＩＢ）の端子である。
【０００８】以上のように構成された本実施形態のシリ
アルバスコントロール回路は次のように動作する。送信
を行う場合は、まず、アドレス、送信データ及び転送条
件がＣＰＵからデータバス１を介してそれぞれの対応す
るレジスタ２、３、４、６に送られ、記憶される。デー
タセットで、自動的にビジーライン（ＳＩＢ）端子１５
からの信号がハイレベルからローレベルに立ち下がる。
２４μｓ以上の期間の後、クロックライン（ＳＩＫ）端
子１４の信号がローレベルになり、クロックソース１２
に基づく信号が出力される。送信データ及びアドレスは
送信パリティ及びＡＣＫ期間付加回路８によりパリティ
とＡＣＫ期間が付加され、ＳＩＫの立上がりに同期し
て、ＳＩＤ端子１３から出力される。これらの出力動作
を行う一方で、ＡＣＫチェック回路１０により受信側か
らのＡＣＫ信号のチェックも行われる。そして転送が終
了するとＳＩＢが立上がる。転送中の情報や転送終了の
情報がステータスレジスタ５へ出力される。
アルバスコントロール回路は次のように動作する。送信
を行う場合は、まず、アドレス、送信データ及び転送条
件がＣＰＵからデータバス１を介してそれぞれの対応す
るレジスタ２、３、４、６に送られ、記憶される。デー
タセットで、自動的にビジーライン（ＳＩＢ）端子１５
からの信号がハイレベルからローレベルに立ち下がる。
２４μｓ以上の期間の後、クロックライン（ＳＩＫ）端
子１４の信号がローレベルになり、クロックソース１２
に基づく信号が出力される。送信データ及びアドレスは
送信パリティ及びＡＣＫ期間付加回路８によりパリティ
とＡＣＫ期間が付加され、ＳＩＫの立上がりに同期し
て、ＳＩＤ端子１３から出力される。これらの出力動作
を行う一方で、ＡＣＫチェック回路１０により受信側か
らのＡＣＫ信号のチェックも行われる。そして転送が終
了するとＳＩＢが立上がる。転送中の情報や転送終了の
情報がステータスレジスタ５へ出力される。
【０００９】データ受信の場合は、サブアドレスレジス
タ３に書き込みが行われるとＳＩＢが自動的に立上が
り、２４μｓの後、ＳＩＫが立ち下がり、ＳＩＤより入
力が開始され、データがＳＩＫの立上がりのタイミング
で取り込まれる。取り込まれたデータはパリティチェッ
ク回路９を経由してデータレジスタ４へセットされる。
そして転送が終了するとＳＩＢが立ち下がる。そしてＣ
ＰＵは、データレジスタ４の値を読むことによって受信
データの値を知ることができる。
タ３に書き込みが行われるとＳＩＢが自動的に立上が
り、２４μｓの後、ＳＩＫが立ち下がり、ＳＩＤより入
力が開始され、データがＳＩＫの立上がりのタイミング
で取り込まれる。取り込まれたデータはパリティチェッ
ク回路９を経由してデータレジスタ４へセットされる。
そして転送が終了するとＳＩＢが立ち下がる。そしてＣ
ＰＵは、データレジスタ４の値を読むことによって受信
データの値を知ることができる。
【００１０】なお、コントロールレジスタ６によって設
定される転送条件には、複数種のクロックからの使用ク
ロックの選択やデータの転送数の設定が含まれる。
定される転送条件には、複数種のクロックからの使用ク
ロックの選択やデータの転送数の設定が含まれる。
【００１１】
【発明の効果】以上のように本発明は、ＭＵＳＥ方式シ
リアル転送バスのコントロールをハードウェアで行なう
ことにより、制御プログラムサイズを小さくすることが
できる。また、データ転送中でもＣＰＵを他の処理に使
用することができるので、ＣＰＵの動作効率も向上す
る。
リアル転送バスのコントロールをハードウェアで行なう
ことにより、制御プログラムサイズを小さくすることが
できる。また、データ転送中でもＣＰＵを他の処理に使
用することができるので、ＣＰＵの動作効率も向上す
る。
【図１】本発明の実施形態におけるＭＵＳＥバスのブロ
ック図
ック図
１ データバス ２ メインアドレスレジスタ ３ サブアドレスレジスタ ４ データレジスタ ５ ステータスレジスタ ６ コントロールレジスタ ７ シフトコントロール回路 ８ 送信パリティ及びＡＣＫ期間付加回路 ９ 受信パリティチェック回路 １０ ＡＣＫチェック回路 １１ ＭＰＸ １２ クロックソース １３ ＳＩＤ １４ ＳＩＫ １５ ＳＩＢ
Claims (1)
- 【請求項１】 送信または受信、パリティの有無、デー
タ受取確認信号のチェックをするかしないか等の転送条
件、そして、転送アドレス及び転送データを予め設定す
るレジスタを備えることにより、データラインとクロッ
クラインとビジーラインとを制御しながらシリアルデー
タ転送を行なうことを特徴とする高品位テレビジョン受
像機用シリアル転送バスコントロール回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319247A JPH09163250A (ja) | 1995-12-07 | 1995-12-07 | 高品位テレビジョン受像機用シリアル転送バスコントロール回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7319247A JPH09163250A (ja) | 1995-12-07 | 1995-12-07 | 高品位テレビジョン受像機用シリアル転送バスコントロール回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09163250A true JPH09163250A (ja) | 1997-06-20 |
Family
ID=18108064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7319247A Pending JPH09163250A (ja) | 1995-12-07 | 1995-12-07 | 高品位テレビジョン受像機用シリアル転送バスコントロール回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09163250A (ja) |
-
1995
- 1995-12-07 JP JP7319247A patent/JPH09163250A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
| US6357015B1 (en) | Data interface and high-speed communication system using the same | |
| CN116185936B (zh) | 一种spi通信数据收发异常检测控制系统及检测方法 | |
| US4405951A (en) | Facsimile control system | |
| US4852021A (en) | Centralized command transfer control system for connecting processors which independently send and receive commands | |
| JPH09163250A (ja) | 高品位テレビジョン受像機用シリアル転送バスコントロール回路 | |
| US5235331A (en) | Key scanning apparatus | |
| US5481753A (en) | I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data | |
| JPS60183662A (ja) | 情報処理装置 | |
| JPS622344A (ja) | 情報伝達装置 | |
| EP0609082A1 (en) | Information transfer in a data processing system | |
| JPH09305527A (ja) | Ｄｍａコントローラ | |
| JP3735551B2 (ja) | 同期・非同期モードで動作する情報処理装置 | |
| KR100567033B1 (ko) | 마스터와 슬레이브가 고정된 동기 시리얼 통신 방법 | |
| JP2878190B2 (ja) | バッファエリア管理方法 | |
| JPH0234518B2 (ja) | ||
| JPH0721101A (ja) | シリアル通信処理装置 | |
| JP2833915B2 (ja) | 情報伝送システム | |
| JP3161174B2 (ja) | ボタン電話装置 | |
| JPS6198050A (ja) | 受信デ−タ転送方式 | |
| JPS6117425B2 (ja) | ||
| JPH01250122A (ja) | 入力データ条件判定方式 | |
| JPH11338759A (ja) | エンコーダ装置の双方向通信方法 | |
| JP2000124923A (ja) | データバス端末装置 | |
| JPS5958995A (ja) | 交換システムの情報伝送方式 |