JPH09162628A - フェーズドアレイアンテナ - Google Patents
フェーズドアレイアンテナInfo
- Publication number
- JPH09162628A JPH09162628A JP7320202A JP32020295A JPH09162628A JP H09162628 A JPH09162628 A JP H09162628A JP 7320202 A JP7320202 A JP 7320202A JP 32020295 A JP32020295 A JP 32020295A JP H09162628 A JPH09162628 A JP H09162628A
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- signal
- reception
- distributors
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】 アンテナ素子の数が増えるにつれて、ＤＢＦ
処理用の複素ウェイトデータの算出に要する演算量が急
速に増大し、また、ＤＢＦ処理部のハードウェア規模が
増大する。 【解決手段】 アンテナ素子２で受信された受信信号
は、アンテナ部１の合成分配器で縦横両方向に等分配さ
れ、縦方向の第１の給電路群１１と横方向の第２の給電
路群１２へ送出される。これらの受信信号はサーキュレ
ータ群3-1、3-2及びＩＱディジタル変換群5-1、5-2を介し
てＤＢＦ処理部6-1、6-2に入力され、制御部９で算出さ
れたアンテナ部１の横方向のウェイトデータ、縦方向の
ウェイトデータとそれぞれ積和演算されて受信部１０へ
入力される。受信信号の処理系統を２つに分けて処理が
行われるため、アンテナ素子数ｍ×ｎの場合、ウェイト
データ算出のための制御部９の演算量が従来の(m+n)/(m
×n)倍に低減できる。
処理用の複素ウェイトデータの算出に要する演算量が急
速に増大し、また、ＤＢＦ処理部のハードウェア規模が
増大する。 【解決手段】 アンテナ素子２で受信された受信信号
は、アンテナ部１の合成分配器で縦横両方向に等分配さ
れ、縦方向の第１の給電路群１１と横方向の第２の給電
路群１２へ送出される。これらの受信信号はサーキュレ
ータ群3-1、3-2及びＩＱディジタル変換群5-1、5-2を介し
てＤＢＦ処理部6-1、6-2に入力され、制御部９で算出さ
れたアンテナ部１の横方向のウェイトデータ、縦方向の
ウェイトデータとそれぞれ積和演算されて受信部１０へ
入力される。受信信号の処理系統を２つに分けて処理が
行われるため、アンテナ素子数ｍ×ｎの場合、ウェイト
データ算出のための制御部９の演算量が従来の(m+n)/(m
×n)倍に低減できる。
Description
【０００１】
【発明の属する技術分野】本発明はフェーズドアレイア
ンテナに係り、特に平面又は曲面に沿って２次元マトリ
クス状に配列された複数のアンテナ素子を有し、ディジ
タルビーム形成（以下ＤＢＦと略す）処理部により複数
のアンテナ素子のそれぞれで受信した受信信号とウェイ
トデータとの積和演算処理を行うフェーズドアレイアン
テナに関する。
ンテナに係り、特に平面又は曲面に沿って２次元マトリ
クス状に配列された複数のアンテナ素子を有し、ディジ
タルビーム形成（以下ＤＢＦと略す）処理部により複数
のアンテナ素子のそれぞれで受信した受信信号とウェイ
トデータとの積和演算処理を行うフェーズドアレイアン
テナに関する。
【０００２】
【従来の技術】図８乃至図１０は従来のフェーズドアレ
イアンテナの一例の構成図を示す。図８のブロック系統
図に示すように、従来のフェーズドアレイアンテナは、
アンテナ部１と、励振信号を発生する送信部７と、励振
信号の分配を行うＲＦ分配器８と、アンテナ部１の励振
開口分布を決定する重み付けデータ（以下ウェイトデー
タと称す）の算出と、アンテナ部１の送受信モジュール
２５−ｌｌ〜２５−ｍｎの制御を行う制御部９と、アン
テナ部１の複数のアンテナ素子２のそれぞれで受信した
受信信号とウェイトデータとの積和演算処理を行うＤＢ
Ｆ処理部６と、受信信号を処理する受信部１０とで構成
される。
イアンテナの一例の構成図を示す。図８のブロック系統
図に示すように、従来のフェーズドアレイアンテナは、
アンテナ部１と、励振信号を発生する送信部７と、励振
信号の分配を行うＲＦ分配器８と、アンテナ部１の励振
開口分布を決定する重み付けデータ（以下ウェイトデー
タと称す）の算出と、アンテナ部１の送受信モジュール
２５−ｌｌ〜２５−ｍｎの制御を行う制御部９と、アン
テナ部１の複数のアンテナ素子２のそれぞれで受信した
受信信号とウェイトデータとの積和演算処理を行うＤＢ
Ｆ処理部６と、受信信号を処理する受信部１０とで構成
される。
【０００３】また、上記のアンテナ部１は図９に示すよ
うに、図８にアンテナ素子２として示したｍ行ｎ列のマ
トリクス状に配置された複数のアンテナ素子２−ｌｌ〜
２−ｍｎと、アンテナ素子２−ｌｌ〜２−ｍｎに１対１
に対応して設けられ、励振信号の増幅及び受信信号の検
波を行う複数の送受信モジュール２５−ｌｌ〜２５−ｍ
ｎとから構成される。
うに、図８にアンテナ素子２として示したｍ行ｎ列のマ
トリクス状に配置された複数のアンテナ素子２−ｌｌ〜
２−ｍｎと、アンテナ素子２−ｌｌ〜２−ｍｎに１対１
に対応して設けられ、励振信号の増幅及び受信信号の検
波を行う複数の送受信モジュール２５−ｌｌ〜２５−ｍ
ｎとから構成される。
【０００４】更に、従来の送受信モジュール２５−ｌｌ
〜２５−ｍｎのそれぞれは、図１０のブロック系統図に
示す如く、サーキュレータ３、低雑音増幅器３０、ＩＱ
ディジタル変換器５、移相器３１及び電力増幅器３２か
らなる構成とされている。
〜２５−ｍｎのそれぞれは、図１０のブロック系統図に
示す如く、サーキュレータ３、低雑音増幅器３０、ＩＱ
ディジタル変換器５、移相器３１及び電力増幅器３２か
らなる構成とされている。
【０００５】次に、上記構成の従来のフェーズドアレイ
アンテナの送信時の動作について説明する。図８の送信
部７から出力された励振信号はＲＦ分配器８で分配さ
れ、アンテナ部１の図９に示す各送受信モジュール２５
−ｌｌ〜２５−ｍｎに給電される。各送受信モジュール
２５−ｌｌ〜２５−ｍｎに入力された励振信号は、図８
の制御部９から出力される制御信号により制御される図
１０の移相器３１により位相制御されてから電力増幅器
３２に供給されて電力増幅された後、サーキュレータ３
を通り、図９に示したアンテナ素子２−ｌｌ〜２−ｍｎ
から放射される。
アンテナの送信時の動作について説明する。図８の送信
部７から出力された励振信号はＲＦ分配器８で分配さ
れ、アンテナ部１の図９に示す各送受信モジュール２５
−ｌｌ〜２５−ｍｎに給電される。各送受信モジュール
２５−ｌｌ〜２５−ｍｎに入力された励振信号は、図８
の制御部９から出力される制御信号により制御される図
１０の移相器３１により位相制御されてから電力増幅器
３２に供給されて電力増幅された後、サーキュレータ３
を通り、図９に示したアンテナ素子２−ｌｌ〜２−ｍｎ
から放射される。
【０００６】次に、受信時の動作について説明する。ア
ンテナ素子２−ｌｌ〜２−ｍｎで受信された受信信号
は、それぞれ対応して設けられている送受信モジュール
２５−ｌｌ〜２５−ｍｎに入力され、ここで図１０に示
した低雑音増幅器３０により増幅され、ＩＱディジタル
変換器５により、Ｉ／Ｑ検波及びＡ／Ｄ変換されてＩＱ
の各ディジタル信号に変換される。各送受信モジュール
２５−ｌｌ〜２５−ｍｎから出力されたＩＱディジタル
信号は、図８及び図９に示したＤＢＦ処理部６に入力さ
れ、ここで制御部９で算出された複素ウェイトデータと
積和演算され、これにより得られた演算結果が受信部１
０へ送られる。
ンテナ素子２−ｌｌ〜２−ｍｎで受信された受信信号
は、それぞれ対応して設けられている送受信モジュール
２５−ｌｌ〜２５−ｍｎに入力され、ここで図１０に示
した低雑音増幅器３０により増幅され、ＩＱディジタル
変換器５により、Ｉ／Ｑ検波及びＡ／Ｄ変換されてＩＱ
の各ディジタル信号に変換される。各送受信モジュール
２５−ｌｌ〜２５−ｍｎから出力されたＩＱディジタル
信号は、図８及び図９に示したＤＢＦ処理部６に入力さ
れ、ここで制御部９で算出された複素ウェイトデータと
積和演算され、これにより得られた演算結果が受信部１
０へ送られる。
【０００７】
【発明が解決しようとする課題】しかるに、上記の従来
のフェーズドアレイアンテナは以下の問題がある。第１
の問題点は、アンテナ素子２−ｌｌ〜２−ｍｎの数が増
えるにつれて、制御部９におけるＤＢＦ処理用の複素ウ
ェイトデータの算出に要する演算量が急速に増大するこ
とである。その理由は、アンテナの放射パターンの成形
において、任意の方位角、仰角にビームを向けるために
は、アンテナ素子毎に独立な複素ウェイトを算出する必
要があるからである。
のフェーズドアレイアンテナは以下の問題がある。第１
の問題点は、アンテナ素子２−ｌｌ〜２−ｍｎの数が増
えるにつれて、制御部９におけるＤＢＦ処理用の複素ウ
ェイトデータの算出に要する演算量が急速に増大するこ
とである。その理由は、アンテナの放射パターンの成形
において、任意の方位角、仰角にビームを向けるために
は、アンテナ素子毎に独立な複素ウェイトを算出する必
要があるからである。
【０００８】第２の問題点は、アンテナ素子２−ｌｌ〜
２−ｍｎの数が増えるにつれて、ＤＢＦ処理部６内の積
和演算器を多数必要とすることである。演算処理量はア
ンテナ素子数に比例し、また規定時間内に演算を行う必
要があるため、積和演算器の数が増えるからである。
２−ｍｎの数が増えるにつれて、ＤＢＦ処理部６内の積
和演算器を多数必要とすることである。演算処理量はア
ンテナ素子数に比例し、また規定時間内に演算を行う必
要があるため、積和演算器の数が増えるからである。
【０００９】本発明は以上の点に鑑みなされたもので、
受信信号の処理系統を縦方向及び横方向の直交する２方
向に分割し、それぞれの系統でＤＢＦ処理を行うように
することにより、複素ウェイトデータの算出に要する演
算量を、全アンテナ素子の増加ではなく、縦方向と横方
向のアンテナ素子数の増加に比例するようにし、もっ
て、アンテナ素子数の増加による複素ウェイトデータの
算出演算量の増加を抑さえ、演算の高速化を実現しうる
と共に、ＤＢＦ処理を行う積和演算器の規模を小さくで
きるフェーズドアレイアンテナを提供することを目的と
する。
受信信号の処理系統を縦方向及び横方向の直交する２方
向に分割し、それぞれの系統でＤＢＦ処理を行うように
することにより、複素ウェイトデータの算出に要する演
算量を、全アンテナ素子の増加ではなく、縦方向と横方
向のアンテナ素子数の増加に比例するようにし、もっ
て、アンテナ素子数の増加による複素ウェイトデータの
算出演算量の増加を抑さえ、演算の高速化を実現しうる
と共に、ＤＢＦ処理を行う積和演算器の規模を小さくで
きるフェーズドアレイアンテナを提供することを目的と
する。
【００１０】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、平面又は曲面に沿って２次元マトリクス
状に配列された複数のアンテナ素子と、複数のアンテナ
素子のそれぞれに対応して設けられ、励振信号の合成及
び受信信号の等分配を行う複数の合成分配器と、複数の
合成分配器のうち横方向に配置された複数の合成分配器
毎に励振信号を出力し又は合成受信信号が入力される第
１の給電路群と、複数の合成分配器のうち縦方向に配置
された複数の合成分配器毎に励振信号を出力し又は合成
受信信号が入力される第２の給電路群と、第１及び第２
の給電路群毎に配置されており、受信信号の検波とその
検波信号のＡ／Ｄ変換を行う第１及び第２の信号処理手
段と、第１及び第２の信号処理手段から別々に出力され
たディジタル信号と、別途生成した第１及び第２のウェ
イトデータとの積和演算を別々に行って第１及び第２の
ディジタルビーム演算結果を別々に出力する第１及び第
２のディジタルビーム形成処理手段とから構成したもの
である。
達成するため、平面又は曲面に沿って２次元マトリクス
状に配列された複数のアンテナ素子と、複数のアンテナ
素子のそれぞれに対応して設けられ、励振信号の合成及
び受信信号の等分配を行う複数の合成分配器と、複数の
合成分配器のうち横方向に配置された複数の合成分配器
毎に励振信号を出力し又は合成受信信号が入力される第
１の給電路群と、複数の合成分配器のうち縦方向に配置
された複数の合成分配器毎に励振信号を出力し又は合成
受信信号が入力される第２の給電路群と、第１及び第２
の給電路群毎に配置されており、受信信号の検波とその
検波信号のＡ／Ｄ変換を行う第１及び第２の信号処理手
段と、第１及び第２の信号処理手段から別々に出力され
たディジタル信号と、別途生成した第１及び第２のウェ
イトデータとの積和演算を別々に行って第１及び第２の
ディジタルビーム演算結果を別々に出力する第１及び第
２のディジタルビーム形成処理手段とから構成したもの
である。
【００１１】また、本発明は、複数のアンテナ素子のそ
れぞれに対応して設けられ、受信信号の検波及び検波信
号のＡ／Ｄ変換及び励振信号の位相制御、増幅を行う送
受信モジュールと、複数の送受信モジュールのうち縦方
向に配置された複数の送受信モジュール毎にそれらの出
力ディジタル信号を加算する複数の第１の加算器と、複
数の送受信モジュールのうち横方向に配置された複数の
送受信モジュール毎にそれらの出力ディジタル信号を加
算する複数の第２の加算器と、第１及び第２の加算器か
らそれぞれ出力されたディジタル信号と第１及び第２の
ウェイトデータとの積和演算を別々に行って第１及び第
２のディジタルビーム演算結果を出力する第１及び第２
のディジタルビーム形成処理手段とを有する構成とした
ものである。
れぞれに対応して設けられ、受信信号の検波及び検波信
号のＡ／Ｄ変換及び励振信号の位相制御、増幅を行う送
受信モジュールと、複数の送受信モジュールのうち縦方
向に配置された複数の送受信モジュール毎にそれらの出
力ディジタル信号を加算する複数の第１の加算器と、複
数の送受信モジュールのうち横方向に配置された複数の
送受信モジュール毎にそれらの出力ディジタル信号を加
算する複数の第２の加算器と、第１及び第２の加算器か
らそれぞれ出力されたディジタル信号と第１及び第２の
ウェイトデータとの積和演算を別々に行って第１及び第
２のディジタルビーム演算結果を出力する第１及び第２
のディジタルビーム形成処理手段とを有する構成とした
ものである。
【００１２】このように、本発明はＭ行Ｎ列のマトリク
ス状に配列された複数のアンテナ素子の受信信号を合成
分配器又は第１及び第２の加算器を用いることにより、
縦方向（行方向）及び横方向（列方向）に２分割してそ
れぞれ第１及び第２のディジタルビーム形成処理手段に
よりディジタルビーム形成処理（ＤＢＦ処理）の演算を
行うようにしたため、受信時にウェイトデータの算出を
行う際、縦方向、横方向の重み付けを行うだけで、アン
テナ開口全素子の重み付けができるようになる。
ス状に配列された複数のアンテナ素子の受信信号を合成
分配器又は第１及び第２の加算器を用いることにより、
縦方向（行方向）及び横方向（列方向）に２分割してそ
れぞれ第１及び第２のディジタルビーム形成処理手段に
よりディジタルビーム形成処理（ＤＢＦ処理）の演算を
行うようにしたため、受信時にウェイトデータの算出を
行う際、縦方向、横方向の重み付けを行うだけで、アン
テナ開口全素子の重み付けができるようになる。
【００１３】ここで、縦方向のアンテナ素子数をＭ、横
方向のアンテナ素子数をＮとしたときに、ＤＢＦ処理の
ためのウェイトデータの算出は、従来は（Ｍ×Ｎ）本の
アンテナ素子のそれぞれの受信信号に対して個別に行っ
ていたのに対し、本発明では、Ｍ本の縦方向のアンテナ
素子の合成受信信号とＮ本の横方向のアンテナ素子の合
成受信信号に対して別々に演算して両者を合成するの
で、ウェイトデータの算出に必要な演算量は、従来の
（Ｍ＋Ｎ）／（Ｍ×Ｎ）倍に低減される。
方向のアンテナ素子数をＮとしたときに、ＤＢＦ処理の
ためのウェイトデータの算出は、従来は（Ｍ×Ｎ）本の
アンテナ素子のそれぞれの受信信号に対して個別に行っ
ていたのに対し、本発明では、Ｍ本の縦方向のアンテナ
素子の合成受信信号とＮ本の横方向のアンテナ素子の合
成受信信号に対して別々に演算して両者を合成するの
で、ウェイトデータの算出に必要な演算量は、従来の
（Ｍ＋Ｎ）／（Ｍ×Ｎ）倍に低減される。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】図１は本発明になるフェーズドアレイアン
テナの第１の実施の形態のブロック系統図を示す。同図
に示すように、この第１の実施の形態のフェーズドアレ
イアンテナは、２次元マトリクス状に配列された複数の
アンテナ素子２を有するアンテナ部１、縦方向に配列さ
れた複数のアンテナ素子２に対して給電を行う第１の給
電路群１１、横方向に配列された複数のアンテナ素子２
に対して給電を行う第２の給電路群１２、励振信号を生
成する送信部７、その励振信号を分配するＲＦ分配器
８、各部の制御及びウェイトデータを算出する制御部９
及び受信部１０とから構成される。
テナの第１の実施の形態のブロック系統図を示す。同図
に示すように、この第１の実施の形態のフェーズドアレ
イアンテナは、２次元マトリクス状に配列された複数の
アンテナ素子２を有するアンテナ部１、縦方向に配列さ
れた複数のアンテナ素子２に対して給電を行う第１の給
電路群１１、横方向に配列された複数のアンテナ素子２
に対して給電を行う第２の給電路群１２、励振信号を生
成する送信部７、その励振信号を分配するＲＦ分配器
８、各部の制御及びウェイトデータを算出する制御部９
及び受信部１０とから構成される。
【００１６】第１の給電路群１１、第２の給電路群１２
には、送信系と受信系を分けるサーキュレータ群３−
１、３−２を有する。また、送信系には制御部９により
制御され、励振信号の位相制御を行う移相器群４−１、
４−２を有する。受信系には、受信信号のＩ／Ｑ検波及
びＡ／Ｄ変化を行うＩＱディジタル変換群５−１、５−
２を有し、ここで変換されたＩＱディジタルデータと制
御部９で算出されたウェイトデータとの積和演算を行う
ＤＢＦ処理部６−１、６−２を有する。
には、送信系と受信系を分けるサーキュレータ群３−
１、３−２を有する。また、送信系には制御部９により
制御され、励振信号の位相制御を行う移相器群４−１、
４−２を有する。受信系には、受信信号のＩ／Ｑ検波及
びＡ／Ｄ変化を行うＩＱディジタル変換群５−１、５−
２を有し、ここで変換されたＩＱディジタルデータと制
御部９で算出されたウェイトデータとの積和演算を行う
ＤＢＦ処理部６−１、６−２を有する。
【００１７】図２は図１中のアンテナ部１の詳細な構成
図を示す。図２において、第１の給電路群１１はｍ本の
給電路２３−１ｌ〜２３−１ｍ、第２の給電路群１２は
ｎ本の給電路２３−２ｌ〜２３−２ｎをそれぞれ有し、
それぞれの給電路の交点には合成分配器２２−ｌｌ〜２
３−ｍｎが設けられている。各合成分配器２２−ｌｌ〜
２３−ｍｎに１対１に対応して、アンテナ素子２−ｌｌ
〜２−ｍｎが配置されている。また反射防止用に各給電
路２３−１ｌ〜２３−１ｍ、２３−２ｌ〜２３−２ｎの
端部には終端器２１−１１〜２１−１ｍ、２１−２ｌ〜
２１−２ｎが設けられている。
図を示す。図２において、第１の給電路群１１はｍ本の
給電路２３−１ｌ〜２３−１ｍ、第２の給電路群１２は
ｎ本の給電路２３−２ｌ〜２３−２ｎをそれぞれ有し、
それぞれの給電路の交点には合成分配器２２−ｌｌ〜２
３−ｍｎが設けられている。各合成分配器２２−ｌｌ〜
２３−ｍｎに１対１に対応して、アンテナ素子２−ｌｌ
〜２−ｍｎが配置されている。また反射防止用に各給電
路２３−１ｌ〜２３−１ｍ、２３−２ｌ〜２３−２ｎの
端部には終端器２１−１１〜２１−１ｍ、２１−２ｌ〜
２１−２ｎが設けられている。
【００１８】合成分配器２２−１〜２２−ｍｎはそれぞ
れ同一構成であり、例えば図３に示す如き構成とされて
いる。図３に示すように、合成分配器２２は、横方向の
給電路２３−ｌとアンテナ素子２との間で信号のやりと
りを行うためのカップラ２６−１と、縦方向の給電路２
３−２とアンテナ素子２との間で信号のやりとりを行う
ためのカップラ２６−２と、受信信号の等分配及び励振
信号の合成を行うための等分配合成器２７から構成され
る。
れ同一構成であり、例えば図３に示す如き構成とされて
いる。図３に示すように、合成分配器２２は、横方向の
給電路２３−ｌとアンテナ素子２との間で信号のやりと
りを行うためのカップラ２６−１と、縦方向の給電路２
３−２とアンテナ素子２との間で信号のやりとりを行う
ためのカップラ２６−２と、受信信号の等分配及び励振
信号の合成を行うための等分配合成器２７から構成され
る。
【００１９】次に、この実施の形態の動作について、図
１〜図３を参照して説明する。まず、送信時の動作につ
いて説明する。図１において、送信部７で生成された励
振信号はＲＦ分配器８で分配された後、制御部９からの
制御信号により制御される移相器群４−１、４−２で位
相制御された後、サーキュレータ群３−１、３−２を通
して第１の給電路群１１、第２の給電路群１２からの励
振信号としてアンテナ部１に入力される。
１〜図３を参照して説明する。まず、送信時の動作につ
いて説明する。図１において、送信部７で生成された励
振信号はＲＦ分配器８で分配された後、制御部９からの
制御信号により制御される移相器群４−１、４−２で位
相制御された後、サーキュレータ群３−１、３−２を通
して第１の給電路群１１、第２の給電路群１２からの励
振信号としてアンテナ部１に入力される。
【００２０】図２に示すアンテナ部１では、第１の給電
路群１１、第２の給電路群１２から入力された上記の励
振信号を、その交点に配置した合成分配器２２−ｌｌ〜
２３−ｍｎで合成し、対応して接続されたアンテナ素子
２−ｌｌ〜２−ｍｎから放射する。合成分配器２２−ｌ
ｌ〜２２−ｍｎは図３に示したように、第１の給電路群
１１からの励振信号は給電路２３−１からカップラ２６
−１により、第２の給電路群１２からの励振信号は給電
路２３−２からカップラ２６−２により、それぞれ等分
配合成器２７に入力し、ここで合成させて対応して接続
されるアンテナ素子２へ合成励振信号を出力する。
路群１１、第２の給電路群１２から入力された上記の励
振信号を、その交点に配置した合成分配器２２−ｌｌ〜
２３−ｍｎで合成し、対応して接続されたアンテナ素子
２−ｌｌ〜２−ｍｎから放射する。合成分配器２２−ｌ
ｌ〜２２−ｍｎは図３に示したように、第１の給電路群
１１からの励振信号は給電路２３−１からカップラ２６
−１により、第２の給電路群１２からの励振信号は給電
路２３−２からカップラ２６−２により、それぞれ等分
配合成器２７に入力し、ここで合成させて対応して接続
されるアンテナ素子２へ合成励振信号を出力する。
【００２１】次に、受信時の動作について説明する。図
３において、アンテナ素子２で受信された受信信号は、
アンテナ部１の合成分配器２２（２２−１１〜２２−ｍ
ｎ）内の等分配合成器２７で等分配され、カップラ２６
−１、２６−２で横方向の給電路２３−１と、縦方向の
給電路２３−２にそれぞれ分配入力される。
３において、アンテナ素子２で受信された受信信号は、
アンテナ部１の合成分配器２２（２２−１１〜２２−ｍ
ｎ）内の等分配合成器２７で等分配され、カップラ２６
−１、２６−２で横方向の給電路２３−１と、縦方向の
給電路２３−２にそれぞれ分配入力される。
【００２２】上記のように合成分配器２２−ｌｌ〜２２
−ｍｎで横方向、縦方向に分配された受信信号は、図２
に示した各給電路２３−ｌｌ〜２３−ｌｎ、２３−２ｌ
〜２３−２ｍに配置された合成分配器２２−ｌｌ〜２２
−ｍｎのうち、同じ行、同じ列の合成分配器で合成され
ながら、第１の給電路群１１、第２の給電路群１２へ送
出される。
−ｍｎで横方向、縦方向に分配された受信信号は、図２
に示した各給電路２３−ｌｌ〜２３−ｌｎ、２３−２ｌ
〜２３−２ｍに配置された合成分配器２２−ｌｌ〜２２
−ｍｎのうち、同じ行、同じ列の合成分配器で合成され
ながら、第１の給電路群１１、第２の給電路群１２へ送
出される。
【００２３】第１の給電路群１１、第２の給電路群１２
へ上記の如く送出された受信信号は、図１に示したサー
キュレータ群３−１、３−２により受信系に分岐され、
ＩＱディジタル変換群５−１、５−２でＩ／Ｑ検波、Ａ
／Ｄ変換されＩＱディジタル信号に変換される。このＩ
Ｑディジタル信号はＤＢＦ処理部６−１、６−２に入力
され、制御部９で算出されたアンテナ部１の横方向のウ
ェイトデータ、縦方向のウェイトデータとそれぞれ積和
演算されて受信部１０へ入力される。
へ上記の如く送出された受信信号は、図１に示したサー
キュレータ群３−１、３−２により受信系に分岐され、
ＩＱディジタル変換群５−１、５−２でＩ／Ｑ検波、Ａ
／Ｄ変換されＩＱディジタル信号に変換される。このＩ
Ｑディジタル信号はＤＢＦ処理部６−１、６−２に入力
され、制御部９で算出されたアンテナ部１の横方向のウ
ェイトデータ、縦方向のウェイトデータとそれぞれ積和
演算されて受信部１０へ入力される。
【００２４】このように、この第１の実施の形態では、
受信信号の処理系統を２つに分けて処理を行うようにし
たため、アンテナ素子数ｍ×ｎの場合、ウェイトデータ
算出のための制御部９の演算量が従来の（ｍ＋ｎ）／
（ｍ×ｎ）倍に低減でき、これにより、リアルタイムに
処理できるビームの本数を増加させることができ、ま
た、ＤＦＢ処理部６−１と６−２のハードウェア規模を
小さくでき、コストの低減及びアンテナの小型化ができ
る。
受信信号の処理系統を２つに分けて処理を行うようにし
たため、アンテナ素子数ｍ×ｎの場合、ウェイトデータ
算出のための制御部９の演算量が従来の（ｍ＋ｎ）／
（ｍ×ｎ）倍に低減でき、これにより、リアルタイムに
処理できるビームの本数を増加させることができ、ま
た、ＤＦＢ処理部６−１と６−２のハードウェア規模を
小さくでき、コストの低減及びアンテナの小型化ができ
る。
【００２５】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。図４は本発明になるフ
ェーズドアレイアンテナの第２の実施の形態のブロック
系統図を示す。同図中、図１と同一構成部分には同一符
号を付してある。この実施の形態のフェーズドアレイア
ンテナは、図４に示すように、２次元マトリクス状に配
列された複数のアンテナ素子２を有するアンテナ部１、
縦横２つに分割された第１の受信経路群１３及び第２の
受信経路群１４、励振信号を生成する送信部７、その励
振信号を分配するＲＦ分配器８、各部の制御及びアンテ
ナ開口のウェイトデータを算出する制御部９、及び受信
部１０から構成される。また、第１の受信経路群１３、
第２の受信経路群１４には、ＩＱディジタルデータと制
御部９で算出されたウェイトデータとの積和演算を行う
ＤＢＦ処理部６−１、６−２が設けられている。
図面を参照して詳細に説明する。図４は本発明になるフ
ェーズドアレイアンテナの第２の実施の形態のブロック
系統図を示す。同図中、図１と同一構成部分には同一符
号を付してある。この実施の形態のフェーズドアレイア
ンテナは、図４に示すように、２次元マトリクス状に配
列された複数のアンテナ素子２を有するアンテナ部１、
縦横２つに分割された第１の受信経路群１３及び第２の
受信経路群１４、励振信号を生成する送信部７、その励
振信号を分配するＲＦ分配器８、各部の制御及びアンテ
ナ開口のウェイトデータを算出する制御部９、及び受信
部１０から構成される。また、第１の受信経路群１３、
第２の受信経路群１４には、ＩＱディジタルデータと制
御部９で算出されたウェイトデータとの積和演算を行う
ＤＢＦ処理部６−１、６−２が設けられている。
【００２６】図５は図４中のアンテナ部１の詳細な構成
図を示す。図５において、アンテナ素子２−ｌｌ〜２−
ｍｎにはそれぞれ、励振信号の位相制御、増幅及び受信
信号のＩ／Ｑ検波、Ａ／Ｄ変換を行う送受信モジュール
２５−ｌｌ〜２５−ｍｎが接続される。また、送受信モ
ジュール２５−ｌｌ〜２５−ｍｎから出力されるＩＱデ
ィジタルデータの縦方向の加算を行う加算器２４−ｌｌ
〜２４−ｌｎ、横方向の加算を行う加算器２４−２ｌ〜
２４−２ｍを有する。送受信モジュール２５−ｌｌ〜２
５−ｍｎの内部構成は従来例と同じ図１０の構成であ
る。
図を示す。図５において、アンテナ素子２−ｌｌ〜２−
ｍｎにはそれぞれ、励振信号の位相制御、増幅及び受信
信号のＩ／Ｑ検波、Ａ／Ｄ変換を行う送受信モジュール
２５−ｌｌ〜２５−ｍｎが接続される。また、送受信モ
ジュール２５−ｌｌ〜２５−ｍｎから出力されるＩＱデ
ィジタルデータの縦方向の加算を行う加算器２４−ｌｌ
〜２４−ｌｎ、横方向の加算を行う加算器２４−２ｌ〜
２４−２ｍを有する。送受信モジュール２５−ｌｌ〜２
５−ｍｎの内部構成は従来例と同じ図１０の構成であ
る。
【００２７】なお、２次元マトリクス状に配列されたア
ンテナ素子２−ｌｌ〜２−ｍｎと送受信モジュール２５
−ｌｌ〜２５−ｍｎは、図５においては図示の便宜上、
縦方向１列分のアンテナ素子２−ｌｌ〜２−ｍ１と送受
信モジュール２５−ｌｌ〜２５−ｍ１のみ示している。
ンテナ素子２−ｌｌ〜２−ｍｎと送受信モジュール２５
−ｌｌ〜２５−ｍｎは、図５においては図示の便宜上、
縦方向１列分のアンテナ素子２−ｌｌ〜２−ｍ１と送受
信モジュール２５−ｌｌ〜２５−ｍ１のみ示している。
【００２８】次に、本発明の第２の実施の形態の動作に
ついて、図４及び図５を用いて説明する。送信時の動作
は従来の場合と同じである。一方、受信時においては、
図５に示したアンテナ素子２−ｌｌ〜２−ｍｎで受信さ
れた受信信号は、送受信モジュール２５−ｌｌ〜２５−
ｍｎに入力され、従来と同様にＩＱディジタル信号とし
て出力される。ＩＱディジタル信号は、その後、第１の
受信経路群１３、第２の受信経路群１４に分配される。
ついて、図４及び図５を用いて説明する。送信時の動作
は従来の場合と同じである。一方、受信時においては、
図５に示したアンテナ素子２−ｌｌ〜２−ｍｎで受信さ
れた受信信号は、送受信モジュール２５−ｌｌ〜２５−
ｍｎに入力され、従来と同様にＩＱディジタル信号とし
て出力される。ＩＱディジタル信号は、その後、第１の
受信経路群１３、第２の受信経路群１４に分配される。
【００２９】第２の受信経路群１４へは加算器２４−ｌ
ｌ〜２４−ｌｎでアンテナ部１の縦方向のＩＱディジタ
ルデータが加算されて出力される。第１の受信経路群１
３へは、加算器２４−２ｌ〜２４−２ｍでアンテナ部１
の横方向のＩＱディジタルデータが加算されて出力され
る。
ｌ〜２４−ｌｎでアンテナ部１の縦方向のＩＱディジタ
ルデータが加算されて出力される。第１の受信経路群１
３へは、加算器２４−２ｌ〜２４−２ｍでアンテナ部１
の横方向のＩＱディジタルデータが加算されて出力され
る。
【００３０】第１の受信経路群１３と第２の受信経路群
１４へ出力された各ＩＱディジタルデータはＤＢＦ処理
部６−１、６−２に入力され、ここで制御部９にて算出
されたウェイトデータと積和演算され、得られた演算結
果が受信部１０へ入力される。ＤＢＦ処理部６−１には
アンテナ部１の縦方向のウェイトデータが、ＤＢＦ処理
部６−２にはアンテナ部１の横方向のウェイトデータが
与えられる。
１４へ出力された各ＩＱディジタルデータはＤＢＦ処理
部６−１、６−２に入力され、ここで制御部９にて算出
されたウェイトデータと積和演算され、得られた演算結
果が受信部１０へ入力される。ＤＢＦ処理部６−１には
アンテナ部１の縦方向のウェイトデータが、ＤＢＦ処理
部６−２にはアンテナ部１の横方向のウェイトデータが
与えられる。
【００３１】このように、この第２の実施の形態も、受
信信号の処理系統を２つに分けて処理を行うようにした
ため、第１の実施の形態と同様の特長を有するものであ
る。
信信号の処理系統を２つに分けて処理を行うようにした
ため、第１の実施の形態と同様の特長を有するものであ
る。
【００３２】次に、本発明の第１及び第２の実施の形態
のフェーズドアレイアンテナと従来のフェーズドアレイ
アンテナについて図６及び計算式を用いて説明する。
のフェーズドアレイアンテナと従来のフェーズドアレイ
アンテナについて図６及び計算式を用いて説明する。
【００３３】計算の簡略化のため、４素子のアンテナに
ついて計算を行う。図６（Ａ）の本発明の実施の形態の
簡易モデルと図６（Ｂ）の従来の簡易モデルにおいて、
各アンテナ素子２−ｌｌ、２−１２、２−２１、２−２
２で受信する受信信号をベクトルｒ11、ベクトルｒ12、
ベクトルｒ21、ベクトルｒ22とする。また、ウェイトデ
ータをベクトルｗx1、ベクトルｗx2、ベクトルｗy1、ベ
クトルｗy2とする。
ついて計算を行う。図６（Ａ）の本発明の実施の形態の
簡易モデルと図６（Ｂ）の従来の簡易モデルにおいて、
各アンテナ素子２−ｌｌ、２−１２、２−２１、２−２
２で受信する受信信号をベクトルｒ11、ベクトルｒ12、
ベクトルｒ21、ベクトルｒ22とする。また、ウェイトデ
ータをベクトルｗx1、ベクトルｗx2、ベクトルｗy1、ベ
クトルｗy2とする。
【００３４】まず、従来のフェーズドアレイアンテナの
ＤＢＦ処理部６ｂは、図６（Ｂ）の簡易モデルで示され
る回路で積和演算処理結果を得る。このときの演算結果
をベクトルＡ0とすると（１）式のようになる。
ＤＢＦ処理部６ｂは、図６（Ｂ）の簡易モデルで示され
る回路で積和演算処理結果を得る。このときの演算結果
をベクトルＡ0とすると（１）式のようになる。
【００３５】Ａ0＝ｗx1ｗy1ｒ11＋ｗx2ｗy1ｒ12＋ｗx1
ｗy2ｒ21＋ｗx2ｗy2ｒ22 （１）これに対し、第１及
び第２の実施の形態のフェーズドアレイアンテナのＤＢ
Ｆ処理部６ａは、図６（Ａ）の簡易モデルで示される回
路で積和演算処理結果を得る。このときの演算結果をベ
クトルＡ1とすると、（２）式のようになる。
ｗy2ｒ21＋ｗx2ｗy2ｒ22 （１）これに対し、第１及
び第２の実施の形態のフェーズドアレイアンテナのＤＢ
Ｆ処理部６ａは、図６（Ａ）の簡易モデルで示される回
路で積和演算処理結果を得る。このときの演算結果をベ
クトルＡ1とすると、（２）式のようになる。
【００３６】
【数１】 （２）式は受信時のＤＢＦ処理だけでなく、第１の実施
の形態の送信時についても成立する。送信時ウェイトデ
ータは、図１のＲＦ分配器８及び移相器群４−１、４−
２により設定できるので以後説明は受信時について述べ
る。
の形態の送信時についても成立する。送信時ウェイトデ
ータは、図１のＲＦ分配器８及び移相器群４−１、４−
２により設定できるので以後説明は受信時について述べ
る。
【００３７】簡単のためウェイトデータは一様分布とす
ると、（３）式が得られる。
ると、（３）式が得られる。
【００３８】 ｗx1＝ｗx2＝ｗy1＝ｗy2＝１ （３） 水平面パターン（アンテナの横方向）について比較を行
うと（４）式が成り立つ。アンテナ素子間隔は２／３波
長と仮定する。
うと（４）式が成り立つ。アンテナ素子間隔は２／３波
長と仮定する。
【００３９】
【数２】 （３）式、（４）式を（１）式、（２）式に代入する
と、それぞれ（５）式、（６）式となる。
と、それぞれ（５）式、（６）式となる。
【００４０】
【数３】 これにより、横軸に方位をとり縦軸に振幅をとってφを
変化させた時のアンテナパターン（ここでは水平面パタ
ーン）は、従来は（５）式から図７に破線Ｉで示すパタ
ーンとなり、第１及び第２の実施形態の場合は（６）式
から図７に実線IIで示すパターンとなる。同図に示すよ
うに、本発明の場合のアンテナパターンIIは、従来の場
合のアンテナパターンＩと同程度であることがわかる。
変化させた時のアンテナパターン（ここでは水平面パタ
ーン）は、従来は（５）式から図７に破線Ｉで示すパタ
ーンとなり、第１及び第２の実施形態の場合は（６）式
から図７に実線IIで示すパターンとなる。同図に示すよ
うに、本発明の場合のアンテナパターンIIは、従来の場
合のアンテナパターンＩと同程度であることがわかる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
受信信号の処理系統を２つに分けて処理を行うことによ
り、アンテナ素子数がＭ×Ｎの場合、ウェイトデータ算
出のための演算量を従来に比べて（Ｍ＋Ｎ）／（Ｍ×
Ｎ）倍に低減できるようにしたため、リアルタイムに処
理できるビームの本数を増やすことが可能となり、マル
チビーム化が図れる。
受信信号の処理系統を２つに分けて処理を行うことによ
り、アンテナ素子数がＭ×Ｎの場合、ウェイトデータ算
出のための演算量を従来に比べて（Ｍ＋Ｎ）／（Ｍ×
Ｎ）倍に低減できるようにしたため、リアルタイムに処
理できるビームの本数を増やすことが可能となり、マル
チビーム化が図れる。
【００４２】また、本発明によれば、ウェイトデータと
受信データの積和演算を行うＤＢＦ処理に係る演算量
も、処理系統を２つに分けることにより、従来に比べて
（Ｍ＋Ｎ）／（Ｍ×Ｎ）倍と低減されるため、ＤＢＦ処
理部のハードウェア規模を小さくでき、これにより、コ
スト低減、アンテナの小型化ができる。
受信データの積和演算を行うＤＢＦ処理に係る演算量
も、処理系統を２つに分けることにより、従来に比べて
（Ｍ＋Ｎ）／（Ｍ×Ｎ）倍と低減されるため、ＤＢＦ処
理部のハードウェア規模を小さくでき、これにより、コ
スト低減、アンテナの小型化ができる。
【図１】本発明のフェーズドアレイアンテナの第１の実
施の形態を示すブロック系統図である。
施の形態を示すブロック系統図である。
【図２】図１中のアンテナ部の構成図である。
【図３】図２中の合成分配器の一例の構成図である。
【図４】本発明のフェーズドアレイアンテナの第２の実
施の形態を示すブロック系統図である。
施の形態を示すブロック系統図である。
【図５】図４中のアンテナ部の構成図である。
【図６】本発明の第１及び第２の実施の形態と従来例の
ＤＢＦ処理を計算式により説明するための簡易モデルで
ある。
ＤＢＦ処理を計算式により説明するための簡易モデルで
ある。
【図７】図６の簡易モデルで計算した時のアンテナパタ
ーンを示す図である。
ーンを示す図である。
【図８】従来のフェーズドアレイアンテナの一例のブロ
ック系統図である。
ック系統図である。
【図９】図８のアンテナ部の一例の構成図である。
【図１０】図９中の送受信モジュールの一例のブロック
系統図である。
系統図である。
１ アンテナ部 ２、２−１１〜２−ｍｎ アンテナ素子 ３−１、３−２ サーキュレータ群 ４−１、４−２ 移相器群 ５−１、５−２ ＩＱディジタル変換群 ６−１、６−２、６ａ、６ｂ ディジタルビーム形成
（ＤＢＦ）処理部 ７ 送信部 ８ ＲＦ分配器 ９ 制御部 １０ 受信部 １１ 第１の給電路群 １２ 第２の給電路群 １３ 第１の受信経路群 １４ 第２の受信経路群 ２１−１１〜２１−１ｍ、２１−２１〜２１−２ｎ 終
端器 ２２−１１〜２２−ｍｎ、２２ 合成分配器 ２３−１１〜２３−１ｍ、２３−２１〜２３−２ｎ、２
３−１、２３−２ 給電路 ２４−１１〜２４−１ｎ 第１の加算器 ２４−２１〜２４−２ｍ 第２の加算器 ２５−１１〜２５−ｍ１ 送受信モジュール ２６−１、２６−２ カップラ ２７ 等分配合成器
（ＤＢＦ）処理部 ７ 送信部 ８ ＲＦ分配器 ９ 制御部 １０ 受信部 １１ 第１の給電路群 １２ 第２の給電路群 １３ 第１の受信経路群 １４ 第２の受信経路群 ２１−１１〜２１−１ｍ、２１−２１〜２１−２ｎ 終
端器 ２２−１１〜２２−ｍｎ、２２ 合成分配器 ２３−１１〜２３−１ｍ、２３−２１〜２３−２ｎ、２
３−１、２３−２ 給電路 ２４−１１〜２４−１ｎ 第１の加算器 ２４−２１〜２４−２ｍ 第２の加算器 ２５−１１〜２５−ｍ１ 送受信モジュール ２６−１、２６−２ カップラ ２７ 等分配合成器
Claims (3)
- 【請求項１】 平面又は曲面に沿って２次元マトリクス
状に配列された複数のアンテナ素子と、 該複数のアンテナ素子のそれぞれに対応して設けられ、
励振信号の合成及び受信信号の等分配を行う複数の合成
分配器と、 前記複数の合成分配器のうち横方向に配置された複数の
合成分配器毎に励振信号を出力し又は合成受信信号が入
力される第１の給電路群と、 前記複数の合成分配器のうち縦方向に配置された複数の
合成分配器毎に励振信号を出力し又は合成受信信号が入
力される第２の給電路群と、 前記第１及び第２の給電路群毎に配置されており、受信
信号の検波とその検波信号のＡ／Ｄ変換を行う第１及び
第２の信号処理手段と、 該第１及び第２の信号処理手段から別々に出力されたデ
ィジタル信号と、別途生成した第１及び第２のウェイト
データとの積和演算を別々に行って第１及び第２のディ
ジタルビーム演算結果を別々に出力する第１及び第２の
ディジタルビーム形成処理手段とを有することを特徴と
するフェーズドアレイアンテナ。 - 【請求項２】 前記複数の合成分配器のそれぞれは、前
記第１の給電路群のうちの対応する一本の給電路に接続
された第１のカップラと、前記第２の給電路群のうちの
対応する一本の給電路に接続された第２のカップラと、
前記第１及び第２のカップラからの励振信号は合成して
接続された一のアンテナ素子に供給し、該一のアンテナ
素子からの受信信号は等分配して前記第１、第２のカッ
プラを介してそれぞれの給電路へ出力する等分配合成器
からなることを特徴とする請求項１記載のフェーズドア
レイアンテナ。 - 【請求項３】 平面又は曲面に沿って２次元マトリクス
状に配列された複数のアンテナ素子と、 該複数のアンテナ素子のそれぞれに対応して設けられ、
受信信号の検波及び検波信号のＡ／Ｄ変換及び励振信号
の位相制御、増幅を行う送受信モジュールと、前記複数
の送受信モジュールのうち縦方向に配置された複数の送
受信モジュール毎にそれらの出力ディジタル信号を加算
する複数の第１の加算器と、 前記複数の送受信モジュールのうち横方向に配置された
複数の送受信モジュール毎にそれらの出力ディジタル信
号を加算する複数の第２の加算器と、 該第１及び第２の加算器からそれぞれ出力されたディジ
タル信号と第１及び第２のウェイトデータとの積和演算
を別々に行って第１及び第２のディジタルビーム演算結
果を出力する第１及び第２のディジタルビーム形成処理
手段とを有することを特徴とするフェーズドアレイアン
テナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320202A JPH09162628A (ja) | 1995-12-08 | 1995-12-08 | フェーズドアレイアンテナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320202A JPH09162628A (ja) | 1995-12-08 | 1995-12-08 | フェーズドアレイアンテナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162628A true JPH09162628A (ja) | 1997-06-20 |
Family
ID=18118854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7320202A Pending JPH09162628A (ja) | 1995-12-08 | 1995-12-08 | フェーズドアレイアンテナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162628A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11231040A (ja) * | 1998-02-12 | 1999-08-27 | Toyota Motor Corp | レーダ装置 |
| US6144339A (en) * | 1998-07-31 | 2000-11-07 | Nec Corporation | Array antenna |
| JP2005279172A (ja) * | 2004-03-31 | 2005-10-13 | Aloka Co Ltd | 超音波診断装置の送受信回路 |
| JP2020067273A (ja) * | 2018-10-19 | 2020-04-30 | 株式会社東芝 | 目標検出装置、誘導装置、飛翔体、及び目標検出方法 |
| JP2021048511A (ja) * | 2019-09-19 | 2021-03-25 | 株式会社東芝 | 電子走査アンテナ装置及びその送受信モジュール及び電子走査アンテナ装置のａｚ／ｅｌ合成出力方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273530A (ja) * | 1993-11-02 | 1995-10-20 | Thomson Csf | 放射素子アレイ・アンテナ |
-
1995
- 1995-12-08 JP JP7320202A patent/JPH09162628A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273530A (ja) * | 1993-11-02 | 1995-10-20 | Thomson Csf | 放射素子アレイ・アンテナ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11231040A (ja) * | 1998-02-12 | 1999-08-27 | Toyota Motor Corp | レーダ装置 |
| US6144339A (en) * | 1998-07-31 | 2000-11-07 | Nec Corporation | Array antenna |
| JP2005279172A (ja) * | 2004-03-31 | 2005-10-13 | Aloka Co Ltd | 超音波診断装置の送受信回路 |
| JP2020067273A (ja) * | 2018-10-19 | 2020-04-30 | 株式会社東芝 | 目標検出装置、誘導装置、飛翔体、及び目標検出方法 |
| JP2021048511A (ja) * | 2019-09-19 | 2021-03-25 | 株式会社東芝 | 電子走査アンテナ装置及びその送受信モジュール及び電子走査アンテナ装置のａｚ／ｅｌ合成出力方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1943698B1 (en) | Phased array antenna systems and methods | |
| JP2000049524A (ja) | アレイアンテナ | |
| US5130717A (en) | Antenna having elements with programmable digitally generated time delays | |
| CN106452542B (zh) | 处理来自天线阵列的数据的方法和通信卫星 | |
| JP6602681B2 (ja) | アンテナ装置及びレーダ装置 | |
| JPH09153721A (ja) | アレイアンテナ装置 | |
| JPH09162628A (ja) | フェーズドアレイアンテナ | |
| US7277051B2 (en) | Method and a unit for beam control of an array antenna | |
| JP3216713B2 (ja) | フェーズドアレイレーダ | |
| JP2002314320A (ja) | アレーアンテナのヌル方向制御方法及び装置 | |
| JP2001007640A (ja) | 多機能アンテナ装置 | |
| JP2653498B2 (ja) | マルチビームアンテナ装置 | |
| JP3181405B2 (ja) | レーダアンテナ | |
| JP3024418B2 (ja) | レーダ装置 | |
| JPH0454708A (ja) | アクティブフェーズドアレイアンテナ装置 | |
| US20240213669A1 (en) | System and method for efficient antenna weight vector tables within phased-array antennas | |
| KR102653520B1 (ko) | 행 위상 뱅크와 열 위상 뱅크를 구비한 빔포밍 배열 안테나 | |
| CN107238816A (zh) | 一种相控阵雷达多功能子阵波束形成网络 | |
| JP7191712B2 (ja) | 送信システム及び送信方法 | |
| JP5491775B2 (ja) | レーダ信号処理装置及びレーダ信号処理方法 | |
| JP3290847B2 (ja) | Ｓｒａアンテナ装置 | |
| JP2002151936A (ja) | フェーズドアレーアンテナ | |
| CN118731926A (zh) | 码分多波束连续调频波雷达架构 | |
| JP3637808B2 (ja) | マルチビームアンテナ | |
| JP2002026630A (ja) | アダプティブアレーアンテナ |