JPH09162409A - Manufacturing method for semiconductor device and liquid crystal display device - Google Patents

Manufacturing method for semiconductor device and liquid crystal display device

Info

Publication number
JPH09162409A
JPH09162409A JP31783295A JP31783295A JPH09162409A JP H09162409 A JPH09162409 A JP H09162409A JP 31783295 A JP31783295 A JP 31783295A JP 31783295 A JP31783295 A JP 31783295A JP H09162409 A JPH09162409 A JP H09162409A
Authority
JP
Japan
Prior art keywords
film
thin film
oxide
gate electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31783295A
Other languages
Japanese (ja)
Inventor
Jun Kuwata
純 桑田
Atsushi Mansei
敦士 満生
Hiroaki Yonekura
広顕 米倉
Tatsuo Imada
龍夫 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31783295A priority Critical patent/JPH09162409A/en
Publication of JPH09162409A publication Critical patent/JPH09162409A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress generation of a hole due to migration even when wiring width is narrowed and film is thinned down, with the use of aluminum based metal as a gate electrode of a thin film transistor. SOLUTION: A pixel electrode 2 and a silicon oxide film 3 are formed on a glass substrate 1, and a gate electrode 4 consisting of a pure a aluminum thin film is formed into a specified pattern. The anodic oxidation of the gate electrode 4 is performed, and an aluminum oxide film 5 is formed. The substrate temperature is raised to 150 deg.C or above, and a tantalum oxide thin film is formed as an oxide thin film 6 in the atmosphere containing oxygen plasma, by reactive sputtering, and then, heat treatment is performed at the temperature of the substrate when sputtering or above, in the atmosphere containing the oxygen plasma. After a silicon nitride film 7, a semiconductor layer 8 and a channel protecting film 9 are formed, the channel protecting film 9 is formed into a specified pattern. After and ohmic contact layer 10 is formed, a source- drain electrode 11 in which the pixel electrode 2 and a drain electrode are electrically connected is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法と液晶表示装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a liquid crystal display device.

【0002】[0002]

【従来の技術】近年、TFT液晶表示装置への大型化・
大表示容量化・高輝度化の要望が高まっている。大きさ
では17インチ程度、表示容量では1000×900ラ
イン程度のディスプレイが作製されている。このときに
問題となるのが、大型化に伴いガラス基板が大きくな
り、表示容量を大きくすると画素間のピッチが小さくな
るのでゲートラインの幅を狭くするために低抵抗の配線
電極が必要となる。そのため、配線電極として、アルミ
ニウムとクロムの積層構造やアルミニウム系合金とタン
タル系の積層構造が従来用いられている。
2. Description of the Related Art In recent years, the size of TFT liquid crystal display devices has been increased.
There is an increasing demand for large display capacity and high brightness. A display having a size of about 17 inches and a display capacity of about 1000 × 900 lines has been manufactured. A problem at this time is that the glass substrate becomes larger with the increase in size, and the pitch between pixels becomes smaller as the display capacitance becomes larger. Therefore, a low-resistance wiring electrode is required to narrow the width of the gate line. . Therefore, a laminated structure of aluminum and chromium or a laminated structure of aluminum alloy and tantalum is conventionally used as the wiring electrode.

【0003】しかし、この積層構造では、フォトリソグ
ラフにおけるパターンの合わせ精度により配線幅が広く
なり、画素電極を広く取ることができなくなるため、透
過率が低くなり、消費電力や表示品位に大きな課題が発
生する。一方、配線電極にアルミニウム系の合金を用い
ると、いわゆるマイグレーションにより電極内部に光を
通す穴が開いたりするために、トランジスタ部の遮光効
果が不十分になり、トランジスタがオフ(電流がほとん
ど流れていない)状態でも光伝導現象により電流が流れ
る光照射劣化現象が発生する。特に、アモルファスシリ
コンを用いた薄膜トランジスタを製造する場合、遮光層
を兼ねた配線電極としてアルミニウム系金属を用いたト
ランジスタ構造では、半導体層に光が入射しないように
する必要ために配線電極の膜厚を厚くしていた。
However, in this laminated structure, the wiring width becomes wide due to the pattern alignment accuracy in the photolithography, and the pixel electrode cannot be made wide. Therefore, the transmittance becomes low, and there are major problems in power consumption and display quality. Occur. On the other hand, when an aluminum-based alloy is used for the wiring electrode, the light-shielding effect of the transistor part becomes insufficient because a hole through which light passes through the electrode may be opened due to so-called migration, and the transistor is turned off (almost current flows). Even if it is not), the photoirradiation deterioration phenomenon occurs due to the photoconduction phenomenon. In particular, when manufacturing a thin film transistor using amorphous silicon, in a transistor structure in which an aluminum-based metal is used as a wiring electrode that also serves as a light-shielding layer, the thickness of the wiring electrode is adjusted to prevent light from entering the semiconductor layer. It was thick.

【0004】[0004]

【発明が解決しようとする課題】しかし、配線電極の膜
厚が厚い場合には、半導体装置を製造していく過程にお
ける洗浄工程やエッチング工程等の液体を用いた工程
で、液残りによるシミやダストの再付着を引き起こしパ
ターン不良につながる。これを解決するには、基板表面
の凹凸をなるべくなくして平坦化構造とし、しかも配線
幅を狭く、膜厚も薄く、電気抵抗も低くする必要がある
ため、アルミニウム系金属の単層配線構造が不可欠とな
る。
However, when the film thickness of the wiring electrode is large, stains due to liquid residue or the like may be generated in a process using a liquid such as a cleaning process or an etching process in the process of manufacturing a semiconductor device. This will cause redeposition of dust and lead to defective patterns. In order to solve this, it is necessary to reduce the unevenness of the substrate surface to a flattened structure and to reduce the wiring width, thin the film thickness, and reduce the electric resistance. Indispensable.

【0005】この発明の目的は、薄膜トランジスタのゲ
ート電極等の金属配線としてアルミニウム系金属を用い
て、配線幅を狭く、膜厚を薄くしてもマイグレーション
による穴の発生を抑制することのできる半導体装置の製
造方法を提供することである。また、この発明の目的
は、スイッチング素子として用いる薄膜トランジスタの
ゲート電極にアルミニウム系金属を用いて、配線幅を狭
く、膜厚を薄くしてもマイグレーションによる穴の発生
を抑制することのできる液晶表示装置の製造方法を提供
することである。
An object of the present invention is to use an aluminum-based metal as a metal wiring such as a gate electrode of a thin film transistor, and to suppress the generation of holes due to migration even if the wiring width is narrow and the film thickness is thin. Is to provide a method for manufacturing the same. Another object of the present invention is to use an aluminum-based metal for a gate electrode of a thin film transistor used as a switching element, and to suppress generation of holes due to migration even if the wiring width is narrow and the film thickness is thin. Is to provide a method for manufacturing the same.

【0006】[0006]

【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、絶縁性基板上にアルミニウムを主成分
とした金属配線を形成した後、金属配線を陽極酸化して
陽極酸化膜を形成し、その後、酸素プラズマ雰囲気中で
基板温度を150℃以上にしてスパッタリングにより酸
化物薄膜を陽極酸化膜上に形成した後、連続的に酸素プ
ラズマ雰囲気中でスパッタリング時の基板温度以上の温
度で熱処理することを特徴とする。これにより、アルミ
ニウムを主成分とした金属配線の内部応力の緩和および
陽極酸化膜の水分の除去が行われ、マイグレーションの
発生を抑制し、配線幅を狭く、膜厚を薄くしてもマイグ
レーションによる穴等の欠陥の少ない低抵抗の金属配線
を実現できる。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a metal wiring containing aluminum as a main component is formed on an insulating substrate, and then the metal wiring is anodized to form an anodized film. Then, after forming an oxide thin film on the anodic oxide film by sputtering at a substrate temperature of 150 ° C. or higher in an oxygen plasma atmosphere, it is continuously heated in an oxygen plasma atmosphere at a temperature higher than the substrate temperature during sputtering. Characterized by heat treatment. As a result, the internal stress of the metal wiring containing aluminum as a main component is relaxed and the water content of the anodic oxide film is removed, the occurrence of migration is suppressed, and even if the wiring width is narrow and the film thickness is thin, holes due to migration are generated. It is possible to realize a low resistance metal wiring with few defects such as.

【0007】請求項2記載の半導体装置の製造方法は、
絶縁性基板上にアルミニウムを主成分としたゲート電極
を形成する工程と、ゲート電極を陽極酸化して陽極酸化
膜を形成する工程と、酸素プラズマ雰囲気中で基板温度
を150℃以上にしてスパッタリングにより酸化物薄膜
を陽極酸化膜上に形成した後、連続的に酸素プラズマ雰
囲気中でスパッタリング時の基板温度以上の温度で熱処
理する工程と、酸化物薄膜上に絶縁膜を介して半導体層
を形成する工程と、半導体層上にソース・ドレイン電極
を形成する工程とを含むことを特徴とする。これによ
り、アルミニウムを主成分としたゲート電極の内部応力
の緩和および陽極酸化膜の水分の除去が行われ、マイグ
レーションの発生を抑制し、配線幅を狭く、膜厚を薄く
してもマイグレーションによる穴等の欠陥の少ない低抵
抗のゲート電極を形成でき、信頼性の高い薄膜トランジ
スタを実現できる。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device.
A step of forming a gate electrode containing aluminum as a main component on an insulating substrate; a step of anodizing the gate electrode to form an anodic oxide film; and a step of sputtering at a substrate temperature of 150 ° C. or higher in an oxygen plasma atmosphere. After forming an oxide thin film on the anodic oxide film, continuously performing a heat treatment in an oxygen plasma atmosphere at a temperature equal to or higher than the substrate temperature during sputtering, and forming a semiconductor layer on the oxide thin film via an insulating film The method is characterized by including a step and a step of forming a source / drain electrode on the semiconductor layer. As a result, the internal stress of the gate electrode composed mainly of aluminum is relaxed and the water content of the anodic oxide film is removed, the occurrence of migration is suppressed, and even if the wiring width is narrow and the film thickness is thin, holes due to migration are generated. It is possible to form a low-resistance gate electrode with few defects such as, and to realize a highly reliable thin film transistor.

【0008】請求項3記載の半導体装置の製造方法は、
請求項1または2記載の半導体装置の製造方法におい
て、酸化物薄膜は、アルミニウム,タンタル,チタンお
よびシリコンのうち少なくともひとつを含む酸化物また
はペロブスカイト型酸化物の薄膜であることを特徴とす
る。これらを用いることで、良好な半導体装置を実現で
きる。
According to a third aspect of the invention, there is provided a method of manufacturing a semiconductor device.
In the method for manufacturing a semiconductor device according to claim 1 or 2, the oxide thin film is a thin film of an oxide containing at least one of aluminum, tantalum, titanium and silicon or a perovskite oxide. By using these, a good semiconductor device can be realized.

【0009】請求項4の液晶表示装置の製造方法は、画
素電極および薄膜トランジスタをマトリクス状に形成し
たアレイ基板と、対向電極を形成した対向基板との間
に、液晶層を挟持した液晶表示装置の製造方法であっ
て、薄膜トランジスタは、請求項2記載の半導体装置の
製造方法により形成することを特徴とする。これによ
り、配線幅を狭く、膜厚を薄くしてもマイグレーション
による穴等の欠陥の少ない低抵抗のゲート電極を形成で
き、信頼性の高い薄膜トランジスタを実現し、高歩留
り、高性能、高信頼性の液晶表示装置を実現できる。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device in which a liquid crystal layer is sandwiched between an array substrate having pixel electrodes and thin film transistors formed in a matrix, and a counter substrate having counter electrodes. A method of manufacturing, wherein the thin film transistor is formed by the method of manufacturing a semiconductor device according to claim 2. This makes it possible to form a low-resistance gate electrode with few defects such as holes due to migration even if the wiring width is narrow and the film thickness is thin, and realizes a highly reliable thin film transistor, high yield, high performance, and high reliability. The liquid crystal display device can be realized.

【0010】[0010]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しながら説明する。図1〜図7はこの発
明の実施の形態における半導体装置の製造方法を示す工
程断面図である。なお、ここでは、半導体装置として、
画素電極および薄膜トランジスタをマトリクス状に形成
する液晶表示装置のアレイ基板の製造方法について説明
する。図1〜図7において、1はガラス基板、2はイン
ジウム錫酸化物(ITO)薄膜からなる画素電極、3は
シリコン酸化膜、4は純アルミニウム薄膜からなるゲー
ト電極、5はゲート電極4を陽極酸化して表面に形成さ
れたアルミニウム酸化膜(陽極酸化膜)、6はスパッタ
リング法で形成した酸化物薄膜、7は窒化シリコン膜、
8はアモルファスシリコン(a−Si)膜からなる半導
体層、9は窒化シリコン膜からなるチャンネル保護膜、
10はn+ 型a−Si膜からなるオーミックコンタクト
層、11はチタン薄膜11aとアルミニウム薄膜11b
とからなるソース・ドレイン電極、12はコンタクトホ
ール、13は窒化シリコン膜からなる保護絶縁膜であ
る。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 7 are process sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. Here, as the semiconductor device,
A method of manufacturing an array substrate of a liquid crystal display device in which pixel electrodes and thin film transistors are formed in a matrix will be described. 1 to 7, 1 is a glass substrate, 2 is a pixel electrode made of an indium tin oxide (ITO) thin film, 3 is a silicon oxide film, 4 is a gate electrode made of a pure aluminum thin film, and 5 is a gate electrode 4 as an anode. An aluminum oxide film (anodic oxide film) formed on the surface by oxidation, 6 is an oxide thin film formed by a sputtering method, 7 is a silicon nitride film,
8 is a semiconductor layer made of an amorphous silicon (a-Si) film, 9 is a channel protective film made of a silicon nitride film,
10 is an ohmic contact layer made of an n + type a-Si film, 11 is a titanium thin film 11a and an aluminum thin film 11b.
And 12 are contact holes, and 13 is a protective insulating film made of a silicon nitride film.

【0011】まず、図1に示すように、ガラス基板1上
に、DCスパッタリング法によりITO薄膜を成膜した
後、ウェットエッチング法により所定のパターンにして
透明な画素電極2を形成した。次に、図2に示すよう
に、ITO薄膜の画素電極2と次に形成する純アルミニ
ウム薄膜のゲート電極4との界面に、シリコン酸化膜3
を100nm程度形成し、ゲート電極パターニング工程
での不良発生を防いだ。その後、純アルミニウム薄膜を
DCスパッタリング法により133〜400nm形成
し、ウェットエッチング法により所定のパターンにして
ゲート電極4を形成した。このとき、エッチング液には
リン酸:硝酸:酢酸:水系のものを用いて行った。
First, as shown in FIG. 1, an ITO thin film was formed on a glass substrate 1 by a DC sputtering method, and then a transparent pixel electrode 2 was formed in a predetermined pattern by a wet etching method. Next, as shown in FIG. 2, the silicon oxide film 3 is formed on the interface between the pixel electrode 2 of the ITO thin film and the gate electrode 4 of the pure aluminum thin film to be formed next.
Was formed to a thickness of about 100 nm to prevent occurrence of defects in the gate electrode patterning process. After that, a pure aluminum thin film was formed by DC sputtering to have a thickness of 133 to 400 nm, and a gate electrode 4 was formed into a predetermined pattern by wet etching. At this time, the etching solution was a phosphoric acid: nitric acid: acetic acid: water system.

【0012】次に、図3に示すように、後工程でコンタ
クトホールを形成しゲート電極4の電極取り出しを行う
部分にレジストパターンを形成し、レジストパターンが
形成されていない部分のゲート電極4の陽極酸化を行
い、アルミニウム酸化膜5を100〜200nmの膜厚
で形成する。なお、陽極酸化に用いた電解液は、1重量
%程度のクエン酸水溶液あるいは酒石酸水溶液とエチレ
ングリコールの容量比が3:7のものを用いた。基板表
面の凹凸段差として166〜466nmとなる。ゲート
電極4を形成するアルミニウム金属の残膜は66nmか
ら267nmまで変化する。
Next, as shown in FIG. 3, a resist pattern is formed in a portion of the gate electrode 4 where a contact hole will be formed in a later step and the electrode will be taken out, and a portion of the gate electrode 4 where the resist pattern is not formed is formed. Anodization is performed to form an aluminum oxide film 5 with a film thickness of 100 to 200 nm. The electrolytic solution used for anodic oxidation was a solution having a volume ratio of about 1% by weight citric acid aqueous solution or tartaric acid aqueous solution to ethylene glycol of 3: 7. The unevenness on the surface of the substrate is 166 to 466 nm. The residual film of aluminum metal forming the gate electrode 4 changes from 66 nm to 267 nm.

【0013】次に、図4に示すように、スパッタリング
法を用いた酸化物薄膜6として、タンタル酸化物薄膜を
基板温度が150℃以上で成膜した。この酸化物薄膜6
の形成方法を図8を参照して詳しく説明する。図8はス
パッタリング時に基板が移動するインライン方式のスパ
ッタ装置の要部の模式断面図であり、1は画素電極2,
シリコン酸化膜3,ゲート電極4およびアルミニウム酸
化膜5を形成したガラス基板(以下、「基板」と略
す)、21は真空チャンバ、22はアルゴンガス導入
口、23は酸素ガス導入口、24は真空排気系、25は
ターゲット、26は防着板、27はマグネット、28は
絶縁シールド、29,30は基板1を加熱するヒータ、
31は酸素プラズマを含む雰囲気である。
Next, as shown in FIG. 4, a tantalum oxide thin film was formed at a substrate temperature of 150 ° C. or higher as the oxide thin film 6 using the sputtering method. This oxide thin film 6
The method of forming the above will be described in detail with reference to FIG. FIG. 8 is a schematic cross-sectional view of a main part of an in-line type sputtering apparatus in which the substrate moves during sputtering.
A glass substrate (hereinafter abbreviated as “substrate”) on which the silicon oxide film 3, the gate electrode 4 and the aluminum oxide film 5 are formed, 21 is a vacuum chamber, 22 is an argon gas inlet, 23 is an oxygen gas inlet, and 24 is a vacuum. Exhaust system, 25 is a target, 26 is a deposition preventive plate, 27 is a magnet, 28 is an insulating shield, 29 and 30 are heaters for heating the substrate 1,
Reference numeral 31 is an atmosphere containing oxygen plasma.

【0014】ここでは、ターゲット25としてタンタル
金属を用い、スパッタガスとしてアルゴンと酸素の混合
ガスを用いる。基板1は真空チャンバ21中を矢印x方
向へ移動し、スパッタリング時には、成膜領域Aにおい
て、ヒータ29により基板温度を150℃以上に昇温
し、酸素プラズマを含む雰囲気31中で反応性スパッタ
リングによりタンタル酸化物薄膜を成膜する。続いて、
熱処理領域Bにおいて、基板1は酸素プラズマを含む雰
囲気31中でヒータ30によりスパッタリング時の基板
温度以上の温度で熱処理が施される。このように、基板
1表面は、成膜中および成膜後も酸素プラズマを含む雰
囲気31に曝された状態である。
Here, tantalum metal is used as the target 25, and a mixed gas of argon and oxygen is used as the sputtering gas. The substrate 1 moves in the direction of the arrow x in the vacuum chamber 21, and at the time of sputtering, the substrate temperature is raised to 150 ° C. or higher by the heater 29 in the film formation region A, and reactive sputtering is performed in the atmosphere 31 containing oxygen plasma. Form a tantalum oxide thin film. continue,
In the heat treatment region B, the substrate 1 is heat-treated by the heater 30 in the atmosphere 31 containing oxygen plasma at a temperature equal to or higher than the substrate temperature at the time of sputtering. As described above, the surface of the substrate 1 is exposed to the atmosphere 31 containing oxygen plasma during and after the film formation.

【0015】次に、プラズマCVD法により窒化シリコ
ン膜7を200〜300nm、半導体層8としてa−S
i膜を50〜200nm、トランジスタのチャンネル保
護膜9として窒化シリコン膜を100〜200nmの厚
みで連続的に成膜した。その後、チャンネル保護膜9
を、所定のパターンにフッ酸系エッチング液で選択除去
して形成し、レジストを除去した。
Next, the silicon nitride film 7 having a thickness of 200 to 300 nm is formed by a plasma CVD method, and a-S is formed as a semiconductor layer 8.
An i film was continuously formed to have a thickness of 50 to 200 nm, and a silicon nitride film as a channel protective film 9 for a transistor was continuously formed to have a thickness of 100 to 200 nm. After that, the channel protection film 9
Was selectively removed with a hydrofluoric acid-based etching solution to form a predetermined pattern, and the resist was removed.

【0016】次に、図5に示すように、稀フッ酸で表面
の酸化膜を除去した基板に、オーミックコンタクト層1
0として、リンを添加したシリコン薄膜であるn+ 型a
−Si膜を50nmの厚みで成膜した。画素電極2とド
レイン電極11(図6参照)とを電気的に接続するため
のコンタクトホール12を、エッチング法により所定の
パターンに形成した。このときゲート電極4の駆動回路
との接続端子部にあたる取り出し電極部の窒化シリコン
膜とa−Si膜も除去した。
Next, as shown in FIG. 5, the ohmic contact layer 1 is formed on the substrate whose surface oxide film has been removed with dilute hydrofluoric acid.
0 is an n + type a that is a silicon thin film to which phosphorus is added.
A -Si film was formed with a thickness of 50 nm. A contact hole 12 for electrically connecting the pixel electrode 2 and the drain electrode 11 (see FIG. 6) was formed in a predetermined pattern by an etching method. At this time, the silicon nitride film and the a-Si film in the extraction electrode portion corresponding to the connection terminal portion of the gate electrode 4 with the drive circuit were also removed.

【0017】次に、図6に示すように、チタン薄膜11
aとアルミニウム薄膜11bをDCスパッタリング法に
より連続成膜した。その後、ウェットエッチング法ある
いはドライエッチング法により、まず、アルミニウム薄
膜11bを所定のパターンとし、次に、チタン薄膜11
aとn+ 型a−Si膜のオーミックコンタクト層10と
a−Si膜の半導体層8とを所定のパターンにエッチン
グした。これにより、所定のパターンのソース・ドレイ
ン電極11が形成される。
Next, as shown in FIG. 6, a titanium thin film 11 is formed.
a and the aluminum thin film 11b were continuously formed by the DC sputtering method. Then, the aluminum thin film 11b is first formed into a predetermined pattern by the wet etching method or the dry etching method, and then the titanium thin film 11b is formed.
The ohmic contact layer 10 of a and n + type a-Si film and the semiconductor layer 8 of a-Si film were etched into a predetermined pattern. As a result, the source / drain electrodes 11 having a predetermined pattern are formed.

【0018】最後に、図7に示すように、保護絶縁膜1
3として、プラズマCVD法により窒化シリコン膜を成
膜し、画素電極2上の一部と、ゲート電極4とソース電
極11のそれぞれの取り出し部上の一部とをドライエッ
チング法により除去した。以上のようにして、ガラス基
板1上に画素電極2および薄膜トランジスタをマトリク
ス状に整列させたアレイ基板を製作し、対向電極を形成
した対向基板との間に液晶層を挟持して液晶表示装置を
作製したところ、アレイ基板上に形成されたトランジス
タ部に不良のない良好な結果を得た。
Finally, as shown in FIG. 7, the protective insulating film 1
As No. 3, a silicon nitride film was formed by the plasma CVD method, and a part on the pixel electrode 2 and a part on the extraction part of each of the gate electrode 4 and the source electrode 11 were removed by the dry etching method. As described above, an array substrate in which the pixel electrodes 2 and the thin film transistors are arranged in a matrix on the glass substrate 1 is manufactured, and the liquid crystal layer is sandwiched between the array substrate and the counter substrate on which the counter electrode is formed to form a liquid crystal display device. As a result of fabrication, good results were obtained with no defects in the transistor portion formed on the array substrate.

【0019】なお、酸化物薄膜6を形成しなかった場合
と、酸化物薄膜6のスパッタ条件(基板温度)およびゲ
ート電極4となるアルミニウム金属の残膜量を変えて形
成した場合のゲート電極4の内部に光が透過する穴の発
生状況を、表1にまとめて示す。ここで、基板温度は、
室温(加熱なし)の状態から300℃まで条件を変えて
行った。
The gate electrode 4 is formed when the oxide thin film 6 is not formed and when the oxide thin film 6 is formed by changing the sputtering conditions (substrate temperature) and the amount of remaining aluminum metal film to be the gate electrode 4. Table 1 collectively shows the generation status of holes through which light is transmitted. Here, the substrate temperature is
The conditions were changed from room temperature (without heating) to 300 ° C.

【0020】[0020]

【表1】 [Table 1]

【0021】表1において、○は穴が観測されなかった
場合、×は穴が観測された場合、△は穴が観測されたり
されなかったり不安定な場合を示す。表1に示すよう
に、酸化物薄膜6を形成しなかった場合には、ゲート電
極4の配線内部に光が透過する穴が開いた。また、アル
ミウム金属の残膜量が80nm以下になると特に穴の発
生が顕著になった。また、酸化物薄膜6をスパッタリン
グ法で成膜する際の基板温度は、150℃以上の領域で
ゲート電極4の内部の光が透過する穴の発生が急激に減
少した。なお、酸素プラズマがない大気中あるいは真空
中で熱処理を行うと、ゲート電極4の内部の光が透過す
る穴の発生は防げなかった。
In Table 1, ◯ indicates that no holes were observed, X indicates that holes were observed, and Δ indicates that holes were not observed or unstable. As shown in Table 1, when the oxide thin film 6 was not formed, a hole for transmitting light was opened inside the wiring of the gate electrode 4. Further, when the residual film amount of aluminum metal was 80 nm or less, the formation of holes became particularly remarkable. Further, when the oxide thin film 6 was formed by the sputtering method at the substrate temperature of 150 ° C. or higher, the generation of holes through which light was transmitted inside the gate electrode 4 drastically decreased. When the heat treatment was performed in the atmosphere without oxygen plasma or in a vacuum, it was not possible to prevent the generation of holes through which light was transmitted inside the gate electrode 4.

【0022】なお、図9にゲート電極4の内部に穴が発
生した状態を示す。図9に示すように、ゲート電極4の
内部の光が透過する穴14が発生すると、ガラス基板1
側から半導体層8に光エネルギが到達し、光伝導効果に
よりトランジスタがオフの状態でも電流が流れる、いわ
ゆるオフリーク状態となり、トランジスタ動作が異常と
なる。
Incidentally, FIG. 9 shows a state in which a hole is formed inside the gate electrode 4. As shown in FIG. 9, when a hole 14 through which light passes inside the gate electrode 4 is generated, the glass substrate 1
Light energy reaches the semiconductor layer 8 from the side, and a so-called off-leakage state occurs in which a current flows due to a photoconductive effect even when the transistor is off, which causes abnormal transistor operation.

【0023】以上のようにこの発明の実施の形態によれ
ば、アルミニウム金属からなるゲート電極4の表面に、
陽極酸化によりアルミニウム酸化膜5を形成し、このア
ルミニウム酸化膜5上に、酸素プラズマ雰囲気中で基板
温度を150℃以上にしてスパッタリングによる酸化物
薄膜6を形成し、連続的に酸素プラズマ雰囲気中でスパ
ッタリング時の基板温度以上の温度で熱処理することに
より、アルミニウムを主成分としたゲート電極4の内部
応力の緩和および陽極酸化膜(アルミニウム酸化膜5)
の水分の除去が行われ、マイグレーションの発生を抑制
し、ゲート電極4の幅を狭く、膜厚を薄くしてもマイグ
レーションによる穴等の欠陥の少ない配線電極を実現で
き、図9に示すような半導体層8に光エネルギが到達
し、トランジスタが異常動作することはない。このよう
に、トランジスタ部を外光から遮蔽でき、しかも配線電
極の低抵抗化を図り、電極内部の欠陥の少ない信頼性の
高い薄膜トランジスタを実現できる。さらに、高歩留
り、高性能、高信頼性の液晶表示装置を実現できる。特
に、300mm×400mm以上のガラス基板を用いて
液晶表示装置を製造する際に格別な効果を発揮する。さ
らに、薄膜トランジスタを用いた他の電子デバイスにも
応用できることはいうまでもない。
As described above, according to the embodiment of the present invention, on the surface of the gate electrode 4 made of aluminum metal,
An aluminum oxide film 5 is formed by anodic oxidation, an oxide thin film 6 is formed on the aluminum oxide film 5 by sputtering at a substrate temperature of 150 ° C. or higher in an oxygen plasma atmosphere, and continuously in an oxygen plasma atmosphere. By heat treatment at a temperature equal to or higher than the substrate temperature at the time of sputtering, relaxation of internal stress of the gate electrode 4 containing aluminum as a main component and anodic oxide film (aluminum oxide film 5)
The removal of the water content of the gate electrode 4 can suppress the occurrence of migration, and even if the width of the gate electrode 4 is narrow and the film thickness is thin, a wiring electrode with few defects such as holes due to migration can be realized, and as shown in FIG. Light energy does not reach the semiconductor layer 8 and the transistor does not operate abnormally. In this way, the transistor portion can be shielded from external light, the resistance of the wiring electrode can be reduced, and a highly reliable thin film transistor with few defects inside the electrode can be realized. Furthermore, a liquid crystal display device with high yield, high performance, and high reliability can be realized. In particular, when a liquid crystal display device is manufactured using a glass substrate having a size of 300 mm × 400 mm or more, a particular effect is exhibited. Further, it goes without saying that it can be applied to other electronic devices using thin film transistors.

【0024】また、この発明の効果は、上記実施の形態
に記述したトランジスタ構造に限定されることはない。
さらに、画素電極2をゲート電極4の形成前に形成した
が、これに限定されることなく、半導体層の形成後に、
画素電極を形成する構造でも、同様の効果が得られた。
なお、上記実施の形態では、酸化物薄膜6として、タン
タル酸化物のほか、アルミニウム酸化物、シリコン酸化
物、バリウムを含むタンタル酸化物、チタン酸バリウ
ム、チタン酸ストロンチウム、ジルコン酸化物、チタン
酸ジルコン酸バリウム、チタン酸ジルコン酸ストロンチ
ウム、さらにストロンチウム、バリウム、錫、チタン、
マンガン、ハフニウム、ジルコン、タングステン等を含
むペロブスカイト型酸化物の薄膜において、同様の良好
な結果を得た。但し、酸素と金属元素の比は、ストイキ
オメトリーから若干ずれることがあったが、この効果に
は影響はなく良好な結果を得た。
Further, the effect of the present invention is not limited to the transistor structure described in the above embodiment.
Furthermore, although the pixel electrode 2 is formed before the gate electrode 4 is formed, the invention is not limited to this.
The same effect was obtained with the structure in which the pixel electrode is formed.
In addition, in the above embodiment, as the oxide thin film 6, in addition to tantalum oxide, aluminum oxide, silicon oxide, tantalum oxide containing barium, barium titanate, strontium titanate, zircon oxide, zirconate titanate. Barium acid, strontium zirconate titanate, strontium, barium, tin, titanium,
Similar good results were obtained in thin films of perovskite type oxides containing manganese, hafnium, zircon, tungsten and the like. However, although the ratio of oxygen to the metal element was slightly deviated from stoichiometry, this effect was not affected and good results were obtained.

【0025】また、ゲート電極4として純アルミニウム
薄膜を用いているが、アルミニウム合金でも同様の結果
を得た。ゲート電極4に、アルミニウム合金として、ア
ルミニウムを主成分とし、タンタルやチタンやジルコニ
ウムやモリブデンを添加した金属を用いた場合でも、ゲ
ート電極4の内部の穴の発生を抑制する効果が、酸素プ
ラズマを含む反応性スパッタリング法を用いた酸化物薄
膜6を成膜することで得られ、良好な薄膜トランジスタ
を製造することができた。酸化物薄膜6としては、タン
タル酸化物、アルミニウム酸化物、チタン酸化物、シリ
コン酸化物、ニオブ酸化物、ジルコニウム酸化物、ペロ
ブスカイト型酸化物の薄膜で良好な結果を得た。
Although a pure aluminum thin film is used as the gate electrode 4, the same result was obtained with an aluminum alloy. Even when a metal containing aluminum as a main component and containing tantalum, titanium, zirconium, or molybdenum is used for the gate electrode 4, the effect of suppressing the generation of holes inside the gate electrode 4 is It was obtained by forming the oxide thin film 6 by using the reactive sputtering method including, and a good thin film transistor could be manufactured. As the oxide thin film 6, a thin film of tantalum oxide, aluminum oxide, titanium oxide, silicon oxide, niobium oxide, zirconium oxide, or perovskite type oxide was obtained, and good results were obtained.

【0026】なお、上記実施の形態では、アルミニウム
を主成分とした金属配線として、ゲート電極4に適用し
たが、これに限られるものではなく、ソース・ドレイン
電極に適用してもよいし、トランジスタ以外のその他の
配線に適用してもよい。
In the above embodiment, the metal wiring containing aluminum as a main component is applied to the gate electrode 4, but the present invention is not limited to this, and may be applied to the source / drain electrodes, or the transistor. It may be applied to other wirings other than.

【0027】[0027]

【発明の効果】以上のようにこの発明によれば、アルミ
ニウムを主成分とした金属配線の表面に、陽極酸化膜を
形成し、陽極酸化膜上に、酸素プラズマ雰囲気中で基板
温度を150℃以上にしてスパッタリングによる酸化物
薄膜を形成し、連続的に酸素プラズマ雰囲気中でスパッ
タリング時の基板温度以上の温度で熱処理することによ
り、アルミニウムを主成分とした金属配線の内部応力の
緩和および陽極酸化膜の水分の除去が行われ、マイグレ
ーションの発生を抑制し、配線幅を狭く、膜厚を薄くし
てもマイグレーションによる穴等の欠陥の少ない低抵抗
の金属配線を実現できる。この金属配線を、薄膜トラン
ジスタのゲート電極等とすることにより、電極内部の欠
陥の少ない信頼性の高い薄膜トランジスタを実現でき
る。さらに液晶表示装置の薄膜トランジスタに適用する
ことにより、高歩留り、高性能、高信頼性の液晶表示装
置を実現できる。さらに、薄膜トランジスタを用いた他
の電子デバイスにも応用できることはいうまでもない。
As described above, according to the present invention, the anodic oxide film is formed on the surface of the metal wiring mainly containing aluminum, and the substrate temperature is set to 150 ° C. in the oxygen plasma atmosphere on the anodic oxide film. By forming an oxide thin film by sputtering as described above and continuously performing heat treatment in an oxygen plasma atmosphere at a temperature equal to or higher than the substrate temperature at the time of sputtering, relaxation of internal stress of metal wiring containing aluminum as a main component and anodization By removing moisture from the film, the occurrence of migration can be suppressed, and a low-resistance metal wiring with few defects such as holes due to migration can be realized even if the wiring width is narrow and the film thickness is thin. By using this metal wiring as a gate electrode of a thin film transistor or the like, a highly reliable thin film transistor with few defects inside the electrode can be realized. Further, by applying it to a thin film transistor of a liquid crystal display device, a liquid crystal display device with high yield, high performance and high reliability can be realized. Further, it goes without saying that it can be applied to other electronic devices using thin film transistors.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
FIG. 1 is a process sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
FIG. 2 is a process cross-sectional view showing the method of manufacturing a semiconductor device according to the embodiment of the present invention.

【図3】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
FIG. 3 is a process cross-sectional view showing the method of manufacturing a semiconductor device according to the embodiment of the present invention.

【図4】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
FIG. 4 is a process cross-sectional view showing the method for manufacturing a semiconductor device according to the embodiment of the present invention.

【図5】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
FIG. 5 is a process sectional view showing the method for manufacturing the semiconductor device according to the embodiment of the present invention.

【図6】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
FIG. 6 is a process sectional view showing the method for manufacturing the semiconductor device in the embodiment of the present invention.

【図7】この発明の実施の形態における半導体装置の製
造方法を示す工程断面図。
FIG. 7 is a process sectional view showing the method for manufacturing the semiconductor device according to the embodiment of the present invention.

【図8】この発明の実施の形態において酸化物薄膜の形
成に用いるインライン方式のスパッタ装置の要部の模式
断面図。
FIG. 8 is a schematic cross-sectional view of a main part of an in-line type sputtering apparatus used for forming an oxide thin film in the embodiment of the present invention.

【図9】この発明の実施の形態において薄膜トランジス
タのゲート電極に穴が発生した状態を示す断面図。
FIG. 9 is a cross-sectional view showing a state where holes are formed in the gate electrode of the thin film transistor according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 画素電極 3 シリコン酸化膜 4 ゲート電極 5 アルミニウム酸化膜(陽極酸化膜) 6 酸化物薄膜 7 窒化シリコン膜 8 半導体層 9 チャンネル保護膜 10 オーミックコンタクト層 11 ソース・ドレイン電極 12 コンタクトホール 13 保護絶縁膜 1 glass substrate 2 pixel electrode 3 silicon oxide film 4 gate electrode 5 aluminum oxide film (anodic oxide film) 6 oxide thin film 7 silicon nitride film 8 semiconductor layer 9 channel protective film 10 ohmic contact layer 11 source / drain electrode 12 contact hole 13 Protective insulation film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今田 龍夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tatsuo Imada 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上にアルミニウムを主成分と
した金属配線を形成した後、前記金属配線を陽極酸化し
て陽極酸化膜を形成し、その後、酸素プラズマ雰囲気中
で基板温度を150℃以上にしてスパッタリングにより
酸化物薄膜を前記陽極酸化膜上に形成した後、連続的に
前記酸素プラズマ雰囲気中でスパッタリング時の基板温
度以上の温度で熱処理することを特徴とする半導体装置
の製造方法。
1. A metal wiring containing aluminum as a main component is formed on an insulating substrate, the metal wiring is anodized to form an anodic oxide film, and then the substrate temperature is set to 150 ° C. in an oxygen plasma atmosphere. After the oxide thin film is formed on the anodic oxide film by sputtering as described above, a heat treatment is continuously performed in the oxygen plasma atmosphere at a temperature equal to or higher than the substrate temperature at the time of sputtering.
【請求項2】 絶縁性基板上にアルミニウムを主成分と
したゲート電極を形成する工程と、 前記ゲート電極を陽極酸化して陽極酸化膜を形成する工
程と、 酸素プラズマ雰囲気中で基板温度を150℃以上にして
スパッタリングにより酸化物薄膜を前記陽極酸化膜上に
形成した後、連続的に前記酸素プラズマ雰囲気中でスパ
ッタリング時の基板温度以上の温度で熱処理する工程
と、 前記酸化物薄膜上に絶縁膜を介して半導体層を形成する
工程と、 前記半導体層上にソース・ドレイン電極を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
2. A step of forming a gate electrode containing aluminum as a main component on an insulating substrate, a step of anodizing the gate electrode to form an anodic oxide film, and a substrate temperature of 150 in an oxygen plasma atmosphere. A step of forming an oxide thin film on the anodized film by sputtering at a temperature of ℃ or higher, and then continuously performing heat treatment in the oxygen plasma atmosphere at a temperature equal to or higher than the substrate temperature at the time of sputtering; and insulating on the oxide thin film. A method of manufacturing a semiconductor device, comprising: a step of forming a semiconductor layer via a film; and a step of forming source / drain electrodes on the semiconductor layer.
【請求項3】 酸化物薄膜は、アルミニウム,タンタ
ル,チタンおよびシリコンのうち少なくともひとつを含
む酸化物またはペロブスカイト型酸化物の薄膜であるこ
とを特徴とする請求項1または2記載の半導体装置の製
造方法。
3. The manufacturing of a semiconductor device according to claim 1, wherein the oxide thin film is a thin film of an oxide containing at least one of aluminum, tantalum, titanium and silicon or a perovskite type oxide. Method.
【請求項4】 画素電極および薄膜トランジスタをマト
リクス状に形成したアレイ基板と、対向電極を形成した
対向基板との間に、液晶層を挟持した液晶表示装置の製
造方法であって、 前記薄膜トランジスタは、請求項2記載の半導体装置の
製造方法により形成することを特徴とする液晶表示装置
の製造方法。
4. A method of manufacturing a liquid crystal display device, wherein a liquid crystal layer is sandwiched between an array substrate in which pixel electrodes and thin film transistors are formed in a matrix and an opposite substrate in which opposite electrodes are formed. A method for manufacturing a liquid crystal display device, which is formed by the method for manufacturing a semiconductor device according to claim 2.
JP31783295A 1995-12-06 1995-12-06 Manufacturing method for semiconductor device and liquid crystal display device Pending JPH09162409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31783295A JPH09162409A (en) 1995-12-06 1995-12-06 Manufacturing method for semiconductor device and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31783295A JPH09162409A (en) 1995-12-06 1995-12-06 Manufacturing method for semiconductor device and liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH09162409A true JPH09162409A (en) 1997-06-20

Family

ID=18092553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31783295A Pending JPH09162409A (en) 1995-12-06 1995-12-06 Manufacturing method for semiconductor device and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH09162409A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255206B1 (en) 1998-11-26 2001-07-03 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode with titanium polycide structure
KR100699964B1 (en) * 1999-03-16 2007-03-28 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device and semiconductor device
KR100939918B1 (en) * 2003-06-25 2010-02-03 엘지디스플레이 주식회사 Liquid crystal display panel and fabricating method thereof
CN107403842A (en) * 2017-08-01 2017-11-28 电子科技大学 Oxide thin film transistor device based on composite insulation layer and preparation method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255206B1 (en) 1998-11-26 2001-07-03 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode with titanium polycide structure
KR100699964B1 (en) * 1999-03-16 2007-03-28 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device and semiconductor device
KR100939918B1 (en) * 2003-06-25 2010-02-03 엘지디스플레이 주식회사 Liquid crystal display panel and fabricating method thereof
CN107403842A (en) * 2017-08-01 2017-11-28 电子科技大学 Oxide thin film transistor device based on composite insulation layer and preparation method thereof
CN107403842B (en) * 2017-08-01 2021-06-22 电子科技大学 Oxide thin film transistor device based on composite insulating layer and preparation method thereof

Similar Documents

Publication Publication Date Title
JP4117002B2 (en) Thin film transistor substrate and display device
JP4542008B2 (en) Display device
TW447139B (en) Thin film transistor and manufacturing method of the same
JP4238956B2 (en) Copper wiring board, manufacturing method thereof, and liquid crystal display device
KR100320661B1 (en) Liquid crystal display, matrix array substrate and manufacturing method thereof
JP2637078B2 (en) Method of depositing gate electrode material for tipping thin film field effect transistor
KR100698950B1 (en) Manufacturing method of thin film transistor array substrate
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
JPH10254383A (en) Semiconductor device and organic el display device
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
JPH11202365A (en) Liquid crystal display panel and production thereof
JP2009105424A (en) Thin-film transistor substrate, and display device
TW201626580A (en) Semiconductor device and manufacturing method thereof
TWI237892B (en) Method of forming thin-film transistor devices with electro-static discharge protection
JP4423353B2 (en) Contact hole formation method
KR0161325B1 (en) Thin film transistor array and liquid crystal display device
JPH09162409A (en) Manufacturing method for semiconductor device and liquid crystal display device
JP3276573B2 (en) Liquid crystal display device and method of manufacturing thin film transistor used therein
JPH10173191A (en) Thin film transistor and manufacture thereof and liquid crystal display provided with the same
JP3024387B2 (en) Semiconductor device
JP3265622B2 (en) Manufacturing method of liquid crystal display device
JP2991919B2 (en) Method for manufacturing thin film transistor
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
JPH07325321A (en) Production of liquid crystal display device
JPH08297299A (en) Thin-film transistor and liquid crystal display device using the same