JPH09146793A - プログラム評価の方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】リアルタイムＯＳで実行されるプログラムのデ
バッグにおいて、メインプログラム中で呼び出されるサ
ブプログラムを一度に実行した場合、実行中にタスク切
り換えが起こったとしても、サブプログラムの実行完了
を正しく判定する。 【解決手段】第１のプログラムの命令処理フローの中に
第２のプログラムが存在するプログラムの評価方法にお
いて、第２のプログラムを呼び出す命令の実行時のスタ
ックポインタのアドレス値を保持し、保持したアドレス
値とその後の命令実行時のアドレス値を比較して、両者
の一致により第２のプログラムの実行終了を判定する。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は、プログラム評価装
置の機械語命令を１命令だけステップ実行する機能に関
し、特に呼び出されるサブプログラムを一度に実行する
プロシージャステップ実行に関する。

【０００１】プログラム開発を行う場合、通常、１つの
大きなプログラムは多くの小さなサブプログラム（また
はサブルーチン）に分割して開発を行う。サブプログラ
ムの大半はその中でさらに別のサブプログラムを呼び出
して処理を行う場合も多く、何重もの入れ子関係をつく
る。このようなプログラムのデバッグは最初から大きな
プログラムの全体をデバッグするのではなく、サブプロ
グラムの入れ子関係の下層にあるサブプログラムから、
順次上層のサブプログラムに向かってデバッグしていく
ことが多い。この場合、デバッグが完了した下層のサブ
プログラムには不具合が存在しないため、より上層のサ
ブプログラムをデバッグするときにはブラックボックス
として扱っても問題ない。

【０００２】プログラムのデバッグ作業は、プログラム
を１命令ずつ実行してレジスタやメモリの変化を調べて
いくステップ実行がよく用いられるが、この場合デバッ
グが完了したサブプログラムに対しては、サブプログラ
ム内をステップ実行して変化を確認する必要はなく、サ
ブプログラムを一度に実行した後で変化を確認すればよ
い。このためプログラムのデバッグ作業を行うほとんど
のプログラム評価装置には、ステップ実行しようとして
いる命令がサブプログラムの呼び出し命令であった場
合、そのサブプログラム内を一度に実行してしまうプロ
シージャステップ実行と呼ばれる機能をもっている。

【０００３】

【従来の技術】従来のプロシージャステップ実行機能に
おいてデバッグが完了したサブプログラムを一度に実行
するためには、図９に示すようにサブプログラム呼び出
し命令（以下ＣＡＬＬ命令とする）の実行回数とサブプ
ログラムからの復帰命令（以下ＲＥＴ命令とする）の実
行回数を数え、それぞれの値が一致したときにサブプロ
グラムの実行が終了したものと判定していた。つまり、
図９では（１）で実行すべき命令がＣＡＬＬ命令かＲＥ
Ｔ命令かそれ以外の命令かを判定し、例えばＣＡＬＬ命
令であった場合は（２）でＣＡＬＬ命令を実行して
（３）へ進みＣＡＬＬ命令の実行回数をカウントする。
同様に（１）でＲＥＴ命令と判定した場合は、（５）、
（６）でＲＥＴ命令を実行してその回数をカウントす
る。また（１）でＣＡＬＬおよびＲＥＴ命令でないと判
定した場合は、（４）でその命令を実行し、次の命令実
行のために（１）に戻る。さらに、実行した命令がＣＡ
ＬＬおよびＲＥＴ命令であった場合は、（７）でＣＡＬ
Ｌ命令とＲＥＴ命令の実行回数を比較し、その実行回数
が一致した場合は最初に呼び出したサブプログラムの実
行が終了したものと判定するが、実行回数が不一致の場
合、最初に呼び出したサブプログラムの実行がまだ終了
していないものとし、次の命令実行のために（１）に戻
る。

【０００４】次に、従来のサブプログラム終了判定方法
の一例を、図１０のプログラムを例にとり詳細に説明す
る。以下に説明をするサブプログラム終了判定方法は、
上述した図９の終了判定方法とは若干異なり、ＣＡＬＬ
命令の実行回数をＣＯＵＮＴという変数に代入するが、
ＣＡＬＬ命令実行でＣＯＵＮＴ変数をインクリメント
し、ＲＥＴ命令の実行でＣＯＵＮＴ変数をデクリメント
して、ＣＯＵＮＴ変数が０となったときにサブプログラ
ム終了判定を行うものである。図１０は、ＭＡＩＮのプ
ログラムの中で、サブプログラムＳＵＢ１およびＳＵＢ
２を呼び出して処理を行うプログラムの例であり、図１
１にこの処理の模式図とＣＯＵＮＴ変数の変化を示し
た。図１１において、（１）〜（５）のＣＡＬＬおよび
ＲＥＴ命令は、図１０の（１）〜（５）に対応している
が、まず（Ａ）のＣＡＬＬ命令が実行されるとＣＯＵＮ
Ｔ変数がインクリメントされ１となり、（Ｂ）のＣＡＬ
Ｌ命令でＣＯＵＮＴ変数＝２、（Ｃ）のＲＥＴ命令でＣ
ＯＵＮＴ変数＝１、（Ｄ）のＣＡＬＬ命令でＣＯＵＮＴ
変数＝２、（Ｅ）のＲＥＴ命令でＣＯＵＮＴ変数＝１、
そして（Ｆ）のＲＥＴ命令でＣＯＵＮＴ変数＝０とな
り、サブプログラムの終了判定がなされる。

【０００５】上述のＣＯＵＮＴ変数を変化させるサブプ
ログラム終了判定方法を実行する回路を図１２に示す。
ここで図２にプログラム評価装置の全体図を示すが、図
１２は図２中の２０１に位置するものである。以下図２
および図１２を用いて従来例を説明する。図２におい
て、２００はプログラム評価装置、２０１はサブプログ
ラム終了判定回路、２０２はプログラム評価装置の各部
の制御を行う制御プログラムを実行する中央処理装置、
２０３、２０４は制御プログラム用のＲＡＭおよびＲＯ
Ｍ、２０５は被デバッグプログラムおよび被デバッグプ
ログラムの実行を制御するスーパバイザプログラムを実
行する評価用プロセッサ、２０６、２０７はスーパバイ
ザプログラム用のＲＡＭおよびＲＯＭ、２０８、２０９
は被デバッグプログラム用のＲＡＭおよびＲＯＭ、２１
０〜２１２は各部を接続するアドレスバス、データバ
ス、コントロールバス等の各種バス、２１３はサブプロ
グラム終了判定回路２０１中のフリップフロップ等のリ
セットを行うリセット信号、２１４は評価用プロセッサ
２０５のステップ実行制御信号、２１５は評価用プロセ
ッサ２０５とサブプログラム終了判定回路２０１の間の
各種制御信号、２１６は被デバッグプログラムが制御す
るためのターゲットシステム、２１７は評価用プロセッ
サ２０５とターゲットシステム２１６の間の各種バス、
２１８はプログラム評価装置２００を制御するホストコ
ンピュータ、２１９〜２２２はＩ／Ｏポートである。以
下評価用プロセッサ２０５において、被デバッグプログ
ラムが実行されるときをユーザモード、スーパバイザプ
ログラムが実行されるときをスーパバイザモードと呼
ぶ。次に図１２において、１はフリップフロップ回路、
２はＯＲ回路、９はスーパバイザ割込要求端子（以下Ｓ
ＶＩＲＱ端子）、１０はステップ実行制御端子、１１は
ＣＡＬＬストローブ端子、１２はＲＥＴストローブ端
子、１４は８入力ＯＲ回路、１５はインバータ、１６は
アップダウンカウンタであり、図２に対応するものは同
番号を付している。

【０００６】プログラムの評価を行うにあたり、ホスト
コンピュータ２１８は、制御プログラムをＲＯＭ２０４
に、スーパバイザプログラムをＲＯＭ２０７に、被デバ
ッグプログラムをＲＯＭ２０９にそれぞれあらかじめ格
納する。この場合、ＲＯＭを用いず、ＲＡＭ２０３、２
０６、２０８に各プログラムを格納してもよい。次に、
制御プログラムは評価用プロセッサ２０５にスーパバイ
ザプログラムを起動させ、プログラム評価の準備をす
る。評価用プロセッサ２０５がスーパバイザモードのと
きは、被デバッグプログラムが格納されたＲＯＭ２０９
やＲＡＭ２０８、被デバッグプログラムの実行結果によ
る評価用プロセッサ２０５の内部レジスタの値、また場
合によりターゲットシステム２１６内の状態をモニタ
し、ホストコンピュータ２１８から確認することができ
る。ただし本従来例の場合ではターゲットシステム２１
６に実際に載せるプロセッサはシングルチップマイコン
を想定しており、ターゲットシステム２１６内には特に
メモリ等を持たない構成となっている。

【０００７】プログラムの評価を開始すると、評価用プ
ロセッサ２０５はスーパバイザモードにおいて中央処理
装置２０２にリセット信号２１３を発生させ、フリップ
フロップ１およびアップダウンカウンタ１６を初期化す
る。そしてＲＯＭ２０９を参照して被デバッグプログラ
ムの実行すべき命令がＣＡＬＬ命令かその他の命令かを
判定する。ＣＡＬＬ命令以外の命令であった場合、中央
処理装置２０２によりステップ実行制御信号２１４をア
クティブとする。評価用プロセッサ２０５はステップ実
行制御端子１０がアクティブになると、ユーザモードに
おいて被デバッグプログラムの命令を一つ実行し、スー
パバイザモードに再び戻る。ただしステップ実行制御信
号２１４はＩ／Ｏポート２２２でラッチされているの
で、評価用プロセッサ２０５はスーパバイザモードに戻
ったとき、中央処理装置２０２にステップ実行制御信号
２１４をインアクティブにさせる。次に被デバッグプロ
グラムがＣＡＬＬ命令であった場合は、ステップ実行制
御信号２１４はアクティブとせず、ユーザモードにおい
てＣＡＬＬ命令を実行する。この場合、ＣＡＬＬ命令実
行後も続けて被デバッグプログラムが実行される。評価
用プロセッサ２０５は、通常ＣＡＬＬストローブ端子１
１およびＲＥＴストローブ端子１２に１レベルを出力し
ているが、実行する命令がＣＡＬＬまたはＲＥＴ命令で
ある場合、ＣＡＬＬ命令実行時にＣＡＬＬストローブ端
子１１に０レベルを出力し、ＲＥＴ命令実行時にＲＥＴ
ストローブ端子１２に０レベルを出力する。これはあら
かじめ評価用プロセッサ２０５に内蔵されたＣＡＬＬお
よびＲＥＴ命令のマイクロプログラムに組み込まれた処
理で行う。ここで図１２のＣＡＬＬストローブ、ＲＥＴ
ストローブ、およびＳＶＩＲＱの各信号は、図２の制御
信号２１５にあたる。フリップフロップ１は、上述のよ
うにあらかじめリセットされているので、ＳＶＩＲＱ端
子９に１レベルを出力している。アップダウンカウンタ
１６はＣＡＬＬストローブの立ち上がりでアップカウン
トし、ＲＥＴストローブの立ち上がりでダウンカウント
する。すなわち、ＣＡＬＬ命令の実行終了時にアップカ
ウントし、ＲＥＴ命令の実行終了時にダウンカウントす
る。インバータ回路１５は、アップダウンカウンタ１６
のＤ０ビットの出力を反転する。８入力ＯＲ回路１４
は、インバータ回路１５の出力とアップダウンカウンタ
１６のＤ１〜Ｄ７ビットの出力が全て０のとき、すなわ
ち、アップダウンカウンタ１６の値が１のときに、Ｓ１
ラインに０レベルを出力する。ＯＲ回路２は、Ｓ１ライ
ンが０レベルのときにＲＥＴストローブが０レベルにな
ると、Ｓ２ラインに０レベルを出力する。フリップフロ
ップ１は、Ｓ２ラインが０レベルになるとセットされ、
それ以後、ＳＶＩＲＱ端子９に０レベルを出力する。評
価用プロセッサ２０５は、ＳＶＩＲＱ端子９が０レベル
になったとき被デバッグプログラムの実行を停止し、ス
ーパバイザモードに戻る。

【０００８】以上をまとめると、アップダウンカウンタ
１６のカウント値が１となったときにＲＥＴ命令を実行
すると、サブプログラムの実行が終了したものと判定す
ることになる。

【０００９】図１３に、図１２のサブプログラム終了判
定回路の動作を示すタイミングチャートを示す。図１３
中、各符号は図１２と共通である。図１３の時刻ｔ１、
ｔ５、ｔ１３のＣＡＬＬストローブと、時刻ｔ９、ｔ１
７、ｔ２１のＲＥＴストローブは、図１１の（Ａ）、
（Ｂ）、（Ｄ）のＣＡＬＬ命令、（Ｃ）、（Ｅ）、
（Ｆ）のＲＥＴ命令にそれぞれ対応する。アップダウン
カウンタ１６の出力であるＤ０、Ｄ１は、ＣＡＬＬスト
ローブの立ち上がりでアップカウントされ、ＲＥＴスト
ローブの立ち上がりでダウンカウントされている。アッ
プダウンカウンタ１６のカウント値は、時刻ｔ２〜ｔ
５、ｔ１０〜ｔ１３、ｔ１８〜ｔ２１で１となり、Ｓ１
ラインが０レベルとなる。さらに時刻ｔ２１ではアップ
ダウンカウンタ１６のカウント値が１であり、かつＲＥ
Ｔストローブが発生するのでＳ１ラインとＳ２ラインが
同時に０レベルとなり、それ以降のＳＶＩＲＱが０レベ
ルとなる。

【００１０】以上に説明したようなサブプログラムの終
了判定方法を用いたプログラム評価装置は、被デバッグ
プログラムのＯＳが従来のように複数のプログラムが並
行して動作しないＯＳでは問題ないが、ＯＳとしてリア
ルタイムＯＳを用いた場合、正常に動作しないことがあ
る。

【００１１】

【発明が解決しようとする課題】以下に、リアルタイム
ＯＳで従来のサブプログラムの終了判定方法を行った場
合の問題点を述べる。リアルタイムＯＳとは、タスクと
いう単位に分割された複数のプログラムを状況により切
り換えながら動作させるＯＳであり、ＯＳに対するシス
テムコールの発行や、割り込みによるイベントの発生に
より、実行中のタスクが切り替わる。よってリアルタイ
ムＯＳは、その特色からプログラムの構成上いくつかの
並列的に行われる処理や、時間経過の管理を伴うような
処理を必要とする場合に使用されることがある。また、
タスクは通常のプログラムと同様に幾つかのサブプログ
ラムに分割されて開発される。

【００１２】リアルタイムＯＳでは、タスクが切り替わ
ることが原因となってＣＡＬＬ命令とＲＥＴ命令の実行
回数が一致しないことがある。以下に図１４に示したプ
ログラムを例にとって、リアルタイムＯＳを使用した場
合のＣＡＬＬ命令とＲＥＴ命令の実行回数について説明
する。図１４のプログラムは、ＭＡＩＮ＿Ａ、ＳＵＢ１
＿Ａ、およびＳＵＢ２＿ＡがＴＡＳＫ＿Ａのプログラム
群、ＭＡＩＮ＿ＢおよびＳＵＢ１＿ＢがＴＡＳＫ＿Ｂの
プログラム群である。このＴＡＳＫ＿ＡとＴＡＳＫ＿Ｂ
は互いに独立したプログラム群であり、ＴＡＳＫ＿Ａが
ＴＡＳＫ＿Ｂを呼び出したりするわけではない。図１４
中の「ＣＡＬＬ ＳＹＳ＿ＣＡＬＬ」がリアルタイムＯ
Ｓに対してシステムコールを発行している箇所である。
図１５は、図１４のプログラムを実行したときの処理の
模式図であり、時間の流れに対して実行する処理がＴＡ
ＳＫ＿Ａ、ＴＡＳＫ＿Ｂ、およびリアルタイムＯＳに切
り替わる様子を表す。この場合、ＴＩＭＥ３からＴＩＭ
Ｅ４にかけて、実行するタスクはＴＡＳＫ＿Ｂに切り替
わっている。図１６にＴＡＳＫ＿Ａの、図１７にＴＡＳ
Ｋ＿Ｂの詳細な処理の流れをそれぞれ示す。図１６、図
１７の（２）〜（１１）のＣＡＬＬおよびＲＥＴ命令
は、図１４の（２）〜（１１）の各命令に対応してい
る。また、図１６、図１７には処理の流れに応じて
（Ａ）〜（Ｍ）の符号をつけたが、図１６の（Ａ）、
（Ｅ）、（Ｈ）はリアルタイムＯＳがＴＡＳＫ＿Ａに戻
るときのＲＥＴ命令であり、図１７の（Ｋ）はリアルタ
イムＯＳがＴＡＳＫ＿Ｂに戻るときのＲＥＴ命令であ
る。なお、リアルタイムＯＳからタスクへ戻る動作は、
ＯＳ自身が管理して行う。図１８、図１９は、図１６、
図１７の（Ａ）〜（Ｍ）に対応した、ＣＡＬＬおよびＲ
ＥＴ命令実行後のスタックポインタのアドレス値とスタ
ックの内容である。リアルタイムＯＳでは各タスク毎に
別々のスタック領域を割り当てるようになっており、タ
スクが切り替わったときにスタック領域も一緒に切り替
わる。この例ではＴＡＳＫ＿Ａのスタック領域は０Ｆ７
４０Ｈ〜０Ｆ７７ＦＨに、ＴＡＳＫ＿Ｂのスタック領域
は０Ｆ７００Ｈ〜０Ｆ７３ＦＨとするが、図１８、図１
９には変化する範囲のスタックしか示していない。リア
ルタイムＯＳでは図１８、図１９の様に各タスク毎にサ
ブプログラムの戻りアドレスを管理できるので、各タス
ク毎に独自にサブプログラムの呼び出しができる。

【００１３】ここで、図１４の（４）のサブプログラム
呼び出し命令についてＣＡＬＬ命令とＲＥＴ命令の実行
回数を説明すると、サブプログラムＳＵＢ１＿Ａで呼び
出されたサブプログラムＳＵＢ２＿Ａの実行が完了する
のは、（８）のＲＥＴ命令、すなわち図１６の（Ｆ）の
ＲＥＴ命令を実行したときである。この間には、ＴＩＭ
Ｅ３〜ＴＩＭＥ４にかけてＴＡＳＫ＿Ｂが実行されてい
るため、ＴＡＳＫ＿Ａでは図１６の（Ｃ）、（Ｄ）のＣ
ＡＬＬ命令と（Ｅ）、（Ｆ）のＲＥＴ命令が、ＴＡＳＫ
＿Ｂでは図１７の（Ｌ）、（Ｍ）のＣＡＬＬ命令と
（Ｋ）のＲＥＴ命令が実行される。つまり、全部で４回
のＣＡＬＬ命令と３回のＲＥＴ命令が実行されるので、
ＣＡＬＬ命令とＲＥＴ命令の実行回数が異なる。ゆえに
従来のようなサブプログラム終了判定方法を用いた場合
は、図１６の（Ｆ）のＲＥＴ命令の実行後もサブプログ
ラムが終了していないという判定をするという問題が生
じる。

【００１４】

【課題を解決するための手段】上述したようなリアルタ
イムＯＳに対して、本発明はプログラムの処理がメイン
プログラムからサブプログラムに分岐するときに変化す
るスタックポインタのアドレス値を利用することによ
り、サブプログラムの実行の終了判定を行うものであ
る。具体的には、被デバッグプログラムにサブプログラ
ムを呼び出す命令が存在する場合に、被デバッグプログ
ラムにおいてサブプログラムを呼び出す命令を最初に実
行した時のスタックポインタのアドレス値を保持し、こ
の保持されたスタックポインタのアドレス値とサブプロ
グラムの実行において変化した現在のスタックポインタ
のアドレス値とを比較して、両者が一致した場合に被デ
バッグプログラムから呼び出されたサブプログラムの実
行が終了したことを判定する。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。第１の実施の形態として本発明の基本とな
る処理説明図を図１に示す。図１において、１００は被
デバッグプログラム、１０１は被デバッグプログラムが
その処理において呼び出すサブプログラム、１０２はサ
ブプログラム１０１が呼び出すサブプログラム、１０３
はスタックポインタのアドレス値保持手段、１０４はス
タックポインタのアドレス値比較手段、１０５はスタッ
クポインタのアドレス値出力信号、１０６は一致信号、
１０７は被デバッグプログラム１００のＣＡＬＬ命令、
１０８はサブプログラム１０１および１０２の命令、１
０９は被デバッグプログラム１００のＣＡＬＬおよびＲ
ＥＴ命令以外の命令、１１０は評価用プロセッサ、１１
１はステップ実行制御手段、１１２は命令実行処理、１
１３はステップ実行制御手段１１１のフラグ状態を調べ
る処理、１１４は被デバッグプログラム１００の命令実
行結果の状態を調べる処理（プログラム評価）である。
本実施の形態では、サブプログラム１０１、１０２のデ
バッグは既に完了しているとする。

【００１６】プログラムの評価を開始し、被デバッグプ
ログラム１００中のＣＡＬＬおよびＲＥＴ命令以外の命
令を実行した場合、ステップ実行制御手段１１１におい
て命令のステップ実行を行うためのフラグを立て、１１
２の命令実行処理を行う。そして１１３のフラグ状態を
調べる処理でフラグが立っていることを判定するので、
１１４の命令実行結果を調べる処理が実行される。つま
り、１命令の実行毎に実行結果を調べる。

【００１７】上述のように被デバッグプログラム１００
を実行する過程で、実行すべき命令がＣＡＬＬ命令であ
る場合、例えば被デバッグプログラム１００中の（１）
のＣＡＬＬ命令の実行時には、アドレス値保持手段１０
３にスタックポインタのアドレス値を保持し、アドレス
値比較手段１０４に出力する。そしてステップ実行制御
手段１１１のフラグを立てずにＣＡＬＬ命令を実行し、
サブプログラム１０１を呼び出す。ＣＡＬＬ命令実行
後、１１３のフラグ状態を調べる処理ではフラグが立っ
ていないことを判定するので、サブプログラム１０１が
続けて実行される。ここでサブプログラム１０１中に
（２）の様にＣＡＬＬ命令があった場合、その実行時の
スタックポインタのアドレス値をアドレス値比較手段１
０４に出力する。また同様にＲＥＴ命令の実行時にも、
スタックポインタのアドレス値をアドレス値比較手段１
０４に出力し、アドレス値保持手段１０３から出力され
る（１）のＣＡＬＬ命令実行時のスタックポインタのア
ドレス値と逐次比較を行う。サブプログラムの実行を続
けていくと、サブプログラム１０１の（４）のＲＥＴ命
令を実行するが、このＲＥＴ命令はサブプログラム１０
１が被デバッグプログラム１００に戻る命令である。よ
って、アドレス値比較手段１０４では（１）のＣＡＬＬ
命令実行時のスタックポインタのアドレス値との一致を
判定し、一致信号１０６がステップ実行制御手段１１１
に対して発生され、ステップ実行制御のフラグが立つ。
そして１１３のフラグ状態を調べる処理でフラグが立っ
ていることを判定するのでサブプログラムの実行が終了
したと判定し、１１４の命令実行結果を調べる処理に移
る。

【００１８】以上の説明をまとめると、プログラムの実
行において最初に実行すべきＣＡＬＬ命令の実行時のス
タックポインタのアドレス値、つまりＣＡＬＬ命令の実
行においてプログラムの戻り番地が保持されるスタック
ポインタのアドレス値を保持し、サブプログラムの実行
に移る。しかし、サブプログラム中にＣＡＬＬ命令があ
ったときはスタックポインタのアドレス値は保持せず、
ＣＡＬＬおよびＲＥＴ命令で変化するスタックポインタ
のアドレス値と、はじめに保持されたスタックポインタ
のアドレス値を比較し、両者が一致したときにサブプロ
グラムの実行が終了したものとみなすことになる。

【００１９】次に図１４のリアルタイムＯＳのプログラ
ムの実行過程におけるスタックポインタを示した図１
８、図１９を用いてスタックポインタのアドレス値の比
較の説明をする。図１４のＴＡＳＫ＿Ａのメインプログ
ラムであるＭＡＩＮ＿Ａにおいて、（１）の「ＣＡＬＬ
ＳＹＳ＿ＣＡＬＬ」はリアルタイムＯＳに分岐して戻
ってくるだけであるので、（２）の「ＣＡＬＬ ＳＵＢ
１＿Ａ」の実行について説明する。図１８において、図
１４の（２）は（Ｂ）に対応するので、スタックポイン
タのアドレス値の保持手段には「０Ｆ７８０Ｈ」が保持
される。その後（Ｂ）〜（Ｄ）のＣＡＬＬ命令が実行さ
れ、スタックポインタのアドレス値は変化していくが、
その値は保持されない。時間の流れにおいて、ＴＩＭＥ
３〜４でＴＡＳＫ＿Ｂに移っているが、上述したように
各タスク用のスタック領域に切り替わるため、ＴＡＳＫ
＿Ａに戻ったとき、スタックポインタのアドレス値はＴ
ＡＳＫ＿Ｂに移る前の値となる。以下処理が実行され、
結局（Ｉ）のＲＥＴ命令を実行するとスタックポインタ
のアドレス値は「０Ｆ７８０Ｈ］になるため、保持され
ていたアドレス値と等しくなり、図１４の（２）で呼び
出されたサブプログラムの実行が終了する。よって、サ
ブプログラムの終了判定が正しく行われる。またこの方
法では、再帰呼び出しと呼ばれる、あるプログラムが自
分自身を呼び出すようなサブプログラムの分岐処理にも
対応できる。

【００２０】第２の実施の形態として、本発明を回路
（ハードウェア）により実現したものを図３に示す。こ
こでプログラム評価装置の全体の構成は従来例で説明し
た図２のものと同様である。図３において、１、６、お
よび８はフリップフロップ回路、２はＯＲ回路、３は１
６入力ＮＡＮＤ回路、４は１６個のＥＸＮＯＲ回路、５
は１６ビットラッチ回路、７はＮＯＲ回路、９はスーパ
バイザ割込要求端子、１０はステップ実行制御端子、１
１はＣＡＬＬストローブ端子、１２はＲＥＴストローブ
端子、１３はスタックポインタ出力端子であり、図２お
よび図１２に対応するものは同番号を付している。ただ
し、図２の各種制御信号２１５は従来例と同様のＣＡＬ
Ｌストローブ、ＲＥＴストローブ、ＳＶＩＲＱに加え
て、スタックポインタ出力信号も表す。なお図４は図３
の１６入力ＮＡＮＤ回路３およびＥＸＮＯＲ回路４の詳
細な接続図であり、図３における１６本のビット線であ
るＬ１およびＬ２ラインの、対応するビット線同志を１
６個のＥＸＮＯＲ回路で比較し、全てのＥＸＮＯＲ回路
で一致を判定して１レベルを出力すると、１６入力ＮＡ
ＮＤ回路３が０レベルを出力するものである。

【００２１】以下に図３の回路の動作を説明する。第２
の実施の形態において評価用プロセッサ２０５は、スタ
ックポインタのアドレス値をスタックポインタ出力端子
１３に出力していることとＯＳがリアルタイムＯＳであ
る以外は、スーパバイザモードおよびユーザモードにお
いても従来例のものと同様の動作を行うのでサブプログ
ラムの終了判定以外の動作は省略する。フリップフロッ
プ１、６、および８は、従来例と同様あらかじめリセッ
ト信号２１３によりリセットされる。フリップフロップ
８、ＮＡＮＤ回路７、およびフリップフロップ６は、最
初のＣＡＬＬ命令の実行終了時（ＣＡＬＬストローブの
最初の立ち上がり）に、Ｆ３ラインを０レベルから１レ
ベルに変化させ、それ以後ＣＡＬＬストローブが発生し
てもＦ３ラインが１レベルのままになるようにしてい
る。１６ビットラッチ５は、Ｆ３ラインの立ち上がりで
Ｌ２ラインの値をラッチし、Ｌ１ラインに出力する。す
なわち、１６ビットラッチ５は最初のＣＡＬＬ命令の実
行終了時におけるスタックポインタのアドレス値をラッ
チし、以後その値を保持するようになっている。ＥＸＮ
ＯＲ回路４と１６入力ＮＡＮＤ回路３は、１６ビットラ
ッチ５の出力とスタックポインタ出力端子１３の出力を
比較し、両者の値が一致したとき、Ｓ１ラインに０レベ
ルを出力する。ＯＲ回路２は、Ｓ１ラインが０レベルの
ときにＲＥＴストローブが０レベルになると、０レベル
をＳ２ラインに出力する。そしてフリップフロップ１
は、Ｓ２ラインの０レベルによりセットされ、それ以後
０レベルをＳＶＩＲＱ端子９に出力し、評価用プロセッ
サ２０５がスーパバイザモードに移行する。

【００２２】図５に、図３のサブプログラム終了判定回
路の動作を示すタイミングチャートを示す。図５中、各
符号は図３と共通である。また、時刻ｔ８〜ｔ２１まで
の間にはタスクの切換えなどがあるとする。なお、評価
用プロセッサ２０５は、本実施の形態の場合ＣＡＬＬ命
令の実行によりスタックポインタのアドレス値を２減算
し、ＲＥＴ命令の実行により２加算する。すなわち、ス
タックポインタのアドレス値ＳＰはＣＡＬＬストローブ
の立ち下がりで２が減算され、ＲＥＴストローブの立ち
上がりで２が加算される。スタックポインタのアドレス
値ＳＰは、最初のＣＡＬＬ命令の実行前はａであるとす
ると、時刻ｔ１にある最初のＣＡＬＬ命令開始時にａ−
２となる。そして、時刻ｔ１のＣＡＬＬ命令終了時に対
応してＦ２ラインが０レベルとなり、さらにＦ３ライン
が１レベルとなる。１６ビットラッチ５はＦ３ラインの
１レベルに対応してスタックポインタのアドレス値ＳＰ
の値をラッチするので時刻ｔ１の終わりでＬ１ラインは
ａ−２となる。その後、時刻ｔ５のＣＡＬＬ命令開始時
にＣＡＬＬストローブによりＦ２ラインが１レベルとな
るがＦ３ラインは変化しないのでＬ１ラインも変化しな
い。ただし、スタックポインタのアドレス値ＳＰはａ−
４となる。時刻ｔ２５ではＲＥＴ命令終了時にスタック
ポインタのアドレス値ＳＰがａ−２に戻る。つまり時刻
ｔ２６〜ｔ２９では、スタックポインタのアドレス値Ｓ
Ｐの値が最初のＣＡＬＬ命令の実行終了時の値に戻るた
め、Ｓ１ラインが０レベルになる。さらに時刻ｔ２９で
はＳ１ラインとＲＥＴストローブが同時に０レベルにな
るため、Ｓ２ラインが０レベルとなるので、時刻ｔ２９
以降、ＳＶＩＲＱは０レベルになり、評価用チップ２０
５がスーパバイザモードに移行する。

【００２３】以上のように本発明の第２の実施の形態
は、最初のＣＡＬＬ命令の実行過程におけるスタックポ
インタが変化した後のアドレス値を記憶し、その後変化
するスタックポインタのアドレス値と逐次比較を行い、
メインプログラムに戻るＲＥＴ命令の実行過程における
スタックポインタが変化する前のアドレス値と比較する
ことにより、サブプログラムの終了判定を正しく行うこ
とができる。

【００２４】第３の実施の形態として、本発明をソフト
ウェアにより実現したものを図６〜８に示す。本実施の
形態の場合第２の実施の形態とは異なり、図２のプログ
ラム評価装置の全体図からは、リセット信号２１３、各
種制御信号およびスタックポインタ出力信号２１５、サ
ブプログラム終了判定回路２０１が無くなる。そして代
わりにサブプログラムの終了判定を実現するソフトウェ
アがスーパバイザプログラムの一部としてＲＯＭ２０７
に格納される。

【００２５】プログラムの評価を開始するまでの準備は
従来例および第２の実施の形態と同一であるので説明を
省略する。プログラムの評価を開始すると、評価用プロ
セッサ２０５はスーパバイザモードにおいて中央処理装
置２０２によりステップ実行制御信号２１４をアクティ
ブとする。そして図６に示すフローチャートが開始され
る。つまり従来例や第２の実施の形態とは異なり、命令
の種類に係わりなくステップ実行制御信号２１４をアク
ティブとする。なお、図６、図７のフローチャートでは
省略したが、被デバッグプログラムの命令を実行する場
合、スーパバイザプログラムはスーパバイザリターン命
令（ＲＥＴＳＶＩ命令）を発行する。このＲＥＴＳＶＩ
命令は評価用プロセッサ２０５をユーザモードに移行さ
せ、被デバッグプログラムの命令を１命令実行した後、
再びスーパバイザモードに戻る命令であり、ステップ実
行制御信号２１４がアクティブのときのみ有効となる。
以下に、図６〜８のフローチャートの説明をする。まず
（１）ではＲＯＭ２０９を参照して被デバッグプログラ
ムの実行すべき命令の命令コードを調べＲＡＭ２０６に
確保されたＤＡＴＡという変数に格納する。（２）では
該命令コードがＣＡＬＬ命令かその他の命令かを判定す
る。本実施の形態の場合、ＣＡＬＬ命令を表す命令コー
ドの１バイト目は「０１Ｈ」であり、ＲＥＴ命令を表す
命令コードの１バイト目は「０２Ｈ」であるとする。よ
って命令コードの１バイト目を調べることにより命令コ
ードを判定するが、これはどのような情報処理装置であ
っても命令コードを解析することにより行うことができ
る。（２）で命令がＣＡＬＬ命令以外の命令であった場
合、（３）に分岐して１命令実行し、（１１）へ進む。
また（２）で命令がＣＡＬＬ命令であった場合は、図７
に示すサブプログラムの終了判定を行うフローチャート
に分岐する。次に図７の（４）では、ＲＡＭ２０６に確
保されたＶＡＬＵＥという変数にスタックポインタのア
ドレス値を格納する。そして評価用プロセッサ２０５が
ユーザモードに移行して（５）のＣＡＬＬ命令を実行
し、再びスーパバイザモードに戻って図８の（６）に進
む。（６）および（７）では、（１）および（２）と同
様の処理を行い、（５）のＣＡＬＬ命令によって呼び出
されたサブプログラム中の命令がＲＥＴ命令か、ＣＡＬ
Ｌ命令を含むその他の命令かを判定する。（７）でＲＥ
Ｔ命令以外の命令であった場合、図７の（１０）に分岐
して１命令実行し、（６）に戻る。また（７）で命令が
ＲＥＴ命令であった場合、（８）へ分岐してＲＥＴ命令
を実行し、（９）へ進む。（９）では（４）で保持され
たスタックポインタのアドレス値であるＶＡＬＵＥ変数
と現在のスタックポインタのアドレス値を比較するが、
両者が不一致だった場合は（６）へ戻る。また両者が一
致した場合は、サブプログラムの実行が終了したものと
判定し、図６の（１１）へ進む。（１１）は、従来例や
第２の実施の形態のスーパバイザモードと同様のもので
あり、ステップ実行制御信号２１４をインアクティブと
し、被デバッグプログラムの実行結果をモニタする処理
が起動される。

【００２６】以上のように本発明の第３の実施の形態
は、最初のＣＡＬＬ命令の実行過程におけるスタックポ
インタが変化する前のアドレス値を記憶し、その後変化
するスタックポインタのアドレス値と逐次比較を行い、
メインプログラムに戻るＲＥＴ命令の実行過程における
スタックポインタが変化した後のアドレス値と比較する
ことにより、サブプログラムの終了判定を正しく行うこ
とができる。

【００２７】

【発明の効果】本発明は、リアルタイムＯＳを用いたプ
ログラム評価装置のプロシージャステップ実行におい
て、従来のようなサブプログラムの呼び出し命令および
戻り命令の実行数を数える方法ではサブプログラムの実
行終了を正しく判定できない場合があったものを、一般
的に情報処理装置に備わっているサブプログラムの呼び
出し命令および戻り命令の実行により変化するスタック
ポインタを利用し、そのアドレス値の変化を見ることで
サブプログラムの実行終了を正しく判定できる効果を奏
する。

【図面の簡単な説明】

【図１】 第１の実施の形態の説明図

【図２】 評価装置全体図

【図３】 第２の実施の形態のサブプログラム終了判
定回路図

【図４】 図３の補足図

【図５】 図３の回路のタイミングチャート

【図６】 第３の実施の形態の全体フローチャート

【図７】 第３の実施の形態のサブプログラム終了判
定フローチャート

【図８】 第３の実施の形態のＲＥＴ命令判定フロー
チャート

【図９】 従来の技術の基本処理説明図

【図１０】 リアルタイムＯＳを使用しない場合のプロ
グラム例

【図１１】 図１０のプログラムによるサブプログラム
呼出処理の模式図

【図１２】 従来の技術のサブプログラム終了判定回路
図

【図１３】 図１２の回路のタイミングチャート

【図１４】 リアルタイムＯＳを使用した場合のプログ
ラム例

【図１５】 図１４のプログラムによるタスクの切り替
わりの模式図

【図１６】 図１４のプログラムのＴＡＳＫ＿Ａの処理
の流れ図

【図１７】 図１４のプログラムのＴＡＳＫ＿Ｂの処理
の流れ図

【図１８】 図１４のプログラムのＴＡＳＫ＿Ａのスタ
ックの変化

【図１９】 図１４のプログラムのＴＡＳＫ＿Ｂのスタ
ックの変化

【符号の説明】

１、６、８、フリップフロップ回路 ２、ＯＲ回路 ３、１６入力ＮＡＮＤ回路 ４、ＥＸＮＯＲ回路 ５、１６ビットラッチ回路 ７、ＮＯＲ回路 ９、スーパバイザ割込要求端子 １０、ステップ実行制御端子 １１、ＣＡＬＬストローブ端子 １２、ＲＥＴストローブ端子 １３、スタックポインタ出力端子 １４、８入力ＯＲ回路 １５、インバータ １６、アップダウンカウンタ １００、被デバッグプログラム １０１、１０２、サブプログラム １０３、スタックポインタのアドレス値保持手段 １０４、スタックポインタのアドレス値比較手段 １０５、スタックポインタのアドレス値出力信号 １０６、一致信号 １０７、被デバッグプログラムのＣＡＬＬ命令 １０８、サブプログラムの命令 １０９、被デバッグプログラムのＣＡＬＬおよびＲＥＴ
命令以外の命令 １１０、評価用プロセッサ １１１、ステップ実行制御手段 １１２、命令実行処理 １１３、ステップ実行制御手段のフラグ状態を調べる処
理 １１４、命令実行結果の状態を調べる処理 ２００、プログラム評価装置 ２０１、サブプログラム終了判定回路 ２０２、中央処理装置、 ２０３、制御プログラム用ＲＡＭ ２０４、制御プログラム用ＲＯＭ ２０５、評価用プロセッサ ２０６、スーパバイザプログラム用ＲＡＭ ２０７、スーパバイザプログラム用ＲＯＭ ２０８、被デバッグプログラム用ＲＡＭ ２０９、被デバッグプログラム用ＲＯＭ ２１０〜２１２、各種バス ２１３、リセット信号 ２１４、ステップ実行制御信号 ２１５、各種制御信号 ２１６、ターゲットシステム ２１７、評価用プロセッサとターゲットシステム間の各
種バス ２１８、ホストコンピュータ ２１９〜２２２、Ｉ／Ｏポート

Claims (6)

【特許請求の範囲】
1. 【請求項１】第１のプログラムによる命令処理フローの
   中に第２のプログラムが挿入されたプログラムの評価方
   法において、前記第２のプログラムを呼び出すための命
   令を実行したときのスタックポインタのアドレス値を保
   持し、当該保持されたスタックポインタのアドレス値と
   その後の命令実行におけるスタックポインタのアドレス
   値とを比較して、両者が一致した場合に前記第２のプロ
   グラムの実行終了を判定するプログラム評価方法。
2. 【請求項２】第１および第２のプログラムを有し、前記
   第１のプログラムの中に前記第２のプログラムを呼び出
   す呼び出し命令を有するプログラムの評価方法におい
   て、前記第１のプログラム中の前記呼び出し命令を検知
   して、当該呼び出し命令の実行過程においてその時点の
   スタックポインタのアドレス値を保持し、前記第２のプ
   ログラムの実行において、さらに第３のプログラムを呼
   び出す命令を実行する場合においてはスタックポインタ
   のアドレス値を保持せず、前記第３のプログラムの呼び
   出し命令を含む前記第２および第３のプログラムの命令
   の実行におけるスタックポインタのアドレス値と前記保
   持されたスタックポインタのアドレス値と比較し、両者
   が一致した場合に前記第２のプログラムの実行終了を判
   定するプログラム評価方法。
3. 【請求項３】複数のプログラムで構成されるプログラム
   であり、第１のプログラムが第２のプログラムを呼び出
   す処理を有するプログラムと、前記プログラムの実行に
   より変化するスタックポインタのアドレス値を出力する
   アドレス値出力手段と、前記アドレス値出力手段から出
   力されたスタックポインタのアドレス値を保持するアド
   レス値保持手段と、前記アドレス値保持手段に保持され
   たスタックポインタのアドレス値と前記第２のプログラ
   ムの実行において変化したスタックポインタのアドレス
   値とを比較するアドレス値比較手段とを備えるプログラ
   ム評価装置であって、前記アドレス値保持手段には前記
   第１のプログラムにおいて前記第２のプログラムを呼び
   出すときのスタックポインタのアドレス値が保持され、
   前記アドレス値比較手段において前記保持されたスタッ
   クポインタのアドレス値と前記変化したスタックポイン
   タのアドレス値が一致した場合に前記第２のプログラム
   の実行終了を判定するプログラム評価装置。
4. 【請求項４】評価の対象である被デバッグプログラム
   と、前記被デバッグプログラムが記憶される記憶手段
   と、前記被デバッグプログラムを実行する評価用プロセ
   ッサとを有するプログラム評価装置において、前記被デ
   バッグプログラムは複数のサブプログラムから構成さ
   れ、前記評価用プロセッサは前記被デバッグプログラム
   のサブプログラム呼び出し命令の実行を示す制御信号
   と、前記被デバッグプログラムの命令実行時に変化する
   スタックポインタのアドレス値を示すアドレス値情報と
   を出力する手段を有し、さらに前記制御信号によってセ
   ットされるフリップフロップと、前記フリップフロップ
   のセット信号が最初に発生したときの前記アドレス値情
   報を保持し出力するアドレス値保持回路と、前記変化す
   るアドレス値情報と前記アドレス値保持回路の出力とを
   比較し、両者が一致したときに前記サブプログラムの実
   行終了を示す一致信号を発生するアドレス値比較回路を
   備えることを特徴とするプログラム評価装置。
5. 【請求項５】プログラムの評価を行うスーパバイザプロ
   グラムと、評価の対象である被デバッグプログラムが実
   行される評価用プロセッサであって、第１の制御信号が
   入力されるスーパバイザ割込要求端子と、第２の制御信
   号が入力されるステップ実行制御端子と、プログラムの
   呼び出し命令実行時に第３の制御信号を発生するコール
   ストローブ端子と、プログラムの戻り命令実行時に第４
   の制御信号を発生するリターンストローブ端子とを備
   え、前記第１の制御信号が入力されたときに前記スーパ
   バイザプログラムを実行し、前記第２の制御信号が第１
   の状態であるときは前記被デバッグプログラムを１命令
   実行して前記スーパバイザプログラムに処理が戻る動作
   を行い、前記第２の制御信号が第２の状態であるときは
   前記被デバッグプログラムを連続して実行する評価用プ
   ロセッサにおいて、前記被デバッグプログラムの命令の
   実行において変化するスタックポインタのアドレス値を
   出力するスタックポインタ出力端子をさらに備えること
   を特徴とする評価用プロセッサ。
6. 【請求項６】前記アドレス値保持回路が、前記フリップ
   フロップを第１のフリップフロップとすると、前記制御
   信号と前記第１のフリップフロップのセット信号との論
   理積をとる第１の論理積回路と、前記第１の論理積回路
   の出力によりセットされる第２のフリップフロップと、
   前記第２のフリップフロップのセット信号に応じて前記
   アドレス値情報をラッチし出力するラッチ回路から構成
   され、前記アドレス値比較回路が、前記アドレス値情報
   と前記ラッチ回路の出力との対応するビット同志が入力
   される、スタックポインタのアドレス値のビット数と同
   数の排他的論理和回路と、前記排他的論理和回路の出力
   の論理積をとる第２の論理積回路から構成されることを
   特徴とする請求項４記載のプログラム評価装置。