JPH09134993A - Lead frame, semiconductor integrated circuit device using it and its manufacture - Google Patents

Lead frame, semiconductor integrated circuit device using it and its manufacture

Info

Publication number
JPH09134993A
JPH09134993A JP28951095A JP28951095A JPH09134993A JP H09134993 A JPH09134993 A JP H09134993A JP 28951095 A JP28951095 A JP 28951095A JP 28951095 A JP28951095 A JP 28951095A JP H09134993 A JPH09134993 A JP H09134993A
Authority
JP
Japan
Prior art keywords
chip
lead frame
semiconductor chip
semiconductor
fitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28951095A
Other languages
Japanese (ja)
Inventor
Yoshihiko Shimanuki
好彦 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP28951095A priority Critical patent/JPH09134993A/en
Publication of JPH09134993A publication Critical patent/JPH09134993A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame for realizing its thinning, a semiconductor integrated circuit device using it and a method of manufacturing it. SOLUTION: This device has a chip receiving space 2a for receiving a semiconductor chip and a chip fit-in part 2b abutting on the outer peripheral side surface of the semiconductor chip, and the semiconductor chip is received in the chip receiving space 2a formed in the chip fit-in part 2b and the semiconductor chip is fixed. The chip fit-in part 2b is a chip fit-in frame 2d formed in a frame-like form. For that reason, the inner peripheral part 2c of the chip fit-in part 2b is made to abut on the outer peripheral side surface of the semiconductor chip, thereby fixing the semiconductor chip with the outer peripheral side surface of the semiconductor chip being fitted into the chip fit-in part 2b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップの固
定技術に関し、特に、半導体チップの外周側面を固定す
るリードフレームおよびそれを用いた半導体集積回路装
置ならびにその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip fixing technique, and more particularly to a lead frame for fixing the outer peripheral side surface of a semiconductor chip, a semiconductor integrated circuit device using the same, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
The present invention was studied by the present inventors upon completion, and its outline is as follows.

【0003】半導体集積回路装置の構成部材の1つであ
るリードフレームはチップ搭載部を有しており、半導体
チップの固定については種々の方法があるが、リードフ
レームのチップ搭載部に銀ペーストなどの接合剤を塗布
し、前記接合剤を介してチップ搭載部に半導体チップを
固定する方法が主である。
The lead frame, which is one of the constituent members of the semiconductor integrated circuit device, has a chip mounting portion. There are various methods for fixing the semiconductor chip, but silver paste or the like is used for the chip mounting portion of the lead frame. The main method is to apply the bonding agent (1) and fix the semiconductor chip to the chip mounting portion via the bonding agent.

【0004】なお、タブと呼ばれるチップ搭載部を備え
たリードフレームについては、特開昭55−21128
号公報に開示されている。
A lead frame having a chip mounting portion called a tab is disclosed in JP-A-55-21128.
No. 6,086,045.

【0005】[0005]

【発明が解決しようとする課題】ところが、前記した技
術においては、リードフレームのチップ搭載部に接合剤
などを介して半導体チップを固定するため、半導体集積
回路装置における半導体チップ周辺部の厚さは、リード
フレームのチップ搭載部、接合剤および半導体チップの
3つの部材の厚さの合計に、さらに、ボンディングワイ
ヤのアーチ高さや半導体チップ表裏面の樹脂部の厚さな
どを加えたものとなる。
However, in the above-mentioned technique, since the semiconductor chip is fixed to the chip mounting portion of the lead frame via the bonding agent or the like, the thickness of the peripheral portion of the semiconductor chip in the semiconductor integrated circuit device is In addition to the total thickness of the three members of the chip mounting portion of the lead frame, the bonding agent, and the semiconductor chip, the arch height of the bonding wire and the thickness of the resin portion on the front and back surfaces of the semiconductor chip are added.

【0006】したがって、薄形の半導体集積回路装置の
実現に際し、半導体チップ周辺部の厚さを薄くできない
ことが問題とされている。
Therefore, in realizing a thin semiconductor integrated circuit device, it is a problem that the thickness of the peripheral portion of the semiconductor chip cannot be reduced.

【0007】本発明の目的は、薄形化を実現するリード
フレームおよびそれを用いた半導体集積回路装置ならび
にその製造方法を提供することにある。
An object of the present invention is to provide a lead frame which realizes a thin structure, a semiconductor integrated circuit device using the same, and a manufacturing method thereof.

【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0010】すなわち、本発明によるリードフレーム
は、半導体チップを収容するチップ収容空間を形成しか
つ前記半導体チップの外周側面に当接するチップ嵌合部
が設けられているものである。
That is, the lead frame according to the present invention is provided with a chip fitting portion which forms a chip housing space for housing a semiconductor chip and is in contact with the outer peripheral side surface of the semiconductor chip.

【0011】これにより、半導体チップの固定をリード
フレームのチップ嵌合部との嵌合によってその外周側面
で行えるため、半導体チップの固定に際し、リードフレ
ームのチップ搭載部(タブ)が不必要になり、前記チッ
プ搭載部を取り除くことができる。
Since the semiconductor chip can be fixed on the outer peripheral side surface by fitting with the chip fitting portion of the lead frame, the chip mounting portion (tab) of the lead frame becomes unnecessary when fixing the semiconductor chip. The chip mounting part can be removed.

【0012】その結果、半導体集積回路装置を製造する
にあたり、半導体チップとその周辺部の厚さを薄くする
ことが可能になり、半導体集積回路装置の薄形化を実現
することができる。
As a result, in manufacturing the semiconductor integrated circuit device, it is possible to reduce the thickness of the semiconductor chip and its peripheral portion, and the semiconductor integrated circuit device can be made thinner.

【0013】なお、本発明によるリードフレームは、そ
のチップ嵌合部が、内周部が前記半導体チップの外周側
面に当接するチップ嵌合枠である。
In the lead frame according to the present invention, the chip fitting portion is a chip fitting frame whose inner peripheral portion abuts on the outer peripheral side surface of the semiconductor chip.

【0014】また、本発明による半導体集積回路装置
は、前記リードフレームのチップ嵌合部に形成したチッ
プ収容空間に前記半導体チップが収容され、かつ、前記
半導体チップの外周側面と前記チップ嵌合部とが当接し
て嵌合することにより前記半導体チップが固定されてい
るものである。
Further, in the semiconductor integrated circuit device according to the present invention, the semiconductor chip is accommodated in a chip accommodating space formed in the chip fitting portion of the lead frame, and the outer peripheral side surface of the semiconductor chip and the chip fitting portion are accommodated. The semiconductor chips are fixed by abutting and fitting.

【0015】さらに、本発明による半導体集積回路装置
の製造方法は、チップ収容空間を形成するチップ嵌合部
が設けられたリードフレームを準備し、前記リードフレ
ームの少なくともチップ嵌合部を加熱することにより前
記チップ収容空間の大きさを広げ、前記チップ収容空間
内に前記半導体チップを配置し、前記リードフレームの
温度が常温付近に戻るまで前記リードフレームを放置ま
たは冷却することにより前記チップ収容空間の大きさを
元の状態に戻し、前記半導体チップの外周側面と前記チ
ップ嵌合部とを嵌合させて前記半導体チップを固定する
ものである。
Further, in the method for manufacturing a semiconductor integrated circuit device according to the present invention, a lead frame provided with a chip fitting portion forming a chip housing space is prepared, and at least the chip fitting portion of the lead frame is heated. By expanding the size of the chip housing space, arranging the semiconductor chip in the chip housing space, by leaving or cooling the lead frame until the temperature of the lead frame returns to around room temperature The size is returned to the original state, and the outer peripheral side surface of the semiconductor chip and the chip fitting portion are fitted to fix the semiconductor chip.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0017】図1は本発明によるリードフレームの構造
の実施の形態の一例を示す部分平面図、図2は本発明の
リードフレームを用いた半導体チップの固定方法の実施
の形態の一例を示す拡大部分平面図、図3は図2に示す
半導体チップの固定方法におけるA−A断面の構造の実
施の形態の一例を示す拡大部分断面図、図4は本発明に
よる半導体集積回路装置の構造の実施の形態の一例を示
す断面図である。
FIG. 1 is a partial plan view showing an example of an embodiment of a lead frame structure according to the present invention, and FIG. 2 is an enlarged view showing an example of an embodiment of a semiconductor chip fixing method using the lead frame of the present invention. 3 is a partial plan view, FIG. 3 is an enlarged partial sectional view showing an example of an embodiment of the structure of the AA cross section in the method of fixing the semiconductor chip shown in FIG. 2, and FIG. FIG. 6 is a cross-sectional view showing an example of the form of FIG.

【0018】本実施の形態のリードフレーム2の構成に
ついて説明すると、半導体チップ1を収容するチップ収
容空間2aを形成しかつ半導体チップ1の外周側面1a
に当接するチップ嵌合部2bが設けられている。
Explaining the structure of the lead frame 2 of the present embodiment, a chip housing space 2a for housing the semiconductor chip 1 is formed and the outer peripheral side surface 1a of the semiconductor chip 1 is formed.
Is provided with a chip fitting portion 2b.

【0019】つまり、半導体チップ1をチップ嵌合部2
bに形成したチップ収容空間2aに収容して半導体チッ
プ1を固定するものである。
That is, the semiconductor chip 1 is attached to the chip fitting portion 2
The semiconductor chip 1 is fixed by being housed in the chip housing space 2a formed in b.

【0020】なお、本実施の形態によるリードフレーム
2のチップ嵌合部2bは、例えば、4つの嵌合部吊りリ
ード2gによって支持され、チップ嵌合部2bの内周部
2cが半導体チップ1の外周側面1aに当接するもので
あり、チップ嵌合部2bは枠状に形成されたチップ嵌合
枠2dである。
The chip fitting portion 2b of the lead frame 2 according to this embodiment is supported by, for example, four fitting portion suspension leads 2g, and the inner peripheral portion 2c of the chip fitting portion 2b is the semiconductor chip 1. The chip fitting portion 2b is to be in contact with the outer peripheral side surface 1a, and the chip fitting portion 2b is a frame-shaped chip fitting frame 2d.

【0021】次に、本実施の形態による半導体集積回路
装置の構成について説明する。
Next, the structure of the semiconductor integrated circuit device according to the present embodiment will be described.

【0022】なお、前記半導体集積回路装置は本実施の
形態のリードフレーム2を用いたものであり、リードフ
レーム2のチップ嵌合部2bに形成したチップ収容空間
2aに半導体チップ1が収容され、かつ、半導体チップ
1の外周側面1aとチップ嵌合部2bとが当接して嵌合
することにより半導体チップ1が固定されているもので
ある。
The semiconductor integrated circuit device uses the lead frame 2 of this embodiment, and the semiconductor chip 1 is housed in the chip housing space 2a formed in the chip fitting portion 2b of the lead frame 2. In addition, the semiconductor chip 1 is fixed by the outer peripheral side surface 1a of the semiconductor chip 1 and the chip fitting portion 2b abutting and fitting.

【0023】つまり、前記半導体集積回路装置はリード
フレーム2のチップ嵌合部2bに半導体チップ1が固定
され、かつ、半導体チップ1とその周辺部が封止されて
いるものである。
That is, in the semiconductor integrated circuit device, the semiconductor chip 1 is fixed to the chip fitting portion 2b of the lead frame 2, and the semiconductor chip 1 and its peripheral portion are sealed.

【0024】ここで、図4に示す半導体集積回路装置は
QFJ(Quad Flat J-leaded Package) タイプのもので
あるが、前記半導体集積回路装置は、リードフレーム2
のチップ嵌合部2bに半導体チップ1の外周側面1aを
固定するものであれば、他のタイプの半導体集積回路装
置であってもよい。
Here, the semiconductor integrated circuit device shown in FIG. 4 is of the QFJ (Quad Flat J-leaded Package) type, but the semiconductor integrated circuit device is the lead frame 2.
Other types of semiconductor integrated circuit devices may be used as long as they fix the outer peripheral side surface 1a of the semiconductor chip 1 to the chip fitting portion 2b.

【0025】図1および図4を用いて、前記半導体集積
回路装置の構成について説明すると、チップ収容空間2
aを形成するチップ嵌合部2bが設けられたリードフレ
ーム2と、リードフレーム2のリード部2eと半導体チ
ップ1の電極1bとを電気的に接続するボンディングワ
イヤ3と、半導体チップ1およびボンディングワイヤ3
さらにその周辺部を封止する封止部材4とからなるもの
である。
The structure of the semiconductor integrated circuit device will be described with reference to FIGS.
a lead frame 2 provided with a chip fitting portion 2b forming a, a bonding wire 3 for electrically connecting the lead portion 2e of the lead frame 2 and the electrode 1b of the semiconductor chip 1, the semiconductor chip 1 and the bonding wire. Three
Further, it comprises a sealing member 4 for sealing the peripheral portion thereof.

【0026】なお、ボンディングワイヤ3は、その代わ
りとしてはんだバンプなどを用いてもよい。
Instead of the bonding wire 3, a solder bump or the like may be used.

【0027】さらに、封止部材4は、例えば、熱硬化性
樹脂などである。
Further, the sealing member 4 is, for example, a thermosetting resin or the like.

【0028】次に、本実施の形態の半導体集積回路装置
の製造方法について説明する。
Next, a method of manufacturing the semiconductor integrated circuit device of this embodiment will be described.

【0029】まず、チップ収容空間2aを形成するチッ
プ嵌合部2bが設けられたリードフレーム2を準備す
る。
First, the lead frame 2 provided with the chip fitting portion 2b forming the chip housing space 2a is prepared.

【0030】この時、チップ収容空間2aの大きさは半
導体チップ1の外形サイズより、若干小さいものであ
る。
At this time, the size of the chip housing space 2a is slightly smaller than the outer size of the semiconductor chip 1.

【0031】その後、リードフレーム2の少なくともチ
ップ嵌合部2bを、あるいはリードフレーム2全体を加
熱する。
After that, at least the chip fitting portion 2b of the lead frame 2 or the entire lead frame 2 is heated.

【0032】これにより、チップ嵌合部2bであるチッ
プ嵌合枠2dに形成したチップ収容空間2aがチップ嵌
合枠2dの熱膨張によって広がる。
As a result, the chip housing space 2a formed in the chip fitting frame 2d, which is the chip fitting portion 2b, expands due to thermal expansion of the chip fitting frame 2d.

【0033】この状態で、チップ収容空間2a内に半導
体チップ1を配置する。
In this state, the semiconductor chip 1 is placed in the chip housing space 2a.

【0034】つまり、チップ嵌合部2bの内周部2cで
あるチップ嵌合枠2dの内周部2cと半導体チップ1の
外周側面1aとが対向するようにチップ収容空間2a内
に半導体チップ1を配置する。
That is, the semiconductor chip 1 is placed in the chip housing space 2a so that the inner peripheral portion 2c of the chip fitting frame 2d, which is the inner peripheral portion 2c of the chip fitting portion 2b, and the outer peripheral side surface 1a of the semiconductor chip 1 face each other. To place.

【0035】その後、リードフレーム2の温度が常温付
近に戻るまでリードフレーム2を放置または冷却する。
After that, the lead frame 2 is left standing or cooled until the temperature of the lead frame 2 returns to around room temperature.

【0036】これにより、チップ嵌合枠2dが冷えて収
縮し、チップ収容空間2aの大きさが加熱前の元の状態
(大きさ)に戻る。
As a result, the chip fitting frame 2d cools and contracts, and the size of the chip housing space 2a returns to the original state (size) before heating.

【0037】その結果、チップ嵌合枠2dの内周部2c
が縮んで半導体チップ1の外周側面1aに当接する。
As a result, the inner peripheral portion 2c of the chip fitting frame 2d is
Contracts and contacts the outer peripheral side surface 1a of the semiconductor chip 1.

【0038】つまり、半導体チップ1の外周側面1aと
チップ嵌合部2bとが嵌合し、これにより、半導体チッ
プ1をリードフレーム2のチップ嵌合部2bに固定する
ことができる。
That is, the outer peripheral side surface 1a of the semiconductor chip 1 and the chip fitting portion 2b are fitted to each other, whereby the semiconductor chip 1 can be fixed to the chip fitting portion 2b of the lead frame 2.

【0039】その後、半導体チップ1の電極1bとリー
ドフレーム2のリード部2eとをボンディングワイヤ3
によって電気的に接続し、さらに、半導体チップ1とそ
の周辺部を熱硬化性樹脂などの封止部材4によって封止
する。
After that, the electrode 1b of the semiconductor chip 1 and the lead portion 2e of the lead frame 2 are bonded to each other by the bonding wire 3
Then, the semiconductor chip 1 and its peripheral portion are sealed by a sealing member 4 such as a thermosetting resin.

【0040】これにより、本実施の形態による半導体集
積回路装置を製造することができる。
As a result, the semiconductor integrated circuit device according to this embodiment can be manufactured.

【0041】本実施の形態のリードフレームおよびそれ
を用いた半導体集積回路装置ならびにその製造方法によ
れば、以下のような作用効果が得られる。
According to the lead frame, the semiconductor integrated circuit device using the same and the method of manufacturing the same of the present embodiment, the following operational effects are obtained.

【0042】すなわち、リードフレーム2に、半導体チ
ップ1を収容するチップ収容空間2aを形成しかつ半導
体チップ1の外周側面1aに当接するチップ嵌合部2b
が設けられていることにより、半導体チップ1の固定を
リードフレーム2のチップ嵌合部2bとの嵌合によって
その外周側面1aで行えるため、半導体チップ1の固定
に際し、リードフレーム2のタブと呼ばれるチップ搭載
部が不必要になり、前記チップ搭載部を取り除くことが
できる。
That is, the chip fitting portion 2b which forms the chip housing space 2a for housing the semiconductor chip 1 in the lead frame 2 and abuts on the outer peripheral side surface 1a of the semiconductor chip 1.
Since the semiconductor chip 1 is fixed on the outer peripheral side surface 1a by fitting with the chip fitting portion 2b of the lead frame 2, it is called a tab of the lead frame 2 when fixing the semiconductor chip 1. The chip mounting part becomes unnecessary, and the chip mounting part can be removed.

【0043】これにより、半導体集積回路装置を製造す
るにあたり、半導体チップ1とその周辺部の厚さを薄く
することが可能になり、半導体集積回路装置の薄形化を
実現することができる。
Thus, in manufacturing the semiconductor integrated circuit device, it is possible to reduce the thickness of the semiconductor chip 1 and its peripheral portion, and the semiconductor integrated circuit device can be thinned.

【0044】さらに、リードフレーム2のチップ嵌合部
2bは、その内周部2cが半導体チップ1の外周側面1
aに当接するチップ嵌合枠2dであることにより、チッ
プ嵌合部2bを加熱してチップ嵌合部2bの熱伸縮を用
いてチップ嵌合部2bが形成するチップ収容空間2aに
半導体チップ1を収容することができる。
Further, the inner peripheral portion 2c of the chip fitting portion 2b of the lead frame 2 is the outer peripheral side surface 1 of the semiconductor chip 1.
Since the chip fitting frame 2d is in contact with a, the semiconductor chip 1 is placed in the chip housing space 2a formed by the chip fitting part 2b by heating the chip fitting part 2b and using thermal expansion and contraction of the chip fitting part 2b. Can be accommodated.

【0045】これにより、半導体チップ1の外周側面1
aとチップ嵌合部2bとを嵌合させて半導体チップ1を
固定することができる。
As a result, the outer peripheral side surface 1 of the semiconductor chip 1 is
The semiconductor chip 1 can be fixed by fitting a with the chip fitting portion 2b.

【0046】その結果、銀ペーストや熱硬化性樹脂など
の接合剤9(後で説明する図9参照)を用いなくても半
導体チップ1を固定することができるため、リードフレ
ーム2の前記チップ搭載部と合わせて前記接合剤9も取
り除くことができる。
As a result, since the semiconductor chip 1 can be fixed without using the bonding agent 9 (see FIG. 9 described later) such as silver paste or thermosetting resin, the lead frame 2 can be mounted on the chip. The bonding agent 9 can also be removed together with the parts.

【0047】したがって、半導体集積回路装置を製造す
るにあたり、半導体チップ1とその周辺部の厚さをさら
に薄くすることが可能になり、半導体集積回路装置の薄
形化を実現することができる。
Therefore, in manufacturing the semiconductor integrated circuit device, it is possible to further reduce the thickness of the semiconductor chip 1 and its peripheral portion, and the semiconductor integrated circuit device can be made thinner.

【0048】また、リードフレーム2の前記チップ搭載
部と合わせて前記接合剤9も取り除くことができるた
め、ボンディングワイヤ3のアーチ高さ3aに関しての
制約条件を緩和することが可能になり、半導体集積回路
装置の製造性を向上させることができる。
Further, since the bonding agent 9 can be removed together with the chip mounting portion of the lead frame 2, it becomes possible to relax the constraint condition regarding the arch height 3a of the bonding wire 3 and the semiconductor integrated circuit. The manufacturability of the circuit device can be improved.

【0049】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the present inventor has been specifically described based on the embodiment of the invention, the invention is not limited to the embodiment of the invention, and does not depart from the gist of the invention. It goes without saying that various changes can be made with.

【0050】例えば、前記実施の形態による半導体集積
回路装置の製造方法では、リードフレームのチップ嵌合
部が枠状に形成されたチップ嵌合枠であるため、リード
フレームを加熱することにより前記チップ嵌合枠を熱伸
縮させてチップ嵌合部に半導体チップを収容して固定す
るものであったが、図5に示す他の実施の形態による半
導体チップの固定方法のように、半導体チップ1の外周
側面1aを傾斜面1cとし、リードフレーム2のチップ
嵌合部2bと半導体チップ1の傾斜面1cとを嵌合させ
て半導体チップ1を固定するものであってもよい。
For example, in the method of manufacturing a semiconductor integrated circuit device according to the above-mentioned embodiment, since the chip fitting portion of the lead frame is a chip fitting frame formed in a frame shape, the chip is heated by heating the chip. Although the semiconductor frame is accommodated and fixed in the chip fitting portion by thermally expanding and contracting the fitting frame, as in the semiconductor chip fixing method according to another embodiment shown in FIG. The outer peripheral side surface 1a may be the inclined surface 1c, and the chip fitting portion 2b of the lead frame 2 and the inclined surface 1c of the semiconductor chip 1 may be fitted to fix the semiconductor chip 1.

【0051】この場合の半導体集積回路装置の製造方法
を図1および図5を用いて説明する。
A method of manufacturing the semiconductor integrated circuit device in this case will be described with reference to FIGS.

【0052】まず、粘着シート5に貼付された半導体ウ
ェハ6のダイシング時に、刃形状がV字をなすブレード
7を用いて半導体ウェハ6を切断する。
First, at the time of dicing the semiconductor wafer 6 attached to the adhesive sheet 5, the semiconductor wafer 6 is cut using the blade 7 having a V-shaped blade.

【0053】これにより、半導体チップ1の外周側面1
aを傾斜面1cとすることができる。
As a result, the outer peripheral side surface 1 of the semiconductor chip 1 is
The a can be the inclined surface 1c.

【0054】さらに、チップ収容空間2aを形成するチ
ップ嵌合部2bが設けられたリードフレーム2を準備す
る。
Further, the lead frame 2 provided with the chip fitting portion 2b forming the chip housing space 2a is prepared.

【0055】この時、チップ収容空間2aの大きさは、
半導体チップ1の傾斜面1cにおける高さ方向の中央付
近の外周全体の大きさとほぼ同じに形成しておく。
At this time, the size of the chip housing space 2a is
The size of the entire outer periphery of the inclined surface 1c of the semiconductor chip 1 in the vicinity of the center in the height direction is formed to be substantially the same.

【0056】その後、半導体チップ1の表面1dまたは
裏面1eのうち面積の小さい面側(この場合、表面1d
側)から半導体チップ1をリードフレーム2のチップ収
容空間2aに挿入することによって、半導体チップ1の
外周側面1aとチップ嵌合部2bとを嵌合させる。
After that, one of the front surface 1d and the back surface 1e of the semiconductor chip 1 having the smaller area (in this case, the front surface 1d
By inserting the semiconductor chip 1 into the chip housing space 2a of the lead frame 2 from the side), the outer peripheral side surface 1a of the semiconductor chip 1 and the chip fitting portion 2b are fitted together.

【0057】その結果、半導体チップ1を固定すること
ができる。
As a result, the semiconductor chip 1 can be fixed.

【0058】また、半導体チップの固定については、図
6、図7、図8または図9に示す本発明の他の実施の形
態による半導体チップの固定方法を用いてもよい。
For fixing the semiconductor chip, the semiconductor chip fixing method according to another embodiment of the present invention shown in FIG. 6, FIG. 7, FIG. 8 or FIG. 9 may be used.

【0059】図6に示すリードフレーム2は、コイニン
グなどの加工によってリードフレーム2のチップ嵌合部
2bの内周部2cにテーパを付けるものであり、図5に
示した外周側面1aを傾斜面1cとした半導体チップ1
を、内周部2cに前記テーパを有したチップ嵌合部2b
に嵌合させるものである。
In the lead frame 2 shown in FIG. 6, the inner peripheral portion 2c of the chip fitting portion 2b of the lead frame 2 is tapered by processing such as coining, and the outer peripheral side surface 1a shown in FIG. 1c semiconductor chip 1
Is the tip fitting portion 2b having the taper on the inner peripheral portion 2c.
It is to be fitted to.

【0060】これにより、チップ嵌合部2bに前記テー
パを有した内周部2cと半導体チップ1の外周側面1a
の傾斜面1cとが嵌合するため、半導体チップ1の固定
をさらに強化することができる。
Thus, the tapered inner peripheral portion 2c of the chip fitting portion 2b and the outer peripheral side surface 1a of the semiconductor chip 1 are provided.
Since the slanted surface 1c is fitted, the fixing of the semiconductor chip 1 can be further strengthened.

【0061】図7に示すリードフレーム2は、図6に示
したリードフレーム2を用いて、フラットな外周側面1
aを有する半導体チップ1と内周部2cに前記テーパを
有したチップ嵌合部2bとを嵌合させるものである。
The lead frame 2 shown in FIG. 7 is the same as the lead frame 2 shown in FIG.
The semiconductor chip 1 having a and the inner peripheral portion 2c are fitted with the tapered chip fitting portion 2b.

【0062】これにより、フラットな外周側面1aを有
する半導体チップ1であってもチップ嵌合部2bに固定
することができる。
As a result, even the semiconductor chip 1 having the flat outer peripheral side surface 1a can be fixed to the chip fitting portion 2b.

【0063】図8に示すリードフレーム2は、外周側面
1aに段差が設けられた半導体チップ1をリードフレー
ム2のチップ嵌合部2bに嵌合させるものである。
In the lead frame 2 shown in FIG. 8, the semiconductor chip 1 having a step on the outer peripheral side surface 1a is fitted to the chip fitting portion 2b of the lead frame 2.

【0064】つまり、半導体チップ1のダイシング時に
おいて、図5に示したブレード7を使用する際に、刃
(この場合の刃の形状はV字ではなくフラットなもの)
の厚さを2種類に使い分けて切断し(図5に示す半導体
ウェハ6の切断工程時に厚い刃のブレード7と薄い刃の
ブレード7との2工程に分けて切断する)、半導体チッ
プ1の外周側面1aに段差を付けるものである。
That is, when the blade 7 shown in FIG. 5 is used during dicing of the semiconductor chip 1, a blade (the shape of the blade in this case is not V-shaped but flat)
The thickness of the semiconductor chip 1 is divided into two types (the semiconductor wafer 6 shown in FIG. 5 is cut in two steps, a thick blade 7 and a thin blade 7 in the cutting step), and the outer periphery of the semiconductor chip 1 is cut. The side surface 1a is provided with a step.

【0065】これにより、リードフレーム2のチップ嵌
合部2bの内周部2cがフラットな面を有している場合
であっても、半導体チップ1の外周側面1aとリードフ
レーム2のチップ嵌合部2bとを嵌合させて半導体チッ
プ1を固定できる。
As a result, even when the inner peripheral portion 2c of the chip fitting portion 2b of the lead frame 2 has a flat surface, the outer peripheral side surface 1a of the semiconductor chip 1 and the chip fitting of the lead frame 2 are joined together. The semiconductor chip 1 can be fixed by fitting the portion 2b.

【0066】図9に示すリードフレーム2では、図2に
示したリードフレーム2のチップ嵌合部2bに半導体チ
ップ1の外周側面1aを嵌合させて固定する際に、半導
体チップ1の外周側面1aとチップ嵌合部2bとの接触
部8に銀ペーストや熱硬化性樹脂などの接合剤9を塗布
するものである。
In the lead frame 2 shown in FIG. 9, when the outer peripheral side surface 1a of the semiconductor chip 1 is fitted and fixed to the chip fitting portion 2b of the lead frame 2 shown in FIG. 2, the outer peripheral side surface of the semiconductor chip 1 is fixed. A bonding agent 9 such as a silver paste or a thermosetting resin is applied to the contact portion 8 between the 1a and the chip fitting portion 2b.

【0067】これにより、半導体チップ1の固定をより
強化することができる。
As a result, the fixing of the semiconductor chip 1 can be further strengthened.

【0068】また、前記実施の形態においては、リード
フレーム2のチップ嵌合部2bが枠状に形成されたチッ
プ嵌合枠2dの場合を説明したが、図10および図11
に示す他の実施の形態のリードフレーム2のように、リ
ードフレーム2のチップ嵌合部2bと半導体チップ1の
外周側面1aとを嵌合させて半導体チップ1を固定する
ものであれば、枠形状は四角形に限らず他の形状であっ
てもよく、さらに、チップ嵌合部2bは枠形状以外の形
のものであってもよい。
Further, in the above embodiment, the case where the chip fitting portion 2b of the lead frame 2 is the chip fitting frame 2d formed in a frame shape has been described, but FIGS.
As in the lead frame 2 of the other embodiment shown in FIG. 2, as long as the semiconductor chip 1 is fixed by fitting the chip fitting portion 2b of the lead frame 2 and the outer peripheral side surface 1a of the semiconductor chip 1, the frame The shape is not limited to a quadrangle, but may be another shape, and the tip fitting portion 2b may have a shape other than the frame shape.

【0069】例えば、チップ嵌合部2bは枠のようにつ
ながっていなくてもよく、この場合の一例を図10およ
び図11に示す。
For example, the chip fitting portion 2b may not be connected like a frame, and an example of this case is shown in FIGS.

【0070】図10に示すリードフレーム2では、チッ
プ嵌合部2bは相互に対向する2つの嵌合収容部2fか
らなり、前記2つの嵌合収容部2fが半導体チップ1の
対向する2つの外周側面1aに当接するように配置され
ている。
In the lead frame 2 shown in FIG. 10, the chip fitting portion 2b is composed of two fitting accommodating portions 2f that face each other, and the two fitting accommodating portions 2f are two outer peripheries of the semiconductor chip 1 that face each other. It is arranged so as to contact the side surface 1a.

【0071】これにより、前記実施の形態のリードフレ
ーム2と同様に、リードフレーム2のチップ嵌合部2b
すなわち2つの嵌合収容部2fと半導体チップ1の外周
側面1aとを嵌合させて半導体チップ1をリードフレー
ム2に固定することができる。
As a result, similar to the lead frame 2 of the above-described embodiment, the chip fitting portion 2b of the lead frame 2 is formed.
That is, the semiconductor chip 1 can be fixed to the lead frame 2 by fitting the two fitting accommodating portions 2 f and the outer peripheral side surface 1 a of the semiconductor chip 1.

【0072】また、図11に示すリードフレーム2で
は、チップ嵌合部2bは半導体チップ1の対角線上で相
互に対向する4つの嵌合収容部2fからなり、前記4つ
の嵌合収容部2fが半導体チップ1の4つの外周角部側
面1fに当接するように配置されている。
Further, in the lead frame 2 shown in FIG. 11, the chip fitting portion 2b is composed of four fitting housing portions 2f which are opposed to each other on a diagonal line of the semiconductor chip 1, and the four fitting housing portions 2f are formed. The semiconductor chip 1 is arranged so as to come into contact with the four outer peripheral corner side faces 1f.

【0073】これにより、前記実施の形態のリードフレ
ーム2と同様に、リードフレーム2のチップ嵌合部2b
すなわち4つの嵌合収容部2fと半導体チップ1の外周
角部側面1fとを嵌合させて半導体チップ1をリードフ
レーム2に固定することができる。
As a result, like the lead frame 2 of the above-described embodiment, the chip fitting portion 2b of the lead frame 2 is formed.
That is, it is possible to fix the semiconductor chip 1 to the lead frame 2 by fitting the four fitting accommodating portions 2f and the outer peripheral corner side surfaces 1f of the semiconductor chip 1.

【0074】なお、図9に示した半導体チップ1の外周
側面1aとチップ嵌合部2bとの接触部8に接合剤9を
塗布する半導体チップ1の固定方法に関しては、図3、
図5、図6、図7または図8に示したリードフレーム2
と半導体チップ1との固定においても、さらに、図10
および図11に示したリードフレーム2においても、接
合剤9を塗布する方法と併用できることは言うまでもな
い。
The fixing method of the semiconductor chip 1 in which the bonding agent 9 is applied to the contact portion 8 between the outer peripheral side surface 1a of the semiconductor chip 1 and the chip fitting portion 2b shown in FIG.
The lead frame 2 shown in FIG. 5, FIG. 6, FIG. 7 or FIG.
When fixing the semiconductor chip 1 to the semiconductor chip 1, as shown in FIG.
It goes without saying that the lead frame 2 shown in FIG. 11 can also be used in combination with the method of applying the bonding agent 9.

【0075】[0075]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0076】(1).リードフレームに、半導体チップ
を収容するチップ収容空間を形成しかつ半導体チップの
外周側面に当接するチップ嵌合部が設けられていること
により、半導体チップの固定をその外周側面で行えるた
め、半導体チップの固定に際し、リードフレームのチッ
プ搭載部(タブ)が不必要になり、前記チップ搭載部を
取り除くことができる。これにより、半導体集積回路装
置を製造するにあたり、半導体チップとその周辺部の厚
さを薄くすることが可能になり、半導体集積回路装置の
薄形化を実現することができる。
(1). Since the lead frame is provided with the chip fitting portion that forms the chip housing space for housing the semiconductor chip and is in contact with the outer peripheral side surface of the semiconductor chip, the semiconductor chip can be fixed on the outer peripheral side surface. At the time of fixing, the chip mounting portion (tab) of the lead frame becomes unnecessary, and the chip mounting portion can be removed. As a result, when manufacturing a semiconductor integrated circuit device, it is possible to reduce the thickness of the semiconductor chip and its peripheral portion, and it is possible to realize a thin semiconductor integrated circuit device.

【0077】(2).リードフレームのチップ嵌合部
が、その内周部が半導体チップの外周側面に当接するチ
ップ嵌合枠であることにより、チップ嵌合部を加熱し、
チップ嵌合部の熱伸縮を利用して半導体チップを固定す
ることができる。これにより、接合剤を用いなくても半
導体チップを固定できるため、リードフレームのチップ
搭載部と合わせて接合剤も取り除くことができる。その
結果、半導体集積回路装置を製造するにあたり、半導体
チップとその周辺部の厚さをさらに薄くすることが可能
になり、半導体集積回路装置の薄形化を実現することが
できる。
(2). Since the chip fitting portion of the lead frame is a chip fitting frame whose inner peripheral portion abuts the outer peripheral side surface of the semiconductor chip, heats the chip fitting portion,
The semiconductor chip can be fixed by utilizing the thermal expansion and contraction of the chip fitting portion. As a result, the semiconductor chip can be fixed without using a bonding agent, so that the bonding agent can be removed together with the chip mounting portion of the lead frame. As a result, in manufacturing the semiconductor integrated circuit device, the thickness of the semiconductor chip and its peripheral portion can be further reduced, and the semiconductor integrated circuit device can be thinned.

【0078】(3).リードフレームのチップ搭載部と
合わせて接合剤も取り除くことができるため、ボンディ
ングワイヤのアーチ高さに関しての制約条件を緩和する
ことが可能になり、半導体集積回路装置の製造性を向上
させることができる。
(3). Since the bonding agent can also be removed together with the chip mounting portion of the lead frame, the constraint condition regarding the arch height of the bonding wire can be relaxed, and the manufacturability of the semiconductor integrated circuit device can be improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるリードフレームの構造の実施の形
態の一例を示す部分平面図である。
FIG. 1 is a partial plan view showing an example of an embodiment of a lead frame structure according to the present invention.

【図2】本発明によるリードフレームを用いた半導体チ
ップの固定方法の実施の形態の一例を示す拡大部分平面
図である。
FIG. 2 is an enlarged partial plan view showing an example of an embodiment of a method of fixing a semiconductor chip using a lead frame according to the present invention.

【図3】図2に示す半導体チップの固定方法におけるA
−A断面の構造の実施の形態の一例を示す拡大部分断面
図である。
FIG. 3A in the method of fixing a semiconductor chip shown in FIG.
It is an expanded partial sectional view showing an example of an embodiment of a structure of a -A section.

【図4】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す断面図である。
FIG. 4 is a sectional view showing an example of an embodiment of a structure of a semiconductor integrated circuit device according to the present invention.

【図5】本発明の他の実施の形態である半導体チップの
固定方法の一例を示す図であり、(a)はその拡大部分
断面図、(b)は半導体ウェハを切断するブレードの刃
形状を示す部分断面図である。
5A and 5B are views showing an example of a semiconductor chip fixing method according to another embodiment of the present invention, in which FIG. 5A is an enlarged partial sectional view thereof, and FIG. 5B is a blade shape of a blade for cutting a semiconductor wafer. FIG.

【図6】本発明の他の実施の形態である半導体チップの
固定方法の一例を示す拡大部分断面図である。
FIG. 6 is an enlarged partial sectional view showing an example of a method of fixing a semiconductor chip according to another embodiment of the present invention.

【図7】本発明の他の実施の形態である半導体チップの
固定方法の一例を示す拡大部分断面図である。
FIG. 7 is an enlarged partial sectional view showing an example of a method of fixing a semiconductor chip according to another embodiment of the present invention.

【図8】本発明の他の実施の形態である半導体チップの
固定方法の一例を示す拡大部分断面図である。
FIG. 8 is an enlarged partial sectional view showing an example of a method of fixing a semiconductor chip according to another embodiment of the present invention.

【図9】本発明の他の実施の形態である半導体チップの
固定方法の一例を示す拡大部分断面図である。
FIG. 9 is an enlarged partial sectional view showing an example of a method of fixing a semiconductor chip according to another embodiment of the present invention.

【図10】本発明の他の実施の形態であるリードフレー
ムの構造の一例を示す拡大部分平面図である。
FIG. 10 is an enlarged partial plan view showing an example of the structure of a lead frame which is another embodiment of the present invention.

【図11】本発明の他の実施の形態であるリードフレー
ムの構造の一例を示す拡大部分平面図である。
FIG. 11 is an enlarged partial plan view showing an example of the structure of a lead frame which is another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体チップ 1a 外周側面 1b 電極 1c 傾斜面 1d 表面 1e 裏面 1f 外周角部側面 2 リードフレーム 2a チップ収容空間 2b チップ嵌合部 2c 内周部 2d チップ嵌合枠 2e リード部 2f 嵌合収容部 2g 嵌合部吊りリード 3 ボンディングワイヤ 3a アーチ高さ 4 封止部材 5 粘着シート 6 半導体ウェハ 7 ブレード 8 接触部 9 接合剤 DESCRIPTION OF SYMBOLS 1 semiconductor chip 1a outer peripheral side surface 1b electrode 1c inclined surface 1d front surface 1e back surface 1f outer peripheral corner side surface 2 lead frame 2a chip accommodating space 2b chip fitting portion 2c inner peripheral portion 2d chip fitting frame 2e lead portion 2f fitting accommodating portion 2g Fitting part suspension lead 3 Bonding wire 3a Arch height 4 Sealing member 5 Adhesive sheet 6 Semiconductor wafer 7 Blade 8 Contact part 9 Bonding agent

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップを固定するリードフレーム
であって、前記半導体チップを収容するチップ収容空間
を形成しかつ前記半導体チップの外周側面に当接するチ
ップ嵌合部が設けられていることを特徴とするリードフ
レーム。
1. A lead frame for fixing a semiconductor chip, comprising a chip fitting portion for forming a chip housing space for housing the semiconductor chip and abutting on an outer peripheral side surface of the semiconductor chip. And lead frame.
【請求項2】 請求項1記載のリードフレームであっ
て、前記チップ嵌合部は、内周部が前記半導体チップの
外周側面に当接するチップ嵌合枠であることを特徴とす
るリードフレーム。
2. The lead frame according to claim 1, wherein the chip fitting portion is a chip fitting frame whose inner peripheral portion abuts an outer peripheral side surface of the semiconductor chip.
【請求項3】 請求項1記載のリードフレームであっ
て、前記チップ嵌合部は相互に対向する2つの嵌合収容
部からなり、前記2つの嵌合収容部が前記半導体チップ
の対向する2つの外周側面に当接するように配置されて
いることを特徴とするリードフレーム。
3. The lead frame according to claim 1, wherein the chip fitting portion is composed of two fitting accommodating portions facing each other, and the two fitting accommodating portions are opposed to each other in the semiconductor chip. A lead frame, which is arranged so as to abut on two outer peripheral side surfaces.
【請求項4】 請求項1記載のリードフレームであっ
て、前記チップ嵌合部は前記半導体チップの対角線上で
相互に対向する4つの嵌合収容部からなり、前記4つの
嵌合収容部が前記半導体チップの4つの外周角部側面に
当接するように配置されていることを特徴とするリード
フレーム。
4. The lead frame according to claim 1, wherein the chip fitting portion is composed of four fitting accommodating portions that are opposed to each other on a diagonal line of the semiconductor chip, and the four fitting accommodating portions are formed. A lead frame, which is arranged so as to come into contact with the four side surfaces of the outer peripheral corners of the semiconductor chip.
【請求項5】 請求項1,2,3または4記載のリード
フレームを用いた半導体集積回路装置であって、前記リ
ードフレームのチップ嵌合部に形成したチップ収容空間
に前記半導体チップが収容され、かつ、前記半導体チッ
プの外周側面と前記チップ嵌合部とが当接して嵌合する
ことにより前記半導体チップが固定されていることを特
徴とする半導体集積回路装置。
5. A semiconductor integrated circuit device using the lead frame according to claim 1, 2, 3 or 4, wherein the semiconductor chip is housed in a chip housing space formed in a chip fitting portion of the lead frame. Further, the semiconductor integrated circuit device is characterized in that the semiconductor chip is fixed by abutting and fitting the outer peripheral side surface of the semiconductor chip and the chip fitting portion.
【請求項6】 請求項5記載の半導体集積回路装置の製
造方法であって、 前記チップ収容空間を形成するチップ嵌合部が設けられ
たリードフレームを準備し、 前記リードフレームの少なくともチップ嵌合部を加熱す
ることにより、前記チップ収容空間の大きさを広げ、 前記チップ収容空間内に前記半導体チップを配置し、 前記リードフレームの温度が常温付近に戻るまで前記リ
ードフレームを放置または冷却することにより、前記チ
ップ収容空間の大きさを元の状態に戻し、 前記半導体チップの外周側面と前記チップ嵌合部とを嵌
合させて前記半導体チップを固定することを特徴とする
半導体集積回路装置の製造方法。
6. The method of manufacturing a semiconductor integrated circuit device according to claim 5, wherein a lead frame provided with a chip fitting portion forming the chip housing space is prepared, and at least the chip fitting of the lead frame is performed. By expanding the size of the chip housing space by heating a portion, arranging the semiconductor chip in the chip housing space, and leaving or cooling the lead frame until the temperature of the lead frame returns to around room temperature. The size of the chip housing space is returned to the original state, and the semiconductor chip is fixed by fitting the outer peripheral side surface of the semiconductor chip and the chip fitting portion to each other. Production method.
【請求項7】 請求項5記載の半導体集積回路装置の製
造方法であって、 半導体ウェハのダイシング時に刃形状がV字をなすブレ
ードを用いて前記半導体ウェハを切断することにより、
前記半導体チップの外周側面を傾斜面とし、 前記チップ収容空間を形成するチップ嵌合部が設けられ
たリードフレームを準備し、 前記半導体チップの表裏面のうち面積の小さい面側から
前記リードフレームのチップ収容空間に挿入することに
より、前記半導体チップの外周側面と前記チップ嵌合部
とを嵌合させて前記半導体チップを固定することを特徴
とする半導体集積回路装置の製造方法。
7. The method for manufacturing a semiconductor integrated circuit device according to claim 5, wherein the dicing of the semiconductor wafer is performed by cutting the semiconductor wafer with a blade having a V-shaped blade shape.
An outer peripheral side surface of the semiconductor chip is an inclined surface, and a lead frame provided with a chip fitting portion forming the chip housing space is prepared. A method for manufacturing a semiconductor integrated circuit device, characterized in that the semiconductor chip is fixed by fitting the outer peripheral side surface of the semiconductor chip and the chip fitting part by inserting the chip into the chip housing space.
【請求項8】 請求項6または7記載の半導体集積回路
装置の製造方法であって、前記半導体チップの外周側面
と前記チップ嵌合部とを嵌合させて前記半導体チップを
固定する際に、前記半導体チップの外周側面と前記チッ
プ嵌合部との接触部に接合剤を塗布することを特徴とす
る半導体集積回路装置の製造方法。
8. The method for manufacturing a semiconductor integrated circuit device according to claim 6, wherein when fixing the semiconductor chip by fitting the outer peripheral side surface of the semiconductor chip and the chip fitting portion, A method of manufacturing a semiconductor integrated circuit device, comprising applying a bonding agent to a contact portion between an outer peripheral side surface of the semiconductor chip and the chip fitting portion.
JP28951095A 1995-11-08 1995-11-08 Lead frame, semiconductor integrated circuit device using it and its manufacture Pending JPH09134993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28951095A JPH09134993A (en) 1995-11-08 1995-11-08 Lead frame, semiconductor integrated circuit device using it and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28951095A JPH09134993A (en) 1995-11-08 1995-11-08 Lead frame, semiconductor integrated circuit device using it and its manufacture

Publications (1)

Publication Number Publication Date
JPH09134993A true JPH09134993A (en) 1997-05-20

Family

ID=17744208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28951095A Pending JPH09134993A (en) 1995-11-08 1995-11-08 Lead frame, semiconductor integrated circuit device using it and its manufacture

Country Status (1)

Country Link
JP (1) JPH09134993A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181225A (en) * 1995-12-14 1997-07-11 Samsung Electron Co Ltd Semiconductor chip package and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181225A (en) * 1995-12-14 1997-07-11 Samsung Electron Co Ltd Semiconductor chip package and manufacture thereof

Similar Documents

Publication Publication Date Title
JP3526731B2 (en) Semiconductor device and manufacturing method thereof
JP3521758B2 (en) Method for manufacturing semiconductor device
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH0740600B2 (en) Semiconductor device
JPH08330508A (en) Semiconductor integrated circuit and its manufacturing method
JPH08111491A (en) Semiconductor device
JPH10270626A (en) Semiconductor device and manufacture thereof
JP2000173952A (en) Semiconductor device and its manufacture
JPH10335577A (en) Semiconductor device and its manufacture
JP3232698B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH09134993A (en) Lead frame, semiconductor integrated circuit device using it and its manufacture
JP3575945B2 (en) Method for manufacturing semiconductor device
JP4317665B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3688760B2 (en) Resin package type semiconductor device and manufacturing method thereof
JP3022910B2 (en) Method for manufacturing semiconductor device
US7414303B2 (en) Lead on chip semiconductor package
JPH05315540A (en) Semiconductor device
JPH08130267A (en) Resin sealed semiconductor package, resin sealed semiconductor device and manufacture thereof
JP2800806B2 (en) Semiconductor device and manufacturing method thereof
JP3345759B2 (en) Semiconductor device and method of manufacturing the same
JPH05275570A (en) Semiconductor device
JPH10112475A (en) Semiconductor device and manufacture of semiconductor device
JPH0817962A (en) Semiconductor device and package
JPH05235260A (en) Semiconductor device
JPH06268144A (en) Semiconductor integrated circuit device