JPH09134914A - Formation of element isolation region - Google Patents

Formation of element isolation region

Info

Publication number
JPH09134914A
JPH09134914A JP28904595A JP28904595A JPH09134914A JP H09134914 A JPH09134914 A JP H09134914A JP 28904595 A JP28904595 A JP 28904595A JP 28904595 A JP28904595 A JP 28904595A JP H09134914 A JPH09134914 A JP H09134914A
Authority
JP
Japan
Prior art keywords
substrate
element isolation
isolation region
pattern
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28904595A
Other languages
Japanese (ja)
Inventor
Michiko Yamauchi
美知子 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28904595A priority Critical patent/JPH09134914A/en
Publication of JPH09134914A publication Critical patent/JPH09134914A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an improved LOCOS (local oxidation of silicon) method, which suppresses the generation of a bird's beak and can enhance the flatness of the surfaces of element isolation regions. SOLUTION: This method forms an antireflection pattern 13a consisting of a silicon nitride film on a substrate 11 consisting of silicon via a pad oxide film 12, introduces fluorine ions and oxidation ions in the surface layer of the substrate 11 by an ion-implantation using the pattern 13a as a mask, then, performs a heat treatment of the substrate 11 and oxidizing and fluorinate selectively the surface layer parts, which are exposed through the pattern 13a, of the substrate 11 to form element isolation regions 16 consisting of a silicon fluorooxide film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
工程において、基板の素子形成面側に素子分離領域を形
成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an element isolation region on the element formation surface side of a substrate in a semiconductor device manufacturing process.

【0002】[0002]

【従来の技術】半導体装置の製造工程では、例えば以下
に示すLOCOS(Local Oxidationof Silicon) 法に
よってシリコンからなる基板表面の素子形成領域間に素
子分離領域を形成している。上記LOCOS法は、先
ず、リソグラフィー法とこれに続くエッチング加工とに
よって、基板上にパッド酸化膜を介して窒化シリコンか
らなる酸化防止パターンを形成する。この酸化防止パタ
ーンは、基板の素子形成領域上を覆う状態で形成され
る。次に、上記酸化防止パターンをマスクに用いて上記
基板表面の熱酸化処理を行う。これによって、酸化防止
パターンから露出する基板の表層部分に酸化膜を成長さ
せ、当該酸化膜からなる素子分離膜を形成する。
2. Description of the Related Art In a semiconductor device manufacturing process, element isolation regions are formed between element formation regions on a substrate surface made of silicon by, for example, the following LOCOS (Local Oxidation of Silicon) method. In the LOCOS method, first, an anti-oxidation pattern made of silicon nitride is formed on a substrate via a pad oxide film by a lithography method and an etching process that follows. The anti-oxidation pattern is formed so as to cover the element formation region of the substrate. Next, a thermal oxidation process is performed on the surface of the substrate using the anti-oxidation pattern as a mask. As a result, an oxide film is grown on the surface layer portion of the substrate exposed from the oxidation prevention pattern, and an element isolation film made of the oxide film is formed.

【0003】上記LOCOS法やこれを改良した様々な
改良LOCOS法によって素子分離領域を形成すること
によって、当該素子分離領域を挟んだ両側に配置される
素子間に寄生MOSTrが形成されることが防止でき
る。そして、その素子分離能力は、分離領域幅や分離膜
厚の値を大きくすることによって向上させることができ
る。
By forming the element isolation region by the LOCOS method or various improved LOCOS methods improved from the LOCOS method, formation of a parasitic MOSTr between elements arranged on both sides of the element isolation region is prevented. it can. Then, the element isolation capability can be improved by increasing the values of the isolation region width and the isolation film thickness.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記素子分離
領域の形成方法では、基板の表面に部分的に酸化膜を成
長させるため、当該基板の表面が凹凸形状になる。そし
て、例えば、素子分離領域を形成した後の工程で、上記
基板上に配線パターンを形成するためのリソグラフィー
を行うと、素子分離領域の凸状段差の肩部において露光
光の干渉に起因するノッチ(くびれ)を有するレジスト
パターンが形成される。このため、このレジストパター
ンをマスクに用いたエッチングで形成される配線パター
ンもノッチを有するのもになる。そして、配線パターン
が微細化する程このノッチが配線パターンに及ぼす影響
が大きくなり、対には配線切れに至る場合もある。した
がって、半導体素子の微細化を進めるためには、上記素
子分離領域の膜厚を薄くして基板表面の段差を軽減する
ことが要求されている。
However, in the above-described method for forming the element isolation region, since the oxide film is partially grown on the surface of the substrate, the surface of the substrate becomes uneven. Then, for example, when lithography for forming a wiring pattern on the substrate is performed in a step after the element isolation region is formed, a notch due to the interference of exposure light is formed in the shoulder of the convex step of the element isolation region. A resist pattern having (constriction) is formed. Therefore, the wiring pattern formed by etching using this resist pattern as a mask also has a notch. Then, as the wiring pattern becomes finer, the influence of the notch on the wiring pattern becomes larger, and the pair may be broken. Therefore, in order to miniaturize the semiconductor element, it is required to reduce the thickness of the element isolation region to reduce the step difference on the substrate surface.

【0005】一方、半導体装置の高集積化を達成するた
めには、素子分離膜の幅を狭くして素子形成領域の専有
面積を広げる必要がある。しかし、素子分離領域に一定
の素子分離能力を持たせるうえでは、酸化膜からなる分
離領域幅と膜厚とはトレードオフの関係にあり、いずれ
か一方を小さくすると他方を大きくして素子分離能力を
確保しなけらばならない。そして、このことが、半導体
素子の微細化と半導体装置の高集積化とを妨げる一因に
なっている。
On the other hand, in order to achieve high integration of the semiconductor device, it is necessary to narrow the width of the element isolation film and widen the area occupied by the element formation region. However, in order to provide the element isolation region with a certain element isolation capability, there is a trade-off relationship between the width of the isolation region made of an oxide film and the film thickness. Must be secured. This is one of the factors that prevent miniaturization of semiconductor elements and high integration of semiconductor devices.

【0006】さらに、上記LOCOS法によって素子分
離領域を形成すると、素子分離領域と素子形成領域との
間にバーズビークと呼ばれる遷移領域が形成される。こ
のバーズビーク部分によって実効的な素子形成幅及び実
効的な素子分離幅が狭められることも、半導体装置の高
集積化を妨げる要因になっている。
Further, when the element isolation region is formed by the LOCOS method, a transition region called bird's beak is formed between the element isolation region and the element formation region. The fact that the bird's beak portion narrows the effective element formation width and the effective element isolation width is also a factor that hinders high integration of the semiconductor device.

【0007】[0007]

【課題を解決するための手段】そこで、上記課題を解決
するための本発明の素子分離領域の形成方法は、基板上
に形成した酸化防止パターンをマスクに用いたイオン注
入によって、当該基板の表層にフッ素イオン及び酸素イ
オンの少なくとも何方か一方を導入し、その後上記基板
の熱処理を行う。これによって、当該基板の表層を酸フ
ッ化または酸化し、酸フッ化膜または酸化膜からなる素
子分離領域を形成する。
Therefore, a method of forming an element isolation region according to the present invention for solving the above-mentioned problems is a method for forming a surface layer of a substrate by ion implantation using an antioxidation pattern formed on the substrate as a mask. At least one of fluorine ions and oxygen ions is introduced into the substrate, and then the substrate is heat-treated. As a result, the surface layer of the substrate is oxyfluorinated or oxidized to form an element isolation region made of an oxyfluoride film or an oxide film.

【0008】基板表層にフッ素イオンを導入する方法で
は、基板表面に酸フッ化膜からなる素子分離領域が形成
される。この酸フッ化膜は、酸化膜と比較して誘電率が
低い。このため、酸化膜からなる素子分離領域を形成し
た場合と比較して、寄生MOSを防止するために必要な
膜厚が薄くなる。したがって、基板表面の段差が低減さ
れると共に素子分離領域のバーズビークも小さくなる。
In the method of introducing fluorine ions into the surface layer of the substrate, an element isolation region made of an oxyfluoride film is formed on the surface of the substrate. This oxyfluoride film has a lower dielectric constant than the oxide film. Therefore, as compared with the case where the element isolation region made of an oxide film is formed, the film thickness required to prevent the parasitic MOS becomes thinner. Therefore, the step difference on the substrate surface is reduced and the bird's beak in the element isolation region is also reduced.

【0009】また、酸素イオンを導入する方法では、予
め酸化防止パターンから露出した基板の表面部分に良好
な選択性で酸素イオンが導入された状態で熱処理が行わ
れることから、当該熱処理では酸化膜からなる素子分離
領域を成長させるために基板の表層へ酸素を拡散させる
必要がない。このため、熱酸化処理によって基板の表層
に酸素を拡散させて酸化膜からなる素子分離領域を形成
する場合と比較して、良好な選択性を保って、すなわ
ち、酸素イオンの注入領域が酸化されて素子分離領域が
形成される。ことから、酸素の拡散による酸化領域の広
がり(バーズビーク)が小さく抑えられた素子分離領域
が得られる。
Further, in the method of introducing oxygen ions, since the heat treatment is performed in a state where the oxygen ions are introduced with good selectivity to the surface portion of the substrate exposed from the oxidation prevention pattern in advance, the oxide film is formed in the heat treatment. It is not necessary to diffuse oxygen to the surface layer of the substrate in order to grow the element isolation region consisting of. Therefore, as compared with the case where oxygen is diffused in the surface layer of the substrate by the thermal oxidation process to form the element isolation region made of an oxide film, good selectivity is maintained, that is, the oxygen ion implantation region is oxidized. As a result, an element isolation region is formed. Therefore, it is possible to obtain the element isolation region in which the spread of the oxidized region (bird's beak) due to the diffusion of oxygen is suppressed.

【0010】さらに、フッ素イオンと酸素イオンとを導
入する方法では、酸化膜と比較して誘電率が低い素子分
離領域が良好な選択性を保って形成される。このことか
ら、素子分離領域が薄膜化されることで基板表面の段差
が低減されると共に素子分離領域のバーズビークも小さ
くり、かつ酸素の拡散による酸化領域の広がり(バーズ
ビーク)が小さく抑えられた素子分離領域が得られる。
Further, in the method of introducing the fluorine ions and the oxygen ions, the element isolation region having a lower dielectric constant than that of the oxide film is formed while maintaining good selectivity. From this, it is possible to reduce the step difference on the substrate surface by thinning the element isolation region, reduce the bird's beak in the element isolation region, and suppress the spread of the oxidized region (bird's beak) due to oxygen diffusion. A separation area is obtained.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1(1)〜(3)は、本発明の素子分離領域の
形成方法をLOCOS法に適用した第1実施形態を示す
断面工程図であり、先ず、これらの図を用いて第1実施
形態を説明する。図1(1)に示すように、素子分離領
域を形成する基板11は、例えばシリコンからなるもの
である。先ず、第1工程では、パイロジェニック酸化法
のような加湿酸化法によって、この基板11の表面に膜
厚20nmのパッド酸化膜12を成膜する。ここでは一
例として、酸化温度を850℃に設定して上記成膜を行
う。次いで、LP−CVD(Low Pressure-Chemical Va
pore Deposition)法によって、パッド酸化膜12上に膜
厚150nmの窒化シリコン膜13を成膜する。
Embodiments of the present invention will be described below. 1 (1) to 1 (3) are cross-sectional process diagrams showing a first embodiment in which the element isolation region forming method of the present invention is applied to the LOCOS method. First, the first embodiment will be described with reference to these drawings. Will be explained. As shown in FIG. 1A, the substrate 11 forming the element isolation region is made of, for example, silicon. First, in the first step, a pad oxide film 12 having a film thickness of 20 nm is formed on the surface of the substrate 11 by a humid oxidation method such as a pyrogenic oxidation method. Here, as an example, the film formation is performed with the oxidation temperature set to 850 ° C. Next, LP-CVD (Low Pressure-Chemical Va
A silicon nitride film 13 having a film thickness of 150 nm is formed on the pad oxide film 12 by the pore deposition method.

【0012】次に、リソグラフィー法によって窒化シリ
コン膜13上にレジストパターン14を形成した後、こ
のレジストパターン14をマスクに用いたRIE(Reac
tiveIon Etching) 法によって、基板11上のパッド酸
化膜12と窒化シリコン膜13とをエッチング加工す
る。これによって、基板11上にパッド酸化膜12を介
して窒化シリコン膜からなる酸化防止パターン13aを
形成する。この酸化防止パターン13aは、基板11の
素子形成領域11a上を覆う状態で形成される。
Next, a resist pattern 14 is formed on the silicon nitride film 13 by a lithography method, and then RIE (Reac) using this resist pattern 14 as a mask.
The pad oxide film 12 and the silicon nitride film 13 on the substrate 11 are etched by the tive ion etching method. As a result, the oxidation prevention pattern 13a made of a silicon nitride film is formed on the substrate 11 with the pad oxide film 12 interposed therebetween. The anti-oxidation pattern 13a is formed so as to cover the element formation region 11a of the substrate 11.

【0013】次に、図1(2)で示す第2工程では、レ
ジストパターン14をマスクに用いたイオン注入によっ
て、基板11の表面層に酸素イオン(O+ )とフッ素イ
オン(F+ )とを導入する。ここでは、注入エネルギー
が異なる複数回に分けて酸素イオンを基板11中に導入
することによって、深さ方向にある程度の深さを有する
非晶質酸化シリコン層15を当該基板11の表層部分に
形成する。そこで、例えば第1段階では注入エネルギー
=150〜200keVで注入ドーズ量=0.4×10
18〜1.6×1018個/cm2 のイオン注入を行い、第
2段階では注入エネルギー=100〜150keVで注
入ドーズ量=0.4×1018〜1.6×1018個/cm
2 のイオン注入を行う。また、フッ素イオンは、上記非
晶質酸化シリコン層15の内部に飛程距離が来るよう
に、40〜120keVの注入エネルギーで、ドーズ量
=1×1014〜5×1015個/cm2 のイオン注入を行
う。尚、上記各イオン注入は、どのような順序で行って
も良い。
Next, in a second step shown in FIG. 1B, oxygen ions (O + ) and fluorine ions (F + ) are formed in the surface layer of the substrate 11 by ion implantation using the resist pattern 14 as a mask. To introduce. Here, the amorphous silicon oxide layer 15 having a certain depth in the depth direction is formed on the surface layer portion of the substrate 11 by introducing oxygen ions into the substrate 11 in plural times with different implantation energies. To do. Therefore, for example, in the first stage, the implantation energy is 150 to 200 keV and the implantation dose is 0.4 × 10.
Ion implantation of 18 to 1.6 × 10 18 ions / cm 2 is performed, and in the second step, implantation energy = 100 to 150 keV and implantation dose amount = 0.4 × 10 18 to 1.6 × 10 18 ions / cm 2.
Ion implantation of 2 . Fluorine ions are implanted at a dose of 1 × 10 14 to 5 × 10 15 ions / cm 2 at an implantation energy of 40 to 120 keV so that a range distance is provided inside the amorphous silicon oxide layer 15. Ion implantation is performed. The ion implantations may be performed in any order.

【0014】次に、図1(3)に示す第3工程では、レ
ジストパターン(14)を除去した後、希釈した加湿酸
素(O2 )雰囲気で1000〜1200℃の熱処理を1
〜2時間行う。これによって、フッ素イオンが導入され
た非晶質酸化シリコン層(15)の結晶化を進め、基板
11の表層に酸フッ化シリコン(SiOx Fy )からな
る素子分離領域16を形成する。
Next, in a third step shown in FIG. 1C, after removing the resist pattern (14), a heat treatment is performed at 1000 to 1200 ° C. in a diluted humidified oxygen (O 2 ) atmosphere.
Do ~ 2 hours. As a result, crystallization of the amorphous silicon oxide layer (15) into which the fluorine ions have been introduced is advanced, and the element isolation region 16 made of silicon oxyfluoride (SiOx Fy) is formed on the surface layer of the substrate 11.

【0015】ここでは、予め酸素イオンが導入された状
態で基板11の熱処理が行われることから、この熱処理
によって基板11の表層へ酸素を拡散させる必要がな
い。このため、熱酸化処理によって基板11の表層に酸
素を拡散させて酸化膜からなる素子分離領域を形成する
場合と比較して、良好な選択性を保って素子分離領域1
6が形成される。このため、バーズビーク17の伸びが
抑えられ、酸化防止パターン13aの幅Wに対する実効
的な素子形成幅wを拡大し、かつ酸化防止パターン13
aの開口幅W1 に対する実効的な素子分離幅w1 を拡大
することができる。
Here, since the heat treatment of the substrate 11 is performed with oxygen ions introduced in advance, it is not necessary to diffuse oxygen to the surface layer of the substrate 11 by this heat treatment. Therefore, as compared with the case where oxygen is diffused into the surface layer of the substrate 11 by the thermal oxidation process to form the element isolation region made of an oxide film, the element isolation region 1 is maintained with good selectivity.
6 are formed. Therefore, the growth of the bird's beak 17 is suppressed, the effective element formation width w with respect to the width W of the anti-oxidation pattern 13a is expanded, and the anti-oxidation pattern 13 is formed.
The effective element separation width w 1 with respect to the opening width W 1 of a can be expanded.

【0016】上記素子分離領域16を構成する酸フッ化
シリコンは、酸化シリコンよりも誘電率が低い材料であ
る。このことから、当該酸フッ化シリコンで形成された
素子分離領域16部分に寄生MOSTrが形成されるた
めのしきい電圧(Vth)は、酸化シリコンからなる素
子分離領域部分のしきい電圧よりも高くなる。このた
め、酸化シリコンからなる素子分離領域と比較して、よ
り薄い膜厚tで所定の素子分離能力を得ることが可能に
なる。したがって、酸化シリコンからなる素子分離領域
を形成する方法と比較して、素子分離領域16のバーズ
ビークが小さく抑えられると共に、基板11表面の段差
が低減されてホトリソの際のノッチの発生を防止するこ
とが可能になる。
The silicon oxyfluoride forming the element isolation region 16 is a material having a lower dielectric constant than silicon oxide. From this, the threshold voltage (Vth) for forming the parasitic MOSTr in the element isolation region 16 formed of the silicon oxyfluoride is higher than the threshold voltage of the element isolation region made of silicon oxide. Become. Therefore, it is possible to obtain a predetermined element isolation capability with a thinner film thickness t as compared with the element isolation region made of silicon oxide. Therefore, as compared with the method of forming the element isolation region made of silicon oxide, the bird's beak of the element isolation region 16 is suppressed small, and the step difference on the surface of the substrate 11 is reduced to prevent the occurrence of a notch during photolithography. Will be possible.

【0017】上記第1実施形態では、フッ素イオンと酸
素イオンとを基板11の表層に導入した。しかし、第2
工程では酸素イオンのみを基板11の表面に導入しても
良い。この場合、酸化シリコンからなる素子分離領域1
6が形成されるため、当該素子分離領域16の膜厚は上
記第1実施形態よりも厚めに設定して素子分離能力を確
保する。上記形成方法では、選択性を良好に保って素子
分離領域16を形成することができ、上記第1実施形態
と同様に、バーズビーク17の伸びを抑えて実効的な素
子形成幅w及び素子分離幅w1 を拡大することができ
る。
In the first embodiment, fluorine ions and oxygen ions are introduced into the surface layer of the substrate 11. But the second
In the process, only oxygen ions may be introduced to the surface of the substrate 11. In this case, the element isolation region 1 made of silicon oxide
6 is formed, the film thickness of the element isolation region 16 is set to be thicker than that in the first embodiment to secure the element isolation ability. In the above-mentioned forming method, the element isolation region 16 can be formed with good selectivity maintained, and the effective element formation width w and element isolation width w by suppressing the expansion of the bird's beak 17 can be achieved as in the first embodiment. w 1 can be expanded.

【0018】また、上記第2工程ではフッ素イオンのみ
をイオン注入しても良い。この場合第2工程では、フッ
素イオンが基板の表面近くに導入されるような注入エネ
ルギーで5×105 個/cm2 程度の高濃度のイオン注
入を行う。また、第3工程では、酸化性雰囲気中で10
00℃の熱処理を1時間以内の短時間で行うこととす
る。上記形成方法では、酸フッ化シリコンからなる素子
分離領域16を形成することができ、上記第1実施形態
と同様に酸化シリコンからなる素子分離領域と比較し
て、より薄い膜厚tの素子分離領域16を形成してホト
リソの際のノッチの発生を防止することが可能になる。
In the second step, only fluorine ions may be ion-implanted. In this case, in the second step, high-concentration ion implantation of about 5 × 10 5 ions / cm 2 is performed with an implantation energy such that fluorine ions are introduced near the surface of the substrate. In addition, in the third step, 10 in an oxidizing atmosphere.
The heat treatment at 00 ° C. is performed in a short time within 1 hour. With the above-described formation method, the element isolation region 16 made of silicon oxyfluoride can be formed, and the element isolation having a thinner film thickness t can be formed as compared with the element isolation region made of silicon oxide as in the first embodiment. The region 16 can be formed to prevent the occurrence of notches during photolithography.

【0019】尚、上記各第1実施形態では、第2工程で
のイオン注入の際に、フッ素イオン及び酸素イオンの注
入深さよりも深い位置に、反転防止層形成用のホウ素イ
オン(B+ )を導入しても良い。このようなイオン注入
を行うことによって、素子分離領域16の周縁に沿って
p型不純物濃度の濃い反転防止層が形成される。
In each of the above-described first embodiments, at the time of ion implantation in the second step, boron ions (B + ) for forming the inversion prevention layer are formed at a position deeper than the implantation depth of fluorine ions and oxygen ions. May be introduced. By performing such ion implantation, an inversion prevention layer having a high p-type impurity concentration is formed along the periphery of the element isolation region 16.

【0020】次に、図2(1)〜(4)は、本発明の素
子分離領域の形成方法の第2実施形態を説明するための
図であり、先ず、これらの図を用いて請求項3記載の方
法を適用した第2実施形態を説明する。次に、図2
(1)〜(3)は、本発明の素子分離領域の形成方法を
改良LOCOS法であるSWAMI(side wall masked
isolation) 法に適用した第2実施形態を示す断面工程
図であり、以下にこれらの図を用いて第2実施形態を説
明する。尚、第1実施形態と同一の構成要素には、同一
の符号を付して説明を行う。
Next, FIGS. 2 (1) to 2 (4) are views for explaining a second embodiment of the method of forming an element isolation region of the present invention. First, the claims will be described with reference to these drawings. A second embodiment to which the method described in No. 3 is applied will be described. Next, FIG.
(1) to (3) are SWAMI (side wall masked) which is an improved LOCOS method for the method of forming the element isolation region of the present invention.
It is a cross-sectional process drawing which shows 2nd Embodiment applied to the isolation) method, and 2nd Embodiment is described below using these figures. The same components as those in the first embodiment will be described with the same reference numerals.

【0021】先ず、図2(1)に示す第1工程では、上
記第1実施形態と同様にして、基板11上にパッド酸化
膜を介して窒化シリコンかなる酸化防止パターン13a
を形成した後、引き続きレジストパターン14をマスク
にして基板11の表層を50〜100nm程度エッチン
グする。
First, in the first step shown in FIG. 2A, as in the first embodiment, the oxidation prevention pattern 13a made of silicon nitride is formed on the substrate 11 via the pad oxide film.
After forming, the surface layer of the substrate 11 is continuously etched by about 50 to 100 nm using the resist pattern 14 as a mask.

【0022】次に、図2(2)に示す第2工程では、上
記第1実施形態の第2工程と同様に、イオン注入によっ
て酸素イオンを基板11の表層に導入して非晶質酸化シ
リコン層15を形成し、この非晶質酸化シリコン層15
内に飛程距離がくるようにフッ素イオンを導入する。た
だし、酸素イオンの注入エネルギーの最大値は、上記第
1実施形態の場合よりも小さく設定し、これによって形
成される非晶質酸化シリコン層15の深さ方向の幅を浅
くしても良い。尚、上記第1実施形態と同様に、酸素イ
オンまたはフッ素イオンのみを導入するようにしても良
い。
Next, in the second step shown in FIG. 2 (2), oxygen ions are introduced into the surface layer of the substrate 11 by ion implantation, as in the second step of the first embodiment, so that amorphous silicon oxide is formed. The layer 15 is formed, and the amorphous silicon oxide layer 15 is formed.
Fluorine ions are introduced so that the range is within. However, the maximum value of the implantation energy of oxygen ions may be set smaller than that in the case of the first embodiment, and the width of the amorphous silicon oxide layer 15 formed thereby in the depth direction may be made shallow. As in the first embodiment, only oxygen ions or fluorine ions may be introduced.

【0023】またここでは、フッ素イオン及び酸素イオ
ンの注入深さよりも深い位置に、同一のレジストパター
ンをマスクに用いたイオン注入によって反転防止層形成
用のホウ素イオン(B+ )を導入しても良い。この場
合、例えば、酸素イオンを導入して非晶質酸化シリコン
層15を形成した後、イオン注入によってホウ素イオン
を導入する。この場合、注入エネルギー200keVで
ドーズ量=2×1013個/cm2 のイオン注入を行う。
この後、上記第1実施形態で記したと同様にフッ素イオ
ンを導入するイオン注入を行う。
Further, here, the boron ions (B + ) for forming the inversion prevention layer are introduced at a position deeper than the implantation depth of fluorine ions and oxygen ions by ion implantation using the same resist pattern as a mask. good. In this case, for example, oxygen ions are introduced to form the amorphous silicon oxide layer 15, and then boron ions are introduced by ion implantation. In this case, ion implantation is performed with an implantation energy of 200 keV and a dose amount of 2 × 10 13 ions / cm 2 .
After that, ion implantation for introducing fluorine ions is performed in the same manner as described in the first embodiment.

【0024】次に、図2(3)に示すように、レジスト
パターン(14)を除去した後、上記第1工程と同様に
して、膜厚15nmの第2のパッド酸化膜21を基板1
1上の全面を覆う状態で成膜し、さらにこの第2のパッ
ド酸化膜21上に膜厚30nmの膜厚の窒化シリコン膜
を成膜する。次いで、RIEによって、窒化シリコン膜
及び第2のパッド酸化膜21をエッチングし、酸化防止
パターン13a,パッド酸化膜12及び基板11の側壁
にのみ、第2のパッド酸化膜21と窒化シリコン膜とを
残す。これによって、上記側壁に窒化シリコンからなる
第2の酸化防止パターン13aを形成する。
Next, as shown in FIG. 2C, after removing the resist pattern (14), the second pad oxide film 21 having a film thickness of 15 nm is formed on the substrate 1 in the same manner as the first step.
A film is formed on the first pad oxide film 21 so as to cover the entire surface thereof, and a silicon nitride film having a film thickness of 30 nm is further formed on the second pad oxide film 21. Then, the silicon nitride film and the second pad oxide film 21 are etched by RIE to remove the second pad oxide film 21 and the silicon nitride film only on the oxidation prevention pattern 13a, the pad oxide film 12, and the side wall of the substrate 11. leave. As a result, the second oxidation prevention pattern 13a made of silicon nitride is formed on the side wall.

【0025】次に、図2(4)に示す第3工程では、上
記第1実施形態と同様に熱処理を行い、酸フッ化シリコ
ンまたは酸化シリコンからなる素子分離領域16を形成
すると共に、当該素子分離領域16の下面に沿ってホウ
素を拡散させてなる反転防止層23を形成する。
Next, in a third step shown in FIG. 2 (4), heat treatment is performed in the same manner as in the first embodiment to form the element isolation region 16 made of silicon oxyfluoride or silicon oxide, and the element concerned. An inversion prevention layer 23 formed by diffusing boron is formed along the lower surface of the isolation region 16.

【0026】上記形成方法は、SWAMI法を適用した
方法であることから、上記第1実施例と比較して基板1
1表面の段差がさらに低減されると共にバーズビークの
伸びもさらに小さく抑えられる。このことから、ホトリ
ソノッチの発生の防止効果がさらに高められるこ共に、
酸化防止パターンの幅に対する実効的な素子形成幅及び
酸化防止パターンの開口幅に対する実効的な素子分離幅
をさらに大きくすることが可能になる。
Since the formation method is a method to which the SWAMI method is applied, the substrate 1 is different from the first embodiment.
(1) The step difference on the surface is further reduced, and the elongation of the bird's beak is further suppressed. From this, the prevention effect of the photolitho notch is further enhanced, and
It is possible to further increase the effective element formation width with respect to the width of the oxidation prevention pattern and the effective element isolation width with respect to the opening width of the oxidation prevention pattern.

【0027】[0027]

【発明の効果】以上説明したように本発明によれば、酸
化防止パターンをマスクにして基板の表層にフッ素イオ
ンを導入した後に熱酸化処理を行うことで酸化膜よりも
低誘電率の酸フッ化膜からなる素子分離領域を形成し、
これによって素子分離領域の膜厚を薄くして基板表面の
段差を低減することが可能になる。このため、素子分離
領域が形成された基板上におけるリソグラフィー精度を
向上させることができる。また、バーズビークを小さく
抑えて実効的な素子形成領域及び素子分離領域を拡大す
ることが可能になる。
As described above, according to the present invention, thermal oxidation treatment is performed after introducing fluorine ions into the surface layer of the substrate by using the anti-oxidation pattern as a mask, so that the acid fluoride having a dielectric constant lower than that of the oxide film is obtained. Forming an element isolation region made of a chemical film,
This makes it possible to reduce the film thickness of the element isolation region and reduce the step difference on the substrate surface. Therefore, it is possible to improve the lithography accuracy on the substrate on which the element isolation region is formed. Further, it is possible to suppress the bird's beak to a small size and expand the effective element formation region and the element isolation region.

【0028】また、基板の表層に酸素イオンを導入した
後に熱処理を行う方法では、熱酸化処理によって基板の
表層に酸素を拡散させて素子分離領域を形成する方法と
比較して良好な選択性を保って素子分離領域を形成する
ことができ、バーズビークを小さく抑えた素子分離領域
を得ることが可能になる。このため、実効的な素子形成
領域及び素子分離領域を拡大することが可能になる。
In addition, the method of performing the heat treatment after introducing oxygen ions into the surface layer of the substrate has better selectivity than the method of forming oxygen by diffusing oxygen into the surface layer of the substrate by thermal oxidation treatment. It is possible to form the element isolation region while keeping it, and it is possible to obtain the element isolation region in which the bird's beak is suppressed small. Therefore, it is possible to expand the effective element formation region and the element isolation region.

【0029】さらに、基板の表層にフッ素イオンと酸素
イオンとを導入した後に熱処理を行う方法では、低誘電
率の素子分離領域を良好な選択性を保って形成すること
ができる。このため、上記と同様に。素子分離領域が形
成された基板上におけるリソグラフィー精度を向上させ
ることができると共に、バーズビークを小さく抑えて実
効的な素子形成領域及び素子分離領域を拡大することが
可能になる。
Further, in the method of performing the heat treatment after introducing the fluorine ions and the oxygen ions into the surface layer of the substrate, the element isolation region having the low dielectric constant can be formed with good selectivity. Therefore, as above. It is possible to improve the lithographic accuracy on the substrate on which the element isolation region is formed, and suppress bird's beak to a small size to expand the effective element formation region and the element isolation region.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態を示す断面工程図である。FIG. 1 is a sectional process view showing a first embodiment.

【図2】第2実施形態を示す断面工程図である。FIG. 2 is a sectional process view showing a second embodiment.

【符号の説明】[Explanation of symbols]

11 基板 13a 酸化防止パターン 16 素子分離領域 11 substrate 13a oxidation prevention pattern 16 element isolation region

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に酸化防止パターンを形成する第
1工程と、 前記酸化防止パターンをマスクに用いたイオン注入によ
って、前記基板の表層にフッ素イオンを導入する第2工
程と、 酸化性雰囲気中で前記基板の熱処理を行い、前記酸化防
止パターンから露出する当該基板の表層部分を選択的に
酸フッ化させて酸フッ化膜からなる素子分離領域を形成
する第3工程と、を備えたことを特徴とする素子分離領
域の形成方法。
1. A first step of forming an antioxidant pattern on a substrate, a second step of introducing fluorine ions into a surface layer of the substrate by ion implantation using the antioxidant pattern as a mask, and an oxidizing atmosphere. A third step of heat-treating the substrate therein to selectively oxyfluoride the surface layer portion of the substrate exposed from the anti-oxidation pattern to form an element isolation region made of an oxyfluoride film. A method for forming an element isolation region, comprising:
【請求項2】 基板上に酸化防止パターンを形成する第
1工程と、 前記酸化防止パターンをマスクに用いたイオン注入によ
って、前記基板の表層に酸素イオンを導入する第2工程
と、 前記基板の熱処理を行い、前記酸化防止パターンから露
出する当該基板の表層部分を選択的に酸化させて酸化膜
からなる素子分離領域を形成する第3工程とを備えたこ
とを特徴とする素子分離領域の形成方法。
2. A first step of forming an anti-oxidation pattern on a substrate; a second step of introducing oxygen ions into a surface layer of the substrate by ion implantation using the anti-oxidation pattern as a mask; And a third step of performing a heat treatment to selectively oxidize the surface layer portion of the substrate exposed from the oxidation prevention pattern to form an element isolation region made of an oxide film. Method.
【請求項3】 基板上に酸化防止パターンを形成する第
1工程と、 前記酸化防止パターンをマスクに用いたイオン注入によ
って、前記基板の表層にフッ素イオンと酸素イオンとを
導入する第2工程と、 前記基板の熱処理を行い、前記酸化防止パターンから露
出する当該基板の表層部分を選択的に酸フッ化させて酸
フッ化膜からなる素子分離領域を形成する第3工程と、
を備えたことを特徴とする素子分離領域の形成方法。
3. A first step of forming an antioxidant pattern on a substrate, and a second step of introducing fluorine ions and oxygen ions into the surface layer of the substrate by ion implantation using the antioxidant pattern as a mask. A third step of performing a heat treatment on the substrate to selectively oxyfluoride the surface layer portion of the substrate exposed from the anti-oxidation pattern to form an element isolation region made of an oxyfluoride film,
A method for forming an element isolation region, comprising:
JP28904595A 1995-11-08 1995-11-08 Formation of element isolation region Pending JPH09134914A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28904595A JPH09134914A (en) 1995-11-08 1995-11-08 Formation of element isolation region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28904595A JPH09134914A (en) 1995-11-08 1995-11-08 Formation of element isolation region

Publications (1)

Publication Number Publication Date
JPH09134914A true JPH09134914A (en) 1997-05-20

Family

ID=17738118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28904595A Pending JPH09134914A (en) 1995-11-08 1995-11-08 Formation of element isolation region

Country Status (1)

Country Link
JP (1) JPH09134914A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010918A1 (en) * 1997-08-22 1999-03-04 Micron Technology, Inc. Process of isolation in integrated circuit fabrication, using an antireflective coating
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6444588B1 (en) 1999-04-26 2002-09-03 Micron Technology, Inc. Anti-reflective coatings and methods regarding same
US6495477B2 (en) 1999-04-26 2002-12-17 Samsung Austin Semiconductor, Llc Method for forming a nitridized interface on a semiconductor substrate
KR100400918B1 (en) * 2001-06-28 2003-10-10 동부전자 주식회사 Method For Manufacturing Semiconductor Devices

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605502B2 (en) 1997-08-22 2003-08-12 Micron Technology, Inc. Isolation using an antireflective coating
US6121133A (en) * 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US6174590B1 (en) 1997-08-22 2001-01-16 Micron Technology, Inc. Isolation using an antireflective coating
US6423631B1 (en) 1997-08-22 2002-07-23 Micron Technology, Inc. Isolation using an antireflective coating
US6495450B1 (en) * 1997-08-22 2002-12-17 Micron Technology, Inc. Isolation using an antireflective coating
WO1999010918A1 (en) * 1997-08-22 1999-03-04 Micron Technology, Inc. Process of isolation in integrated circuit fabrication, using an antireflective coating
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6541843B2 (en) 1998-09-03 2003-04-01 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6673713B2 (en) 1998-09-03 2004-01-06 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6784094B2 (en) 1998-09-03 2004-08-31 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6444588B1 (en) 1999-04-26 2002-09-03 Micron Technology, Inc. Anti-reflective coatings and methods regarding same
US6495477B2 (en) 1999-04-26 2002-12-17 Samsung Austin Semiconductor, Llc Method for forming a nitridized interface on a semiconductor substrate
KR100400918B1 (en) * 2001-06-28 2003-10-10 동부전자 주식회사 Method For Manufacturing Semiconductor Devices

Similar Documents

Publication Publication Date Title
KR20010023697A (en) Cmos processing employing removable sidewall spacers for independently optimized n-and p-channel transistor performance
EP0136632B1 (en) A single mask process for implanting self-aligned source and drain electrodes to form a cmos structure
JP3200701B2 (en) Semiconductor device structure and manufacturing method
US5208181A (en) Locos isolation scheme for small geometry or high voltage circuit
US5476800A (en) Method for formation of a buried layer for a semiconductor device
JPH0312785B2 (en)
JPH09289323A (en) Manufacture of semiconductor device
JPH09134914A (en) Formation of element isolation region
KR100246691B1 (en) Fabrication method of semiconductor device
US5976922A (en) Method for fabricating a high bias device compatible with a low bias device
JPH10284479A (en) Manufacture of semiconductor integrated circuit
JP2707901B2 (en) Method for manufacturing semiconductor device
JPH088401A (en) Manufacture of semiconductor device
JPH0669439A (en) Manufacture of cmos semiconductor device
JP2005209836A (en) Method for manufacturing semiconductor device
JP3311082B2 (en) Method for manufacturing semiconductor device
KR0135068B1 (en) Method of forming active well on the semiconductor device
JP3250298B2 (en) Method for manufacturing semiconductor device
JPH01137645A (en) Manufacture of semiconductor device
JPH06252354A (en) Manufacture of semiconductor device
JPH11274491A (en) Semiconductor device and its manufacturing method
JPH06188259A (en) Manufacture of semiconductor device
JPH07321193A (en) Manufacture of semiconductor device
JPH05343418A (en) Manufacture of semiconductor device
JPH0346979B2 (en)