JPH09129534A

JPH09129534A - レジストパターンの形成方法

Info

Publication number: JPH09129534A
Application number: JP27910695A
Authority: JP
Inventors: Nobuyoshi Takeuchi; 信善竹内
Original assignee: NKK Corp; Nippon Kokan Ltd
Current assignee: JFE Engineering Corp
Priority date: 1995-10-26
Filing date: 1995-10-26
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】コストおよびスループットを維持しつつ寸法
バラツキのないレジストパターンを形成できるレジスト
パターンの形成方法を提供する。【解決手段】基準面１２に対して異なる高さの面（Ｓ
₁，Ｓ₂）を有する被処理膜１１上にレジストパターンを
形成する際、レジスト１３の膜厚Ｔと寸法Ａのレジスト
パターンを形成することを意図したマスクパターンを用
いて露光および現像し実際に得られるレジストパターン
の寸法Ｂとの関係を示す波形状曲線に基づいて、被処理
膜１１の異なる高さの面（Ｓ₁，Ｓ₂）上に塗布されるレ
ジスト１３の膜厚（Ｔ₁，Ｔ₂）に対応する実際に得られ
るレジストパターンの寸法（Ｂ₁，Ｂ₂）が同一になるよ
うに被処理膜１１の異なる高さの面（Ｓ₁，Ｓ₂）の間の
基準面１２に対する高さ（Ｈ₁，Ｈ₂）の差を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レジストパターン
の形成方法に関する。

【０００２】

【従来の技術】半導体装置の製造プロセスにおいて、所
望のパターンで被処理膜をパターニングする技術とし
て、フォト・リソグラフィ技術がある。フォト・リソグ
ラフィ工程では、被処理膜上にレジストを塗布し、この
レジストをマスクパターンが描かれているガラスマスク
を通して露光し、マスクパターンをレジストに転写す
る。次に、レジストを現像して被処理膜上にレジストパ
ターンを形成する。この後、このレジストパターンをマ
スクとしてウエハプロセスが行われる。

【０００３】このようなフォト・リソグラフィ工程で、
同一のマスクパターンを用いて同一条件でレジストを露
光および現像して得られるレジストパターンの寸法は、
レジストの膜厚に依存して変化することがわかってい
る。例えば、線幅Ｗａの直線状のレジストパターンを得
ることを意図して用意したガラスマスクを用いて実際に
得られるレジストパターンの線幅Ｗｂとレジストの膜厚
Ｔと実際に得られるレジストパターンの寸法Ｗの関係
は、図９に示すようなスィングカーブを描く。

【０００４】通常、意図された線幅Ｗａと実際の線幅Ｗ
ｂとが一致または近似するレジスト膜厚を選択してい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、通常の
半導体装置、特に多層積層構造の半導体装置の製造で
は、被処理膜の表面が凸凹になり、段差が生じているこ
とが多い。例えば、図８に示すように、下地層（図示せ
ず）の凹凸に従って、表面に段差８３が生じた配線用メ
タル８１を所望の配線パターンにパターニングする場
合、配線用メタル８１の表面にレジスト８２を塗布する
と、配線用メタル８１の上側表面８１ａおよび下側表面
８１ｂの上側に形成されたレジスト８２の膜厚が異なっ
てくる。図８から明らかなように、上側表面８１ａ上の
レジスト８２の膜厚Ｔ₁よりも、下側表面８１ｂ上のレ
ジスト８２の膜厚Ｔ₂が厚くなる。

【０００６】このような状態で、レジスト８２に対して
同一の寸法のマスクパターンを用いて露光および現像し
た場合、図１０に示すように、配線用メタル８１の上側
表面８１ａと下側表面８１ｂとで形成されたレジストパ
ターン８２ａ，８２ｂの幅Ｗ₁，Ｗ₂が異なってしまう。
例え、図９に示すスィングカーブに基づいて、意図され
た線幅Ｗ_aと実際の線幅Ｗ_bとが一致または近似するレジ
スト膜厚を選択してレジストを塗布したととしても上側
表面８１ａまたは下側表面８１ｂの何れか一方では適正
化できても他方ではレジストパターンが異なってしま
う。

【０００７】このようにレジストパターンの寸法にバラ
ツキが生じると、例えば、ゲート用ポリシリコン層のパ
ターニングでは、異なる大きさのゲートができ、一部の
トランジスタのトランジスタ特性が設計と異なってしま
う。

【０００８】より詳細に説明すると、セルフアライメン
トツインウエルプロセスではＮチャンネルアクティブ領
域とＰチャンネルアクティブ領域とでは面の高さが違っ
ている。従って、Ｎチャンネルアクティブ領域とＰチャ
ンネルアクティブ領域の表面上に形成されるレジストの
膜厚が異なっている。このようにレジスト膜厚が異なる
ために、レジストに対して同一の寸法のマスクパターン
を用いて露光および現像した場合、Ｎチャンネルアクテ
ィブ領域とＰチャンネルアクティブ領域とで形成された
レジストパターンの寸法が異なってしまう。この結果、
Ｎチャンネルアクティブ領域とＰチャンネルアクティブ
領域の表面上に形成されるゲート電極の幅に違いが生じ
る。この結果、設計とは異なる半導体デバイスが製造さ
れる。例えば、Ｎチャンネルアクティブ領域およびＰチ
ャンネルアクティブ領域の何れかの表面上に設計よりも
幅が広いゲート電極を有するトランジスタが形成された
とすると、ロジックデバイスでは最も幅が広いゲート電
極を有するトランジスタにデバイスのスピードが律速さ
れるため、デバイス全体のスピードが低下する。

【０００９】この対策としては、レジストの露光の際に
露光量を増やして全てのトランジスタのゲート電極の幅
を狭くして所期のスピードを達成できる半導体デバイス
を製造することが考えられるが、露光量の増加によりト
ランジスタのパンチスルーが問題になる。従って、設計
通りの寸法のレジストパターンを形成することが要求さ
れる。

【００１０】また、メタル配線の形成工程では、一部の
メタル配線で線幅が設計より狭くなってしまい、最悪の
場合には断線が生じることがある。

【００１１】従来、上述のような課題を解決するため
に、段差の原因となる下地層の凹凸を無くすために下地
層を平坦化する工程を追加すること、および、レジスト
を塗布する前にＡＲＣ（Anti-Reflection-Coat）レイヤ
ーを塗布してレジストパターンの寸法バラツキを低減す
ることが行われている。しかし、何れの方法も工程数が
増えるためコスト上昇の原因となる。また、下地層を平
坦化する場合には、下地層が完全に平坦にならなければ
問題は解消されない。また、ＡＲＣレイヤーを利用する
場合には露光時間を延長する必要があり、スループット
が低下してしまう。

【００１２】本発明は、コストおよびスループットを維
持しつつ寸法バラツキのないレジストパターンを形成で
きるレジストパターンの形成方法を提供することを目的
とする。

【００１３】

【課題を解決するための手段】本発明は、基準面に対し
て異なる高さの面（Ｓ₁，Ｓ₂…）を有する被処理膜上に
レジストを塗布する工程、所望のレジストパターンに対
応したマスクパターンで前記レジストを露光する工程、
および、前記レジストを現像する工程を具備するレジス
トパターンの形成方法であって、前記レジストの膜厚Ｔ
と寸法Ａのレジストパターンを形成することを意図した
マスクパターンを用いて露光および現像し実際に得られ
るレジストパターンの寸法Ｂとの関係を示す波形状曲線
に基づいて、前記被処理膜の異なる高さの面（Ｓ₁，Ｓ₂
…）上に塗布される前記レジストの膜厚（Ｔ₁，Ｔ₂…）
に対応する実際に得られるレジストパターンの寸法（Ｂ
₁，Ｂ₂…）が同一になるように前記被処理膜の異なる高
さの面（Ｓ₁，Ｓ₂…）の間の前記基準面に対する高さ
（Ｈ₁，Ｈ₂…）の差を制御することを特徴とするレジス
トパターンの形成方法を提供する。

【００１４】

【発明の実施の形態】以下、本発明をさらに詳細に説明
する。本発明は、図１に示すように、レジストの膜厚Ｔ
と寸法Ａのレジストパターンを形成することを意図した
マスクパターンを用いて露光および現像し実際に得られ
るレジストパターンの寸法（以下、実測寸法という）Ｂ
との関係を示す曲線Ｉが、周期的に変動し、波形を示す
ことに着目した。

【００１５】つまり、図１に示す特性図に任意の目標と
する寸法Ｃを示す直線IIを書き入れると、曲線Ｉと直線
IIとの少なくとも２つ以上の交点（ａ，ｂ，ｃ，ｄ，
ｅ）ができる。これらの交点（ａ，ｂ，ｃ，ｄ，ｅ）に
対応するＹ軸上の点は、寸法Ａのレジストパターンを用
いて得られる実測寸法Ｂが全て寸法Ｃになるレジスト膜
厚Ｔ_a，Ｔ_b，Ｔ_c，Ｔ_d，Ｔ_eを示す。

【００１６】従って、被処理膜の表面に凹凸があり、そ
の表面上に形成されたレジストの膜厚が異なっていて
も、実測寸法Ｂが同一になる場合がある。より具体的に
は、図２に示すように、被処理膜１１が基準面１２に対
して異なる高さ（Ｈ₁，Ｈ₂）の面（Ｓ₁，Ｓ₂）があると
きに、被処理膜１１上にレジスト１３を塗布した場合、
一方の面Ｓ₁でのレジスト１３の膜厚Ｔ₁と他方の面Ｓ₂
上でのレジスト１３の膜厚Ｔ₂は異なる（Ｔ₁＜Ｔ₂）。

【００１７】しかしながら、レジスト１３の膜厚Ｔ₁，
Ｔ₂であるときのレジストパターンの実測寸法Ｂ₁，Ｂ₂
が同一であるならばレジストパターンの寸法バラツキは
生じない。言い換えれば、レジスト膜厚Ｔ₁，Ｔ₂に対応
する曲線Ｉ上の点が曲線Ｉと直線IIとの交点であればよ
い。

【００１８】このような条件を満たすために次の方法が
考えられる。すなわち、レジスト膜厚Ｔ₁，Ｔ₂における
レジストパターンの実測寸法Ｂ₁，Ｂ₂が互いに同一にな
るように、面Ｓ₁，Ｓ₂の高さＨ₁，Ｈ₂の差ΔＨ、言い換
えれば図１に示す段差１４の高さを制御することであ
る。ΔＨは、膜厚Ｔ₁，Ｔ₂の差ΔＴと同じ値である。従
って、ΔＨを変更する、言い換えれば、面Ｓ₁，Ｓ₂の高
さＨ₁，Ｈ₂の少なくとも一方を変更することにより、レ
ジスト膜厚Ｔ₁，Ｔ₂の差ΔＴを変化させて、レジスト膜
厚Ｔ₁，Ｔ₂でのレジストパターンの実測寸法Ｂ₁および
Ｂ₂を同一にする。

【００１９】適正なΔＨは曲線Ｉから求められる。すな
わち、寸法Ａのマスクパターンが描かれた同一のガラス
マスクを用いて、異なる膜厚Ｔのレジストに対して露光
および現像を同一条件で行い、レジストパターンを夫々
形成する。次いで、形成されたレジストパターンの実測
寸法Ｂを測定する。測定結果に基づいて図１に示す特性
図を作成する。

【００２０】次いで、図１の特性図にレジストパターン
の目標とする寸法Ｃの位置に直線IIを書き加える。次
に、曲線Ｉと直線IIの交点（ａ，ｂ，ｃ，ｄ，ｅ）のう
ち任意の一点を選ぶ。この一点に対応するＸ軸上の点の
値を、被処理膜１１の異なる高さＨ₁，Ｈ₂の面Ｓ₁，Ｓ₂
の何れか一方の上に形成されるレジスト１３の膜厚とす
る。例えば、交点ａに対応するＸ軸上の点の値を高さＨ
₁の面Ｓ₁上に形成されるレジスト１３の膜厚Ｔ₁とす
る。

【００２１】次に、交点ａ以外の交点（ｂ，ｃ，ｄ，
ｅ）の中から任意の一点を選択し、対応するＸ軸上の点
の値を高さＨ₂の面Ｓ₂上に形成されるレジスト１３の膜
厚Ｔ₂とする。例えば、交点ｂに対応するＸ軸上の点の
値を高さＨ₂の面Ｓ₂上に形成されるレジスト１３の膜厚
Ｔ₂とする。このようにして決定したレジスト膜厚Ｔ₁，
Ｔ₂の差ΔＴを取ることにより、面Ｓ₁，Ｓ₂の高さＨ₁，
Ｈ₂の差ΔＨが求められる。

【００２２】ΔＨを制御する手段は、被処理膜の凹凸の
原因により異なってくる。例えば、被処理膜表面の凹凸
の原因としては、下地層に対する処理において下地層の
表面に凹凸が生じていることが多い。具体的には、下地
層に対するエッチングにより下地層の一部のみを削った
場合が考えられる。このような場合には、エッチングさ
れる下地層の厚さが面Ｓ₁，Ｓ₂の高さの差ΔＨに相当
し、このエッチングされる下地層の厚さを制御する。Δ
Ｈを制御する手段はこれに限定されるものではなく、被
処理膜の凹凸の原因となるものに応じて適宜行うことが
できる。

【００２３】被処理層の基準面に対する高さが異なる面
は、図３に示すように３つ以上であっても差し支えな
い。この場合には、曲線Ｉと直線IIとの交点の中から３
つの面（Ｓ₁，Ｓ₂，Ｓ₃）に対応する数の交点（ａ，
ｂ，ｃ）を選択し、各交点に対応するＸ軸上の点をそれ
ぞれの面の上のレジスト膜厚（Ｔ₁，Ｔ₂，Ｔ₃）を決定
する。

【００２４】これらのレジスト膜厚から高さが異なる面
（Ｓ₁，Ｓ₂，Ｓ₃）の間の高さの差（ΔＨ_1-2，Δ
Ｈ_2-3）を、レジスト膜厚Ｔ₁，Ｔ₂の差，Ｔ₂，Ｔ₃の差
をとることによりそれぞれ決定する。

【００２５】上述のように曲線Ｉと直線IIとの交点を選
択する場合に、交点のうち少なくとも１つが曲線Ｉの極
大点または極小点に位置するように、目標とする寸法Ｃ
を決定し、かつ、交点を選択することが好ましい。なぜ
ならば、図４に示すように、選択された曲線Ｉと直線II
との交点が曲線Ｉ上の極大点ｍ₁および極小点ｍ₂にそれ
ぞれ位置している場合、ΔＨの制御、言い換えれば段差
１４の高さやレジスト１３の膜厚の製造誤差があっても
実現するレジストパターンの寸法のふれを小さくできる
利点があるからである。

【００２６】上述のようにΔＨを制御した被処理膜の表
面上に常法に従ってレジストを塗布した場合、基準面に
対してほぼ均一な厚さで塗布される。従って、異なる高
さを有する面のうち任意の一つの面の基準面に対する高
さＨ_xに当該面の上に形成されるべきレジスト膜厚Ｔ_xを
加えた高さＨ₃でレジストを塗布する。この後、レジス
トを所望のマスクパターンで露光及び現像することによ
り、異なる高さの面の表面上であっても寸法バラツキな
しに所望の寸法のレジストパターンを形成することがで
きる。

【００２７】このように、被処理膜の表面に凹凸があっ
ても、所望の寸法のレジストパターンを被処理膜上に形
成することができる。このため、得られたレジストパタ
ーンを用いて被処理膜のエッチングを行うことにより、
所望の寸法に被処理膜をエッチングできる。この結果、
所望の特性を有する半導体装置を作成することができ
る。より具体的には、ゲート用ポリシリコン層のパター
ニングでは、均一な大きさのゲートができ、高さの異な
る面上であっても設計通りのトランジスタ特性のトラン
ジスタを形成できる。また、メタル配線の形成工程で
は、異なる高さの面上にも所望の線幅のメタル配線を形
成でき、断線が生じるのを防止することができる。

【００２８】また、上述のようなレジストパターンの形
成方法において、ＡＲＣレイヤーコートを併用すること
も可能である。レジスト塗布後ＡＲＣレイヤーコートを
施すことによって、図５に示すようにレジストの膜厚Ｔ
と実測寸法Ｂとの関係を示す曲線Ｉ’は振幅が小さくな
り、傾きも小さくなる。この場合、曲線Ｉ’と目標とす
るレジストの寸法Ｃを表す直線IIとの交点は、ＡＲＣレ
イヤーコートを施さない場合に比べて多くなる。このた
め、ΔＨを決定する際の選択枝が多くなり、製造しよう
とする半導体装置に応じて最も適当なΔＨを選択できる
自由度が高くなる利点がある。

【００２９】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。本実施例では、セルフアライメントツイン
ウエルプロセスでＰ型ウエルおよびＮ型ウエルを形成し
た後に、ゲート電極用のポリシリコン膜を形成し、パタ
ーニングする工程において、本発明のレジストパターン
の形成方法を適用した場合について説明する。

【００３０】図６は、セルフアライメントツインウエル
プロセスにおいてゲート電極用のポリシリコン膜をＣＶ
Ｄによりシリコン基板上に形成する前の段階を示す断面
図である。

【００３１】図中５１はＮ型のシリコン基板である。シ
リコン基板５１の主面にはＰ型ウエル５２およびＮ型ウ
エル５３が隣り合って形成されている。Ｐ型ウエル５２
およびＮ型ウエル５３の表面にはトンネル酸化膜５４が
形成されている。Ｐ型ウエル５２およびＮ型ウエル５３
の境界上には、フィールド酸化膜５４が形成されてい
る。

【００３２】Ｐ型ウエル５２上には、フィールド酸化膜
５４と一緒にＮチャンネルアクティブ領域５５を規定す
るフィールド酸化膜５６が形成されている。

【００３３】同様に、Ｎ型ウエル５３上には、フィール
ド酸化膜５４と一緒にＰチャンネルアクティブ領域５７
を規定するフィールド酸化膜５８が形成されている。

【００３４】図６に示されているように、セルフアライ
メントツインウエルプロセスにおけるＮチャンネルアク
ティブ領域５５とＰチャンネルアクティブ領域５７にお
けるシリコン基板５１の表面は高さが異なっている。

【００３５】このような異なる高さを有するシリコン基
板５１の上側に均一な厚さでポリシリコン膜５９を形成
した後、このポリシリコン膜５９をパターニングするた
めのレジスト６０を塗布した場合、図６に示すように、
Ｎチャンネルアクティブ領域５５とＰチャンネルアクテ
ィブ領域５７におけるレジスト６０の膜厚Ｔ₁，Ｔ₂が異
なってくる。このレジスト６０の膜厚Ｔ₁，Ｔ₂の差ΔＴ
は、ポリシリコン膜５９のＮチャンネルアクティブ領域
５５とＰチャンネルアクティブ領域５７における表面Ｓ
₁，Ｓ₂の高さＨ₁，Ｈ₂の差ΔＨに相当する。

【００３６】均一な寸法を有するレジストパターンを形
成するためのΔＨを、上述のようにレジスト６０の膜厚
Ｔと寸法Ａのレジストパターンを形成することを意図し
たマスクパターンを用いて露光および現像し実際に得ら
れるレジストパターンの寸法Ｂとの関係を示す曲線Ｉを
作成し、この曲線に基づいて決定する。具体的には、レ
ジスト６０にＴＨＭＲ−ｉＰ３３００［東京応化工業
（株）製］を用い、寸法Ａが０．５μｍのレジストパタ
ーンを形成することを意図したマスクパターンを用いて
曲線Ｉを作成した。次に、この特性図に目標とするレジ
ストパターンの寸法Ｃとして０．４７５μｍの位置に直
線IIを書き加えた。曲線Ｉと直線IIとの交点に対応する
Ｘ軸上の値、すなわちレジスト膜厚Ｔは、０．９６μ
ｍ、１．０４μｍ、１．０８５μｍ…であった。

【００３７】この曲線Ｉと直線IIとの交点の中から２つ
の点を選択し、この選択された点に対応するＸ軸の点の
値を、ポリシリコン膜５９のＮチャンネルアクティブ領
域５５とＰチャンネルアクティブ領域５７における表面
Ｓ₁，Ｓ₂の上に形成されるレジスト６０の膜厚Ｔ₁，Ｔ₂
をそれぞれ０．９６，１．０８５μｍと決定した。次
に、レジスト膜厚Ｔ₁，Ｔ₂の差ΔＴ，すなわちΔＨ＝１
２５ｎｍを求めた。

【００３８】このようにして求められた値になるように
ΔＨを以下のように制御する。まず、図７（Ａ）に示す
ように、Ｎ型、（１００）、比抵抗８〜１２Ω・ｃｍの
シリコン基板５１を洗浄した後、９２０℃でＯ₂ドライ
酸化してシリコン基板上に膜厚３０ｎｍのシリコン熱酸
化膜６１を形成した。

【００３９】次に、ソースガスとしてＳｉＨ₄／ＮＨ₃混
合ガスを用いた、７９０℃での低圧ＣＶＤにより、膜厚
５０ｎｍの窒化シリコン（ＳｉＮ₄）膜６２をシリコン
熱酸化膜６１上に形成した。

【００４０】通常のフォト・リソグラフィ技術に従っ
て、図７（Ｂ）に示すように、窒化シリコン膜６２上に
Ｐ型ウエル形成用レジストパターン６３を形成し、この
レジストパターン６３をマスクとして、反応用ガスにＳ
Ｆ₆／Ｏ₂混合ガスを用いた反応性イオンエッチング（Ｒ
ＩＥ）を行った。これにより、シリコン基板５１の表面
のうち、Ｐ型ウエル形成領域６４上に形成された窒化シ
リコン膜５２を選択的に除去した。

【００４１】次いで、シリコン基板５１に対してＢをイ
オン注入（１６０ＫｅＶ，７Ｅ１２／ｃｍ²）した。こ
の後、Ｐ型ウエル形成用レジストパターンを除去した
後、シリコン基板５１を酸化炉内でＨ₂／Ｏ₂混合ガス中
９８０℃で熱処理を行い、図７（Ｃ）に示すように、シ
リコン基板５１のＰ型ウエル形成領域上に膜厚２８０ｎ
ｍのシリコン酸化膜６５を形成した。次に、Ｎ₂ガス雰
囲気中、１１５０℃でアニールした。この結果、Ｐ型ウ
エル５２が形成された。

【００４２】この後、シリコン基板５１に対してＰをイ
オン注入（１６０ＫｅＶ，６Ｅ１２／ｃｍ²）し、Ｎ₂ガ
ス雰囲気中、１１５０℃でアニールしてＮ型ウエル５３
を形成する。

【００４３】引き続き、エッチングにより、窒化シリコ
ン膜６２、シリコン熱酸化膜６１およびシリコン酸化膜
６５を除去した。この結果、図７（Ｄ）に示すように、
Ｐ型ウエル５２およびＮ型ウエル５３の高さの差は１２
５ｎｍとなった。

【００４４】次いで、シリコン基板５１上にゲート電極
用のポリシリコン膜５９をＣＶＤで形成した場合、この
Ｐ型ウエル５２およびＮ型ウエル５３の高さの差は、ポ
リシリコン膜５９の面Ｓ₁，Ｓ₂の高さの差ΔＨになる。

【００４５】この後、ポリシリコン膜５９の一方の面Ｓ
₁上のレジスト膜厚Ｔ₁が０．９６μｍになるようにレジ
スト６０をポリシリコン膜５９上全体に塗布し、常法に
従って露光および現像することにより、ポリシリコン膜
５９上に所望の寸法のレジストパターンが形成された。
このＰ型ウエル５２およびＮ型ウエル５３の上に設計通
りの均一な幅のゲート電極が形成された。

【００４６】なお、ΔＨを決定する際に、８０ｎｍでは
なく、１２５ｎｍを選択したのは、上述のセルフアライ
メントツインウエルプロセスでは、Ｐ型ウエル５２酸化
により形成されたシリコン酸化膜６５が、Ｎ型ウエル５
３形成の際のＰイオン注入工程でマスクとなるため、シ
リコン酸化膜６５がある程度以上厚くなければならない
からである。

【００４７】以上のように、本発明のレジストパターン
の形成方法によれば、付加的な工程なしで異なる高さの
面Ｓ₁，Ｓ₂を有するポリシリコン膜５９上に設計通りの
レジストパターンを形成することができる。

【図面の簡単な説明】

【図１】レジスト膜厚Ｔと寸法Ａのレジストパターンを
形成することを意図したマスクパターンを用いて露光お
よび現像し実際に得られるレジストパターンの寸法Ｂと
の関係を示す特性図。

【図２】異なる高さの面を有する被処理膜上にレジスト
を塗布した状態を示す模式図。

【図３】異なる高さの面を３つ有する被処理膜上にレジ
ストを塗布した状態を示す模式図。

【図４】レジスト膜厚Ｔと寸法Ａのレジストパターンを
形成することを意図したマスクパターンを用いて露光お
よび現像し実際に得られるレジストパターンの寸法Ｂと
の関係を示す特性図において、曲線Ｉおよび直線IIの交
点が曲線Ｉの極大点および極小点にある場合を示す図。

【図５】レジスト塗布後ＡＲＣレイヤーコートを施した
場合のレジスト膜厚Ｔと寸法Ａのレジストパターンを形
成することを意図したマスクパターンを用いて露光およ
び現像し実際に得られるレジストパターンの寸法Ｂとの
関係を示す特性図。

【図６】セルフアライメントツインウエルプロセスにお
いてゲート電極用のポリシリコン膜をＣＶＤによりシリ
コン基板上に形成する前の段階を示す断面図。

【図７】（Ａ）〜（Ｄ）は、本発明のレジストパターン
の形成方法の一実施例の各工程を示す断面図。

【図８】異なる高さの面を有する被処理膜上にレジスト
を塗布した状態を示す模式図。

【図９】レジスト膜厚Ｔと寸法Ａのレジストパターンを
形成することを意図したマスクパターンを用いて露光お
よび現像し実際に得られるレジストパターンの寸法Ｂと
の関係を示す特性図。

【図１０】従来のレジストパターンの形成方法におい
て、異なる高さの面を有する被処理膜上に形成されたレ
ジストパターンの状態を示す模式図。

【符号の説明】

１１…被処理膜、１２…基準面、１３…レジスト、１４
…段差、５１…シリコン基板、５２…Ｐ型ウエル、５３
…Ｎ型ウエル、５４、５６、５８…フィールド酸化膜、
５５…Ｎチャンネルアクティブ領域、５７…Ｐチャンネ
ルアクティブ領域、５９…ポリシリコン膜、６０…レジ
スト膜、６１…シリコン熱酸化膜、６２…窒化シリコン
膜、６３…レジスト、６４…Ｐ型ウエル形成領域、６５
…シリコン酸化膜。

Claims

【特許請求の範囲】

【請求項１】基準面に対して異なる高さの面（Ｓ₁，
Ｓ₂…）を有する被処理膜上にレジストを塗布する工
程、所望のレジストパターンに対応したマスクパターン
で前記レジストを露光する工程、および、前記レジスト
を現像する工程を具備するレジストパターンの形成方法
であって、前記レジストの膜厚Ｔと寸法Ａのレジストパターンを形
成することを意図したマスクパターンを用いて露光およ
び現像し実際に得られるレジストパターンの寸法Ｂとの
関係を示す波形状曲線に基づいて、前記被処理膜の異な
る高さの面（Ｓ₁，Ｓ₂…）上に塗布される前記レジスト
の膜厚（Ｔ₁，Ｔ₂…）に対応する実際に得られるレジス
トパターンの寸法（Ｂ₁，Ｂ₂…）が同一になるように前
記被処理膜の異なる高さの面（Ｓ₁，Ｓ₂…）の間の前記
基準面に対する高さ（Ｈ₁，Ｈ₂…）の差を制御すること
を特徴とするレジストパターンの形成方法。