JPH09121062A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09121062A JPH09121062A JP8204459A JP20445996A JPH09121062A JP H09121062 A JPH09121062 A JP H09121062A JP 8204459 A JP8204459 A JP 8204459A JP 20445996 A JP20445996 A JP 20445996A JP H09121062 A JPH09121062 A JP H09121062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor
- semiconductor region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】課題は、逆回復特性の優れた半導体装置を提供
することにある。 【解決手段】ｎ- 層１４及びｐ層１６を有するダイオー
ドにおいて、ｐ層１６の不純物量を単位面積当たり１×
１０の１４乗個以下とする。 【効果】本発明によれば、逆回復電流を低減できる。
することにある。 【解決手段】ｎ- 層１４及びｐ層１６を有するダイオー
ドにおいて、ｐ層１６の不純物量を単位面積当たり１×
１０の１４乗個以下とする。 【効果】本発明によれば、逆回復電流を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、逆回復電流の小さ
な高速ダイオードに関する。
な高速ダイオードに関する。
【０００２】
【従来の技術】図７は、一般的な整流ダイオードの順方
向に電流を流している状態から逆方向の阻止状態に変化
する時の電流，電圧波形を示す。順方向に電流密度ＪF
で流し、次の瞬間逆バイアス電圧をかけると、逆回復電
流が流れる。この時の電流のピーク値ＪRPはそれに比例
して電力損失が発生するため、できるだけ小さくする必
要がある。また、ＪRPがノイズ源となって、このダイオ
ードを使用した回路、特に、集積回路を誤動作させる原
因となる。このような観点から、ＪRPを低減するダイオ
ードとして、図８に示す構造が、１９８７，アイ・イー
・イー・イー，インターナショナル，エレクトロン，デ
バイシズ，ミーテイング（１９８７，IEEE Internation
al Electron Devices Meeting ）第６５８頁から第６６
１頁において論じられている。この構造では、例えばｎ
+ 基板１１１の片面に結晶成長などで形成されたｎ~ 層
１１２中に、ｐ層１１３が分かれて形成されている。電
極１２１は、ｐ層１１３とオーミック接触し、ｐ層１１
３間において表面に露出しているｎ~ 層１１２とはショ
ットキー接合を形成している。また、電極１２１は周辺
において、酸化膜１３１上にはみ出すように形成され、
周辺の電界を緩和するフィールドプレートの役割を果た
している。電極１２２はｎ+ 層１１１に低抵抗接触して
いる。このダイオードに、電極１２１から電極１２２へ
電流を流すと、ｐｎ接合部分即ち、ｐ層１１３からｎ~
層へホールが注入しｎ~ 層に過剰キャリアが蓄積される
が、ショットキー接合部分では電極１２１からｎ~ 層１
１２に殆どホールが注入されない。従って、ｐｎ接合と
ショットキー接合の界面付近に蓄積するキャリア濃度
が、従来のｐｎ接合だけのものに比べ少なくなる。その
結果、図７から分かるように、逆バイアス電圧が印加さ
れる瞬間に生じるＪRPはｐｎ接合付近の蓄積キャリアに
よって発生するため、図８のダイオードはＪRPの低減に
有効であるという特長を持つ。また、逆方向の阻止状態
では、ショットキー接合の両側のｐ層１１３とｎ~ 層１
１２との間に形成されるｐｎ接合より伸びる空乏層が、
ショットキー接合下でリーチスルーするため、ショット
キー接合に加わる電界を緩和できる。このため、従来の
ショットキー接合だけのダイオードに比べ、漏れ電流を
小さくできるという特長を持つ。
向に電流を流している状態から逆方向の阻止状態に変化
する時の電流，電圧波形を示す。順方向に電流密度ＪF
で流し、次の瞬間逆バイアス電圧をかけると、逆回復電
流が流れる。この時の電流のピーク値ＪRPはそれに比例
して電力損失が発生するため、できるだけ小さくする必
要がある。また、ＪRPがノイズ源となって、このダイオ
ードを使用した回路、特に、集積回路を誤動作させる原
因となる。このような観点から、ＪRPを低減するダイオ
ードとして、図８に示す構造が、１９８７，アイ・イー
・イー・イー，インターナショナル，エレクトロン，デ
バイシズ，ミーテイング（１９８７，IEEE Internation
al Electron Devices Meeting ）第６５８頁から第６６
１頁において論じられている。この構造では、例えばｎ
+ 基板１１１の片面に結晶成長などで形成されたｎ~ 層
１１２中に、ｐ層１１３が分かれて形成されている。電
極１２１は、ｐ層１１３とオーミック接触し、ｐ層１１
３間において表面に露出しているｎ~ 層１１２とはショ
ットキー接合を形成している。また、電極１２１は周辺
において、酸化膜１３１上にはみ出すように形成され、
周辺の電界を緩和するフィールドプレートの役割を果た
している。電極１２２はｎ+ 層１１１に低抵抗接触して
いる。このダイオードに、電極１２１から電極１２２へ
電流を流すと、ｐｎ接合部分即ち、ｐ層１１３からｎ~
層へホールが注入しｎ~ 層に過剰キャリアが蓄積される
が、ショットキー接合部分では電極１２１からｎ~ 層１
１２に殆どホールが注入されない。従って、ｐｎ接合と
ショットキー接合の界面付近に蓄積するキャリア濃度
が、従来のｐｎ接合だけのものに比べ少なくなる。その
結果、図７から分かるように、逆バイアス電圧が印加さ
れる瞬間に生じるＪRPはｐｎ接合付近の蓄積キャリアに
よって発生するため、図８のダイオードはＪRPの低減に
有効であるという特長を持つ。また、逆方向の阻止状態
では、ショットキー接合の両側のｐ層１１３とｎ~ 層１
１２との間に形成されるｐｎ接合より伸びる空乏層が、
ショットキー接合下でリーチスルーするため、ショット
キー接合に加わる電界を緩和できる。このため、従来の
ショットキー接合だけのダイオードに比べ、漏れ電流を
小さくできるという特長を持つ。
【０００３】一方、ＪRPを低減する構造として図９のダ
イオードが特開昭58−60577 号に示されている。このダ
イオードは、ｐ+ 層１１３間のｎ~ 層１１２表面にｐ+
層１１３よりキャリア濃度の低いｐ層１１４を設けた点
が図８のダイオードと異なる。これにより、順方向で
は、拡散電位の小さなｐ層１１４とｎ~ 層１１２のｐｎ
接合を電流が流れるので、ｐ+ 層１１３とｎ~ 層１１２
の接合だけからなるダイオードに比べ、順方向の電圧降
下を小さくできるという特長を持つ。また、ｐ層１１４
のキャリア濃度が低いので、ｐ層１１４からのキャリア
の注入量を小さくできるので、ＪRPを小さくできるとい
う特長も持つ。さらに、ショットキー接合のような金属
と半導体の界面を使わないので、半導体表面の汚染等の
影響を受けにくく、特性が安定しているという特長も持
つ。もちろん、図８と同様に深いｐ+ 層１１３とｎ~ 層
１１２から伸びる空乏層により、ｐ層１１４とｎ~ 層１
１２のｐｎ接合に加わる電界を緩和し、漏れ電流を小さ
くできるという効果もある。
イオードが特開昭58−60577 号に示されている。このダ
イオードは、ｐ+ 層１１３間のｎ~ 層１１２表面にｐ+
層１１３よりキャリア濃度の低いｐ層１１４を設けた点
が図８のダイオードと異なる。これにより、順方向で
は、拡散電位の小さなｐ層１１４とｎ~ 層１１２のｐｎ
接合を電流が流れるので、ｐ+ 層１１３とｎ~ 層１１２
の接合だけからなるダイオードに比べ、順方向の電圧降
下を小さくできるという特長を持つ。また、ｐ層１１４
のキャリア濃度が低いので、ｐ層１１４からのキャリア
の注入量を小さくできるので、ＪRPを小さくできるとい
う特長も持つ。さらに、ショットキー接合のような金属
と半導体の界面を使わないので、半導体表面の汚染等の
影響を受けにくく、特性が安定しているという特長も持
つ。もちろん、図８と同様に深いｐ+ 層１１３とｎ~ 層
１１２から伸びる空乏層により、ｐ層１１４とｎ~ 層１
１２のｐｎ接合に加わる電界を緩和し、漏れ電流を小さ
くできるという効果もある。
【０００４】
【発明が解決しようとする課題】図８に示すダイオード
は、電極１２１にワイヤ１４１をボンディングすること
によって漏れ電流が増加し耐圧が劣化するという問題が
ある。この原因は次のように推測される。
は、電極１２１にワイヤ１４１をボンディングすること
によって漏れ電流が増加し耐圧が劣化するという問題が
ある。この原因は次のように推測される。
【０００５】電極１２１にワイヤ１４１をボンディング
する時、電極１２１とワイヤ１４１との間に圧力が加え
られ、この圧力によって電極１２１とｎ~ 層１１２との
界面に欠陥が生じる。この欠陥が再結合中心を構成し、
伝導帯の電子が欠陥に流れ込み漏れ電流が増加する。特
に、逆バイアス状態になり電極１２１とｎ~ 層１１２と
の界面に加わる電界が強くなると、ショットキー障壁の
厚さが薄くなり、電子がトンネル電流として再結合中心
へ遷移する確率が高くなる。これにより、ますます漏れ
電流が増加し、結果として耐圧が低下するものと考えら
れる。
する時、電極１２１とワイヤ１４１との間に圧力が加え
られ、この圧力によって電極１２１とｎ~ 層１１２との
界面に欠陥が生じる。この欠陥が再結合中心を構成し、
伝導帯の電子が欠陥に流れ込み漏れ電流が増加する。特
に、逆バイアス状態になり電極１２１とｎ~ 層１１２と
の界面に加わる電界が強くなると、ショットキー障壁の
厚さが薄くなり、電子がトンネル電流として再結合中心
へ遷移する確率が高くなる。これにより、ますます漏れ
電流が増加し、結果として耐圧が低下するものと考えら
れる。
【０００６】また、図９に示すダイオードは、図８のそ
れに比べ、ｐ層１１４からのキャリアの注入があるた
め、ＪRPが大きくなるという問題がある。そこで、さら
にＪRPを小さくするために、ｐ層１１４のキャリア濃度
を低くすることが示されているが、ｐ層１１４のキャリ
ア濃度を余り低くすると耐圧が低下する不具合がある。
これは、あまりｐ層１１４を低濃度化すると、電極１２
１に空乏層がパンチスルーし、耐圧が低下するものと思
われる。また、図８のダイオードに比較して、ｐ層１１
４を形成する製造プロセスが増加するという問題があ
る。
れに比べ、ｐ層１１４からのキャリアの注入があるた
め、ＪRPが大きくなるという問題がある。そこで、さら
にＪRPを小さくするために、ｐ層１１４のキャリア濃度
を低くすることが示されているが、ｐ層１１４のキャリ
ア濃度を余り低くすると耐圧が低下する不具合がある。
これは、あまりｐ層１１４を低濃度化すると、電極１２
１に空乏層がパンチスルーし、耐圧が低下するものと思
われる。また、図８のダイオードに比較して、ｐ層１１
４を形成する製造プロセスが増加するという問題があ
る。
【０００７】以上のように、従来技術では小さいＪRPを
達成する構造における耐圧の低下については配慮がされ
ておらず、ＪRPの低減と耐圧の確保の両立が難しいとい
う問題があつた。
達成する構造における耐圧の低下については配慮がされ
ておらず、ＪRPの低減と耐圧の確保の両立が難しいとい
う問題があつた。
【０００８】本発明の目的は、小さなＪRPと安定な耐圧
が得られ、しかも製造が容易で安定性に優れた半導体装
置を提供することにある。
が得られ、しかも製造が容易で安定性に優れた半導体装
置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明の半導体装置の特徴とするところは、ｐｎ接合からな
る第１のダイオードと、通電方向にショットキーバリア
とｐｎ接合とを複合化した第２のダイオードとを通電方
向と直角方向に並設すると共に、各ダイオードと通電方
向を逆にしてMOSFETを並設した点にある。更に、詳述す
るならば、第２のダイオードに電流密度ＪFの順電流を
流したときの順方向電圧ＶFが０.１(Ｖ）から０.３
(Ｖ）の範囲において、
明の半導体装置の特徴とするところは、ｐｎ接合からな
る第１のダイオードと、通電方向にショットキーバリア
とｐｎ接合とを複合化した第２のダイオードとを通電方
向と直角方向に並設すると共に、各ダイオードと通電方
向を逆にしてMOSFETを並設した点にある。更に、詳述す
るならば、第２のダイオードに電流密度ＪFの順電流を
流したときの順方向電圧ＶFが０.１(Ｖ）から０.３
(Ｖ）の範囲において、
【００１０】
【数３】
【００１１】が成立する点にある。具体的構成として
は、第１のダイオードは一方導電型の第１の半導体領域
と、第１の半導体領域に隣接してｐｎ接合を形成し一方
の主電極にオーミック接触する他方導電型で第１の半導
体領域より高不純物濃度を有する第２の半導体領域とか
ら構成され、第２のダイオードは、一方導電型の第１の
半導体領域と、第１の半導体領域に隣接してｐｎ接合を
形成し一方の主電極にショットキーバリアを介して接触
する他方導電型で第１の半導体領域より高不純物濃度を
有する第３の半導体領域とから構成されている。この場
合、第３の半導体領域は不純物量が１cm2 当たり１×１
０の１４乗個以下で幅が１００Åを超えることが望まし
い。そして、ダイオード全体構成としては、多数個の第
２のダイオードを第１のダイオードでそれぞれ包囲した
形が理想的である。
は、第１のダイオードは一方導電型の第１の半導体領域
と、第１の半導体領域に隣接してｐｎ接合を形成し一方
の主電極にオーミック接触する他方導電型で第１の半導
体領域より高不純物濃度を有する第２の半導体領域とか
ら構成され、第２のダイオードは、一方導電型の第１の
半導体領域と、第１の半導体領域に隣接してｐｎ接合を
形成し一方の主電極にショットキーバリアを介して接触
する他方導電型で第１の半導体領域より高不純物濃度を
有する第３の半導体領域とから構成されている。この場
合、第３の半導体領域は不純物量が１cm2 当たり１×１
０の１４乗個以下で幅が１００Åを超えることが望まし
い。そして、ダイオード全体構成としては、多数個の第
２のダイオードを第１のダイオードでそれぞれ包囲した
形が理想的である。
【００１２】本発明では、ショットキーバリア下にｐｎ
接合を形成しているため、ショットキーバリア界面にワ
イヤボンディング等で欠陥が生じても、ｐｎ接合がある
ためトンネル電流等による漏れ電流の増加を防ぐことが
できるので、耐圧の低下を防止できる。
接合を形成しているため、ショットキーバリア界面にワ
イヤボンディング等で欠陥が生じても、ｐｎ接合がある
ためトンネル電流等による漏れ電流の増加を防ぐことが
できるので、耐圧の低下を防止できる。
【００１３】また、ｎ値を１.００≦ｎ≦１.１５とする
ことで、ショットキーバリア下のｐ層からｎ~ 層へのホ
ールの注入を押えることができるので、ｐｎ接合界面に
蓄積する過剰キャリアを低減でき、ＪRPを小さくでき
る。
ことで、ショットキーバリア下のｐ層からｎ~ 層へのホ
ールの注入を押えることができるので、ｐｎ接合界面に
蓄積する過剰キャリアを低減でき、ＪRPを小さくでき
る。
【００１４】さらに、電極中にｐ型不純物を含有させ、
これを半導体中に拡散させることにより、ショットキー
バリア下にｐ層を形成することができるので、ｐ層を形
成するイオン注入などの新たな工程が不要となり、製造
が容易となる。
これを半導体中に拡散させることにより、ショットキー
バリア下にｐ層を形成することができるので、ｐ層を形
成するイオン注入などの新たな工程が不要となり、製造
が容易となる。
【００１５】
【発明の実施の形態】以下、本発明を実施例として示し
た図面により詳述する。
た図面により詳述する。
【００１６】図２は本発明半導体装置のダイオード部分
の一実施例を示す断面図及び平面図である。図におい
て、１は互いに反対側に位置する一対の主表面１１，１
２を有する半導体基体で、一方の主表面１１に隣接する
ｎ+ 層１３と、ｎ+ 層１３と他方の主表面１２に隣接す
るｎ+ 層１３より低不純物濃度のｎ~ 層１４と、他方の
主表面１２の選ばれた複数個所からｎ~ 層１４内に延び
るｎ~ 層１４より高不純物濃度のｐ層１５と、ｐ層１５
相互間にあって他方の主表面１２からｎ~ 層１４内に延
びるｎ~ 層１４より高不純物濃度でｐ層１５より薄くさ
れたｐ層１６とからなっている。ｐ層１５は複数個の小
領域１５１と、それらを包囲する環状領域１５２とから
なっている。２は一方の主表面１１においてｎ+ 層１３
にオーミック接触する一方の主電極、３は他方の主表面
１２においてｐ層１５にオーミック接触しｐ層１６との
間にショットキーバリアを形成する他方の主電極、４は
他方の主表面１２の周辺においてｎ~ 層１４及びｐ層１
５上に形成された酸化膜で、他方の主電極３は酸化膜４
上に延在している。これによって、一対の主表面間に、
ｎ+ 層１３，ｎ~ 層１４及びｐ層１５からなる第１のダ
イードと、ｎ+ 層１３，ｎ~ 層１４，ｐ層１６及びショ
ットキーバリアからなる第２のダイオードとが並設され
た構造のダイオードが得られる。
の一実施例を示す断面図及び平面図である。図におい
て、１は互いに反対側に位置する一対の主表面１１，１
２を有する半導体基体で、一方の主表面１１に隣接する
ｎ+ 層１３と、ｎ+ 層１３と他方の主表面１２に隣接す
るｎ+ 層１３より低不純物濃度のｎ~ 層１４と、他方の
主表面１２の選ばれた複数個所からｎ~ 層１４内に延び
るｎ~ 層１４より高不純物濃度のｐ層１５と、ｐ層１５
相互間にあって他方の主表面１２からｎ~ 層１４内に延
びるｎ~ 層１４より高不純物濃度でｐ層１５より薄くさ
れたｐ層１６とからなっている。ｐ層１５は複数個の小
領域１５１と、それらを包囲する環状領域１５２とから
なっている。２は一方の主表面１１においてｎ+ 層１３
にオーミック接触する一方の主電極、３は他方の主表面
１２においてｐ層１５にオーミック接触しｐ層１６との
間にショットキーバリアを形成する他方の主電極、４は
他方の主表面１２の周辺においてｎ~ 層１４及びｐ層１
５上に形成された酸化膜で、他方の主電極３は酸化膜４
上に延在している。これによって、一対の主表面間に、
ｎ+ 層１３，ｎ~ 層１４及びｐ層１５からなる第１のダ
イードと、ｎ+ 層１３，ｎ~ 層１４，ｐ層１６及びショ
ットキーバリアからなる第２のダイオードとが並設され
た構造のダイオードが得られる。
【００１７】図２に示すダイオードが、従来例の図９と
異なる点は、ｐ層１６と主電極３との間にショットキー
バリアを設けた点にある。本発明の効果を図３を使って
説明する。（ａ）は、従来例の図８における電極１２１
・ｎ~ 層１１２のショットキーバリア領域のエネルギー
バンド構造、（ｂ）は、本発明の図２における主電極２
・ｐ層１６・ｎ~ 層１４のショットキーバリア領域のエ
ネルギーバンド構造を示す。従来構造（ａ）では、先に
述べたようにショットキーバリア界面に例えばワイヤボ
ンディングで欠陥が生じると、逆バイアス時に伝導帯の
電子が欠陥が生じた再結合中心へ流れ込み漏れ電流が増
え、結果として耐圧が低下すると考えられる。一方、本
発明（ｂ）では、ショットキーバリア界面に欠陥が生じ
ても、ｐ層１６によって障壁の幅Ｗを厚くできるので、
伝導帯の電子が欠陥へトンネル電流などで遷移する確率
が格段に小さくなる。例えば、ｐ層１６の幅が１００Å
程度を超えると、殆ど電子が遷移しなくなる。従って、
漏れ電流が小さくなり、高耐圧化が図れる。しかも、ｐ
層１６と主電極３との間にショットキーバリアが形成さ
れているので、ｐｎ接合による空乏層が主電極３までパ
ンチスルーしても図９のダイオードのように耐圧が劣化
しないという特長を持つ。もちろんｐ層１５が、ｐ層１
６より深く形成されていることから、ｐ層１５のｐｎ接
合から伸びる空乏層により、ｐ層１５のｐｎ接合に加わ
る電界を緩和できる効果があることは言うまでもない。
さらに、ｐ型ショットキーバリアにおけるホールに対す
る障壁φBPにより、ｐ層１６へのホールの供給を抑制で
きる。従って、図９のようなｐ層１１４と電極１２１が
オーミック接触しているダイオードでは、電極１２１か
らｐ層１１４へホールが供給され、さらにｐ層１１４か
らｎ~ 層１１２へホールが注入されるのに対し、図２の
ダイオードでは、φBPによりｐ層１６へのホールの供給
が抑制され、従ってｐ層１６からｎ~ 層１４へのホール
の注入も少なくすることができる。その結果、ｐｎ接合
近傍の蓄積キャリアを低減でき、ＪRPを小さくできる。
さらに好ましいｐ層１６としては、ｐｎ接合とショット
キーバリアの電位差によって、ｐ層１６が空乏化すれ
ば、ホールの注入が極めて少なくできるのでＪRPを一層
小さくできる。
異なる点は、ｐ層１６と主電極３との間にショットキー
バリアを設けた点にある。本発明の効果を図３を使って
説明する。（ａ）は、従来例の図８における電極１２１
・ｎ~ 層１１２のショットキーバリア領域のエネルギー
バンド構造、（ｂ）は、本発明の図２における主電極２
・ｐ層１６・ｎ~ 層１４のショットキーバリア領域のエ
ネルギーバンド構造を示す。従来構造（ａ）では、先に
述べたようにショットキーバリア界面に例えばワイヤボ
ンディングで欠陥が生じると、逆バイアス時に伝導帯の
電子が欠陥が生じた再結合中心へ流れ込み漏れ電流が増
え、結果として耐圧が低下すると考えられる。一方、本
発明（ｂ）では、ショットキーバリア界面に欠陥が生じ
ても、ｐ層１６によって障壁の幅Ｗを厚くできるので、
伝導帯の電子が欠陥へトンネル電流などで遷移する確率
が格段に小さくなる。例えば、ｐ層１６の幅が１００Å
程度を超えると、殆ど電子が遷移しなくなる。従って、
漏れ電流が小さくなり、高耐圧化が図れる。しかも、ｐ
層１６と主電極３との間にショットキーバリアが形成さ
れているので、ｐｎ接合による空乏層が主電極３までパ
ンチスルーしても図９のダイオードのように耐圧が劣化
しないという特長を持つ。もちろんｐ層１５が、ｐ層１
６より深く形成されていることから、ｐ層１５のｐｎ接
合から伸びる空乏層により、ｐ層１５のｐｎ接合に加わ
る電界を緩和できる効果があることは言うまでもない。
さらに、ｐ型ショットキーバリアにおけるホールに対す
る障壁φBPにより、ｐ層１６へのホールの供給を抑制で
きる。従って、図９のようなｐ層１１４と電極１２１が
オーミック接触しているダイオードでは、電極１２１か
らｐ層１１４へホールが供給され、さらにｐ層１１４か
らｎ~ 層１１２へホールが注入されるのに対し、図２の
ダイオードでは、φBPによりｐ層１６へのホールの供給
が抑制され、従ってｐ層１６からｎ~ 層１４へのホール
の注入も少なくすることができる。その結果、ｐｎ接合
近傍の蓄積キャリアを低減でき、ＪRPを小さくできる。
さらに好ましいｐ層１６としては、ｐｎ接合とショット
キーバリアの電位差によって、ｐ層１６が空乏化すれ
ば、ホールの注入が極めて少なくできるのでＪRPを一層
小さくできる。
【００１８】図４は、種々のＰ層１６を持つ図２のダイ
オードの電気特性を詳しく調べた室温での実験結果であ
る。横軸は、ダイオードに順方向の電流密度ＪF を流し
た時に、順方向電圧ＶF が０.１〜０.３Ｖ程度の範囲に
おいて、ＶF とｌnＪFの関係がほぼ直線になる領域での
オードの電気特性を詳しく調べた室温での実験結果であ
る。横軸は、ダイオードに順方向の電流密度ＪF を流し
た時に、順方向電圧ＶF が０.１〜０.３Ｖ程度の範囲に
おいて、ＶF とｌnＪFの関係がほぼ直線になる領域での
【００１９】
【数４】
【００２０】の値とＪRP／ＪF の関係を示している。こ
のｎの値は、１に近いほど多数キャリアが主電流を占め
ていること、また２に近いほど注入した少数キャリアと
の再結合電流が大きいことを示している。順方向電流密
度ＪF と逆回復電流密度ＪRPの比ＪRP／ＪFを調べた結
果、図４の関係があることが判った。ｎの値が１.００
〜１.１５ の間にすれば、ＪRP／ＪF を小さくできるこ
とが判った、これは、ｐ層１６を設けても、少数キャリ
アの注入を低減(ｎを小さく)すれば、ＪRPを小さくでき
ることを示している。ｐ層１６の条件としては、例えば
Ｂ(ホウ素)のイオン注入でｐ層１６を形成する場合に
は、イオン注入量を１cm2 当たり約１×１０の１４乗個
以下にすることが望ましい。１cm2 当たり約１×１０の
１４乗個以上では、ｐ層１６と主電極２がオーミック接
合に近づき、またｐ層１６が高濃度となるため、ｐ層１
６からｎ~ 層１４へホールが注入しやすくなり、ＪRPが
大きくなるためである。
のｎの値は、１に近いほど多数キャリアが主電流を占め
ていること、また２に近いほど注入した少数キャリアと
の再結合電流が大きいことを示している。順方向電流密
度ＪF と逆回復電流密度ＪRPの比ＪRP／ＪFを調べた結
果、図４の関係があることが判った。ｎの値が１.００
〜１.１５ の間にすれば、ＪRP／ＪF を小さくできるこ
とが判った、これは、ｐ層１６を設けても、少数キャリ
アの注入を低減(ｎを小さく)すれば、ＪRPを小さくでき
ることを示している。ｐ層１６の条件としては、例えば
Ｂ(ホウ素)のイオン注入でｐ層１６を形成する場合に
は、イオン注入量を１cm2 当たり約１×１０の１４乗個
以下にすることが望ましい。１cm2 当たり約１×１０の
１４乗個以上では、ｐ層１６と主電極２がオーミック接
合に近づき、またｐ層１６が高濃度となるため、ｐ層１
６からｎ~ 層１４へホールが注入しやすくなり、ＪRPが
大きくなるためである。
【００２１】図５は、図２の半導体装置の好適な製造方
法を示す。まず、所望の耐圧を得るのに必要な比抵抗と
厚さを持ったｎ~ 層１４を用意し、この一表面からイオ
ン注入又は拡散によって部分的にｐ型不純物を導入す
る。ここでｐ層不純物を所望の深さ例えば６００Ｖのダ
イオードでは１〜１０μｍに熱処理により拡散させｐ層
１５を形成する（ａ）。次に、ｐ型不純物を含む電極３
をｐ層１５の表面及びｐ層１５に包囲されたｎ~ 層１４
の表面に堆積する（ｂ）。ここで、熱処理し、電極３中
のｐ型不純物をｎ~ 層１４表面に拡散してｐ層を形成す
る。こうすることにより、図９で必要であったイオン注
入などを使ったｐ層１６の形成工程を省くことができ
る。この場合、ｐ層１６の接合深さは、１００ｎｍ程度
以下と極めて薄いので、周辺での電界を緩和し、耐圧を
確保するため、最終端のｐ層１５を連結することが望ま
しい。その間のｐ層１５の平面形状は、棒状，円形，多
角形であっても本発明の効果は得られる。もちろん、シ
ョットキーバリアを形成する電極とオーミック接合を形
成する電極を異なる材料とし、両電極を電気的に短絡し
ても良い。
法を示す。まず、所望の耐圧を得るのに必要な比抵抗と
厚さを持ったｎ~ 層１４を用意し、この一表面からイオ
ン注入又は拡散によって部分的にｐ型不純物を導入す
る。ここでｐ層不純物を所望の深さ例えば６００Ｖのダ
イオードでは１〜１０μｍに熱処理により拡散させｐ層
１５を形成する（ａ）。次に、ｐ型不純物を含む電極３
をｐ層１５の表面及びｐ層１５に包囲されたｎ~ 層１４
の表面に堆積する（ｂ）。ここで、熱処理し、電極３中
のｐ型不純物をｎ~ 層１４表面に拡散してｐ層を形成す
る。こうすることにより、図９で必要であったイオン注
入などを使ったｐ層１６の形成工程を省くことができ
る。この場合、ｐ層１６の接合深さは、１００ｎｍ程度
以下と極めて薄いので、周辺での電界を緩和し、耐圧を
確保するため、最終端のｐ層１５を連結することが望ま
しい。その間のｐ層１５の平面形状は、棒状，円形，多
角形であっても本発明の効果は得られる。もちろん、シ
ョットキーバリアを形成する電極とオーミック接合を形
成する電極を異なる材料とし、両電極を電気的に短絡し
ても良い。
【００２２】図６は、さらに好ましい主電極３について
の実験結果を示す。主電極３にアルミニウムを含む材料
を用いた場合を示す。本発明者等の実験結果、熱処理温
度を４３０℃より高くするとｐ層１４が形成されること
が分かった。しかし、アルミニウムとシリコンの共晶温
度５７７℃以上にすると、アルミニウムが凝縮し、主電
極３の断線、ｐ層１４の不均一が生じるため、熱処理温
度を共晶温度以上にすることは好ましくない。この結果
から、主電極３に半導体プロセスで広く用いられている
シリコンを添加したアルミニウムを適用することがで
き、半導体製造プロセスに適合できるという効果があ
る。
の実験結果を示す。主電極３にアルミニウムを含む材料
を用いた場合を示す。本発明者等の実験結果、熱処理温
度を４３０℃より高くするとｐ層１４が形成されること
が分かった。しかし、アルミニウムとシリコンの共晶温
度５７７℃以上にすると、アルミニウムが凝縮し、主電
極３の断線、ｐ層１４の不均一が生じるため、熱処理温
度を共晶温度以上にすることは好ましくない。この結果
から、主電極３に半導体プロセスで広く用いられている
シリコンを添加したアルミニウムを適用することがで
き、半導体製造プロセスに適合できるという効果があ
る。
【００２３】図１は、先に示したダイオードとパワーMO
SFETとを逆並列に複合化した本発明の半導体装置の実施
例を示す概略断面図である。パワーMOSFETは、ｎ~ 層１
４に形成したｐ型のウエル層１７，ウエル層１７内に形
成したｎ型のソース層１８，ゲート電極４，主電極２，
３を延長して形成したドレイン電極及びソース電極から
成っている。６はダイオードの主電極３上に設けたボン
ディングワイヤである。この結果、パワーMOSFETはｎ+
層１３，ｎ~ 層１４，ｐ層１５，ｐ層１６からなる内蔵
ダイオードで主電流を流すことができるので、ワイヤ６
のボンディングによる耐圧劣化を防止できるとともに、
ＪRPを低減することができる。
SFETとを逆並列に複合化した本発明の半導体装置の実施
例を示す概略断面図である。パワーMOSFETは、ｎ~ 層１
４に形成したｐ型のウエル層１７，ウエル層１７内に形
成したｎ型のソース層１８，ゲート電極４，主電極２，
３を延長して形成したドレイン電極及びソース電極から
成っている。６はダイオードの主電極３上に設けたボン
ディングワイヤである。この結果、パワーMOSFETはｎ+
層１３，ｎ~ 層１４，ｐ層１５，ｐ層１６からなる内蔵
ダイオードで主電流を流すことができるので、ワイヤ６
のボンディングによる耐圧劣化を防止できるとともに、
ＪRPを低減することができる。
【００２４】以上の本発明の半導体装置において、少数
キャリアのライフタイムを電子線照射などで短縮しても
良く、またｐ型とｎ型の半導体層を入れ換えても同様の
効果があることは言うまでもない。
キャリアのライフタイムを電子線照射などで短縮しても
良く、またｐ型とｎ型の半導体層を入れ換えても同様の
効果があることは言うまでもない。
【００２５】
【発明の効果】本発明の半導体装置によれば、逆回復電
流を低減でき、耐圧の劣化を防止でき、さらに製造工程
を簡略化できるので、低ノイズ化，高信頼化，製作容易
等の効果がある。
流を低減でき、耐圧の劣化を防止でき、さらに製造工程
を簡略化できるので、低ノイズ化，高信頼化，製作容易
等の効果がある。
【図１】本発明の半導体装置の一実施例を示す概略断面
図である。
図である。
【図２】本発明に適用するダイオードの一実施例を示す
概略断面図及び平面図である。
概略断面図及び平面図である。
【図３】図２に示すダイオードの効果を示す説明図であ
る。
る。
【図４】図２に示すダイオードの順方向電流密度と逆回
復電流密度との比と順方向電圧降下との関係を示す概略
図である。
復電流密度との比と順方向電圧降下との関係を示す概略
図である。
【図５】図２に示すダイオードの製造方法を示す工程図
である。
である。
【図６】図２に示すダイオードの製造条件を示す説明図
である。
である。
【図７】ダイオードの逆回復特性の説明図である。
【図８】従来の半導体装置の一例を示す断面図である。
【図９】従来の半導体装置の他の例を示す断面図であ
る。
る。
１…半導体基体、２，３…主電極、１３…ｎ+ 層、１４
…ｎ~ 層、１５，１６…ｐ層。
…ｎ~ 層、１５，１６…ｐ層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 櫻井 直樹 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 荒川 秀俊 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内 (72)発明者 大和田 廣 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内
Claims (7)
- 【請求項１】一方導電型の第１の半導体領域と、 第１の半導体領域内に隣接する他方導電型の第２の半導
体領域と、 第１の半導体領域に接触する第１の電極と、 第２の半導体領域に接触する第２の電極と、を備え、 第２の半導体領域の不純物量が１cm2 当たり１×１０の
１４乗個以下であることを特徴とする半導体装置。 - 【請求項２】請求項１において、第２の電極がアルミニ
ウムを含むことを特徴とする半導体装置。 - 【請求項３】請求項２において、第２の半導体領域が、
不純物としてアルミニウムを含むことを特徴とする半導
体装置。 - 【請求項４】請求項１において、第１の電極と第２の電
極との間に電流密度ＪＦの順電流を流したとき順方向電
圧ＶＦが０.１（Ｖ）から０.３（Ｖ）の範囲において、 【数１】 が成立することを特徴とする半導体装置。 - 【請求項５】請求項１において、第２の半導体領域と第
２の電極とがショットキー接合を形成することを特徴と
する半導体装置。 - 【請求項６】互いに反対側に位置する一対の主表面を有
する半導体基体と、 半導体基体の一方の主表面に隣接する一方導電型の第１
の半導体領域と、 第１の半導体領域及び半導体基体の他方の主表面に隣接
する他方導電型の第２の半導体領域と、 半導体基体の一方の主表面において、第１の半導体領域
に接触する第１の電極と、 半導体基体の他方の主表面において、第２の半導体領域
に接触する第２の電極と、を備え、 第２の半導体領域の不純物量が１cm2 当たり１×１０の
１４乗個以下であることを特徴とする半導体装置。 - 【請求項７】請求項３において、第１の電極と第２の電
極との間に電流密度ＪF の順電流を流したとき順方向電
圧ＶＦが０.１（Ｖ）から０.３（Ｖ）の範囲において、 【数２】 が成立することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8204459A JP2934606B2 (ja) | 1996-08-02 | 1996-08-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8204459A JP2934606B2 (ja) | 1996-08-02 | 1996-08-02 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2045434A Division JP2590284B2 (ja) | 1989-12-22 | 1990-02-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121062A true JPH09121062A (ja) | 1997-05-06 |
| JP2934606B2 JP2934606B2 (ja) | 1999-08-16 |
Family
ID=16490892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8204459A Expired - Lifetime JP2934606B2 (ja) | 1996-08-02 | 1996-08-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2934606B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| KR100364923B1 (ko) * | 2000-06-13 | 2002-12-16 | 주식회사 케이이씨 | 쇼트키베리어다이오드 및 그 제조방법 |
| JP2007324218A (ja) * | 2006-05-30 | 2007-12-13 | Toshiba Corp | 半導体整流素子 |
| WO2009034658A1 (ja) * | 2007-09-14 | 2009-03-19 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置 |
| US7737523B2 (en) | 2005-03-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US8552469B2 (en) | 2006-09-28 | 2013-10-08 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
| US9059236B2 (en) | 2012-11-06 | 2015-06-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1996
- 1996-08-02 JP JP8204459A patent/JP2934606B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364923B1 (ko) * | 2000-06-13 | 2002-12-16 | 주식회사 케이이씨 | 쇼트키베리어다이오드 및 그 제조방법 |
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US7737523B2 (en) | 2005-03-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device |
| JP2007324218A (ja) * | 2006-05-30 | 2007-12-13 | Toshiba Corp | 半導体整流素子 |
| US8552469B2 (en) | 2006-09-28 | 2013-10-08 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
| WO2009034658A1 (ja) * | 2007-09-14 | 2009-03-19 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置 |
| US9059236B2 (en) | 2012-11-06 | 2015-06-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US9337189B2 (en) | 2012-11-06 | 2016-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2934606B2 (ja) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
| US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| US7126169B2 (en) | Semiconductor element | |
| JP4843253B2 (ja) | 電力用半導体装置 | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP2007227412A (ja) | 半導体装置およびそれを用いたインバータ装置 | |
| JP2001085704A (ja) | ＳｉＣショットキーダイオード | |
| JP4119148B2 (ja) | ダイオード | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2000101101A (ja) | ＳｉＣショットキーダイオード | |
| JP3523156B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09121062A (ja) | 半導体装置 | |
| JP2003282575A (ja) | 半導体装置およびその製造方法 | |
| KR100491851B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0846221A (ja) | 半導体装置及びその製造方法 | |
| JP2581890B2 (ja) | 半導体装置 | |
| JP3415340B2 (ja) | 炭化珪素半導体装置 | |
| JP2002184986A (ja) | 電界効果型半導体装置 | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 | |
| JP2003124478A (ja) | 半導体装置 | |
| JP6937011B2 (ja) | 半導体素子及びその製造方法 | |
| JP2023130240A (ja) | 炭化珪素半導体装置および炭化珪素半導体基板 | |
| JPH08241993A (ja) | パワースイッチングデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |