JPH09114698A - プログラム開発装置 - Google Patents
プログラム開発装置Info
- Publication number
- JPH09114698A JPH09114698A JP7266932A JP26693295A JPH09114698A JP H09114698 A JPH09114698 A JP H09114698A JP 7266932 A JP7266932 A JP 7266932A JP 26693295 A JP26693295 A JP 26693295A JP H09114698 A JPH09114698 A JP H09114698A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- value
- stack pointer
- address
- program development
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】スタック・オーバーフローを検出する手段を提
供しプログラムの誤動作を防ぐ。 【解決手段】このプログラム開発装置は、スタック・ポ
インタ値が更新されたことを示すスタック・ポインタ値
更新信号５と、更新後のスタック・ポインタ値示すスタ
ック・データ・バス６と、スタック・データ・バス６の
値と比較する為のスタック領域の限界値を保持する比較
値レジスタ９と、比較値レジスタ９とスタック・データ
・バス６とを比較する比較器８とを有する。
供しプログラムの誤動作を防ぐ。 【解決手段】このプログラム開発装置は、スタック・ポ
インタ値が更新されたことを示すスタック・ポインタ値
更新信号５と、更新後のスタック・ポインタ値示すスタ
ック・データ・バス６と、スタック・データ・バス６の
値と比較する為のスタック領域の限界値を保持する比較
値レジスタ９と、比較値レジスタ９とスタック・データ
・バス６とを比較する比較器８とを有する。
Description
【０００１】
【発明の属する技術分野】本発明はプログラム開発装置
に関し、特にスタックを操作するプログラムをデイバッ
グするプログラム開発装置に関する。
に関し、特にスタックを操作するプログラムをデイバッ
グするプログラム開発装置に関する。
【０００２】
【従来の技術】以下、図面を参照しながら従来の技術を
説明する。
説明する。
【０００３】図６は従来のプログラム開発装置のスタッ
ク・オーバーフロー検出方式の構成を示すブロック・ダ
イアグラムである。
ク・オーバーフロー検出方式の構成を示すブロック・ダ
イアグラムである。
【０００４】図６を参照すると、従来のプログラム開発
装置は、スタック・ポインタ２を用いたメモリ・アクセ
スである事を示すスタック・ポインタ使用信号１１と、
その時のアドレス値を示すアドレス・バス３と、アドレ
ス・バス３の値と比較するためのスタック領域の限界値
を保持する比較値レジスタ９と、比較値レジスタ９とア
ドレス・バス３とを比較する比較器８とを有する構成で
ある。
装置は、スタック・ポインタ２を用いたメモリ・アクセ
スである事を示すスタック・ポインタ使用信号１１と、
その時のアドレス値を示すアドレス・バス３と、アドレ
ス・バス３の値と比較するためのスタック領域の限界値
を保持する比較値レジスタ９と、比較値レジスタ９とア
ドレス・バス３とを比較する比較器８とを有する構成で
ある。
【０００５】次に、従来のプログラム開発装置の動作に
ついて説明する。なお、こので扱うソース・プログラム
の文法は特にことわらない限り共立出版の「プログラミ
ング言語Ｃ第２版」に定めるの文法／用語に準拠してい
る。また、ここで扱う機械語命令は特にことわらない限
り、日本電気株式会社発行の「μＰＤ７８０５４シリー
ズ８ビット・シングルチップ・マイクロコンピュータ」
資料番号ＩＥＵ−８２４Ａに記述されている命令であ
る。図３はＣ言語ソース・プログラムの例である。な
お、便宜上各行の先頭には行番号を明示してある。図４
は図３に示すソース・プログラムをコンパイルして得ら
れた機械語命令である。なお、便宜上各行の先頭には行
番号を明示してある。
ついて説明する。なお、こので扱うソース・プログラム
の文法は特にことわらない限り共立出版の「プログラミ
ング言語Ｃ第２版」に定めるの文法／用語に準拠してい
る。また、ここで扱う機械語命令は特にことわらない限
り、日本電気株式会社発行の「μＰＤ７８０５４シリー
ズ８ビット・シングルチップ・マイクロコンピュータ」
資料番号ＩＥＵ−８２４Ａに記述されている命令であ
る。図３はＣ言語ソース・プログラムの例である。な
お、便宜上各行の先頭には行番号を明示してある。図４
は図３に示すソース・プログラムをコンパイルして得ら
れた機械語命令である。なお、便宜上各行の先頭には行
番号を明示してある。
【０００６】さらに、図５は図３に示す関数ｆｕｎｃに
おいて自動変数の変数領域をスタックに配置するための
スタック領域の確保などの前処理が終わったスタック領
域の図である。
おいて自動変数の変数領域をスタックに配置するための
スタック領域の確保などの前処理が終わったスタック領
域の図である。
【０００７】ここでは、スタック領域が１０００（１
６）番地（括弧内の数値は奇数を表す。以下同様に記述
する。）から１２００（１６）番地であるとしスタック
のデータは１２００（１６）番地から負の方向に積まれ
て行く”Ｘ”はスタック領域内のあるアドレスである。
この場合比較値レジスタ９の値は１０００（１６）に設
定する。
６）番地（括弧内の数値は奇数を表す。以下同様に記述
する。）から１２００（１６）番地であるとしスタック
のデータは１２００（１６）番地から負の方向に積まれ
て行く”Ｘ”はスタック領域内のあるアドレスである。
この場合比較値レジスタ９の値は１０００（１６）に設
定する。
【０００８】ＣＰＵ１は関数ｆｕｎｃを呼び出す前にス
タック・ポインタ２がアドレス”Ｘ”を示していた場
合、関数呼びだし処理により、スタック・ポインタ２
を”Ｘ−２”を指すように更新しスタック・ポインタ２
の指し示すアドレスに戻り番地を保存するが、この時の
戻り番地の書き込みがスタック・ポインタ２を用いたデ
ータ・アクセスになりスタック・ポインタ使用信号１１
が真になる。その時のスタック・ポインタ２が示すアド
レス”Ｘ−２”がアドレス・バス３に出力され、比較器
８によって比較値レジスタ９の値と比較される。
タック・ポインタ２がアドレス”Ｘ”を示していた場
合、関数呼びだし処理により、スタック・ポインタ２
を”Ｘ−２”を指すように更新しスタック・ポインタ２
の指し示すアドレスに戻り番地を保存するが、この時の
戻り番地の書き込みがスタック・ポインタ２を用いたデ
ータ・アクセスになりスタック・ポインタ使用信号１１
が真になる。その時のスタック・ポインタ２が示すアド
レス”Ｘ−２”がアドレス・バス３に出力され、比較器
８によって比較値レジスタ９の値と比較される。
【０００９】もし、関数ｆｕｎｃを呼び出す前のスタッ
ク・ポインタ２のチャネル”Ｘ”が１１０２（１６）で
あった場合、関数呼びだし処理によりスタック・ポイン
タ２は１１００（１６）になりアドレス・バス３には１
１００（１６）が出力され、比較器８により比較値レジ
スタ９の値１０００（１６）より大きいことが確認され
スタック・オーバーフローが起きていないと判断する。
ク・ポインタ２のチャネル”Ｘ”が１１０２（１６）で
あった場合、関数呼びだし処理によりスタック・ポイン
タ２は１１００（１６）になりアドレス・バス３には１
１００（１６）が出力され、比較器８により比較値レジ
スタ９の値１０００（１６）より大きいことが確認され
スタック・オーバーフローが起きていないと判断する。
【００１０】そして、関数ｆｕｎｃを呼び出す前のスタ
ック・ポインタ２の値”Ｘ”が１０００（１６）であっ
た場合、関数呼び出し処理によりスタック・ポインタ２
は０ｆｆｅ（１６）になりアドレス・バス３には０ｆｆ
ｅ（１６）が出力され、比較器８により比較値レジスタ
９の値１０００（１６）より小さいことが確認されスタ
ック・オーバーフローが起きていると判断する。
ック・ポインタ２の値”Ｘ”が１０００（１６）であっ
た場合、関数呼び出し処理によりスタック・ポインタ２
は０ｆｆｅ（１６）になりアドレス・バス３には０ｆｆ
ｅ（１６）が出力され、比較器８により比較値レジスタ
９の値１０００（１６）より小さいことが確認されスタ
ック・オーバーフローが起きていると判断する。
【００１１】
【発明が解決しようとする課題】図３のプログラムをコ
ンパイルした図４に示す命令列は、スタック・ポインタ
の値とオフセット値を加算してメモリにアクセスする
（以下スタック・ポインタ相対アドレッシングとする）
ことができないＣＰＵの場合である。
ンパイルした図４に示す命令列は、スタック・ポインタ
の値とオフセット値を加算してメモリにアクセスする
（以下スタック・ポインタ相対アドレッシングとする）
ことができないＣＰＵの場合である。
【００１２】このプログラム例では、スタック・ポイン
タ相対アドレッシングができないのでその代わりに図４
に示す６行の様にスタック・ポインタの値をレジスタＨ
Ｌにコピーし、汎用レジスタ値とオフセット値を加算し
てメモリにアクセスする命令（以下汎用レジスタ相対ア
ドレッシングと称する）に置きかえている。
タ相対アドレッシングができないのでその代わりに図４
に示す６行の様にスタック・ポインタの値をレジスタＨ
Ｌにコピーし、汎用レジスタ値とオフセット値を加算し
てメモリにアクセスする命令（以下汎用レジスタ相対ア
ドレッシングと称する）に置きかえている。
【００１３】まず、関数ｆｕｎｃの動作を説明する。関
数の前処理部で自動変数”ｉ”，”ａｒｒａｙ”のため
の領域として、１２バイトの領域をスタック領域に確保
する処理として図４の３行目から６行目のようにスタッ
ク・ポインタ２の値を１２減じ、その値をレジスタＨＬ
にコピーする。従って、スタック・ポインタ２とＨＬレ
ジスタ”Ｘ−１４”となる。これ以降はこの自動変数領
域には、図４の９行目から１０行目の様にＨＬレジスタ
を用いた汎用レジスタ相対アドレッシングを用いる。
数の前処理部で自動変数”ｉ”，”ａｒｒａｙ”のため
の領域として、１２バイトの領域をスタック領域に確保
する処理として図４の３行目から６行目のようにスタッ
ク・ポインタ２の値を１２減じ、その値をレジスタＨＬ
にコピーする。従って、スタック・ポインタ２とＨＬレ
ジスタ”Ｘ−１４”となる。これ以降はこの自動変数領
域には、図４の９行目から１０行目の様にＨＬレジスタ
を用いた汎用レジスタ相対アドレッシングを用いる。
【００１４】ここで、関数ｆｕｎｃの呼出前スタック・
ポインタ２の値”Ｘ”が１００２（１６）であった場
合、戻り番地を保存する処理では、スタック・ポインタ
２は１０００（１６）になりアドレス・バス３には１０
００（１６）が出力されるが、比較値レジスタ９より小
さくない為にスタック・オーバーフローとは判断されな
い。
ポインタ２の値”Ｘ”が１００２（１６）であった場
合、戻り番地を保存する処理では、スタック・ポインタ
２は１０００（１６）になりアドレス・バス３には１０
００（１６）が出力されるが、比較値レジスタ９より小
さくない為にスタック・オーバーフローとは判断されな
い。
【００１５】そして、関数の前処理部での１２バイトの
自動変数領域をスタック領域に確保する処理によりスタ
ック・ポインタ２とＨＬレジスタの値は０５５２（１
６）となる。
自動変数領域をスタック領域に確保する処理によりスタ
ック・ポインタ２とＨＬレジスタの値は０５５２（１
６）となる。
【００１６】その後はスタック・ポインタ２ではなくＨ
Ｌレジスタを用いて自動変数領域にアクセスするためス
タック・ポインタ使用信号１１が真とならず、既にスタ
ック領域をオーバーフローしているにもかかわらずそれ
を検出することが出来ないという問題点があり、また、
データ・アクセスによる検出方法であるため、スタック
・オーバーフローするアドレスのデータにアクセスする
までスタック・オーバーフローがわからないという問題
点もある。
Ｌレジスタを用いて自動変数領域にアクセスするためス
タック・ポインタ使用信号１１が真とならず、既にスタ
ック領域をオーバーフローしているにもかかわらずそれ
を検出することが出来ないという問題点があり、また、
データ・アクセスによる検出方法であるため、スタック
・オーバーフローするアドレスのデータにアクセスする
までスタック・オーバーフローがわからないという問題
点もある。
【００１７】
【課題を解決するための手段】本発明のプログラム開発
装置は、中央処理装置と、前記中央処理装置により制御
される後入れ先出し記憶手段と、その内容の値によって
前記記憶手段の書き込み場所、または、読み出し場所、
または、書き込みと読み出し場所の両方を指定するスタ
ック位置指定手段を有するコンピュータ装置のためのプ
ログラム開発装置において、前記スタック位置指定手段
の値が更新されたことを示すスタック・ポインタ値更新
信号手段と、更新後のスタック位置指定手段の値を示す
スタック・データ・バス手段とこのスタック・データ・
バス手段の値と比較するためのスタック領域の限界値を
保持する比較値レジスタと、この比較値レジスタと前記
スタック・データ・バス手段の値とを比較する比較器を
有し、前記中央処理装置が前記スタック位置指定手段を
更新した事を前記スタック・ポインタ値更新信号手段に
より検出し、その時のスタック・データ・バスと予めス
タック領域の限界を設定してあった前記比較値レジスタ
を前記比較器により比較しスタック領域の限界を越えた
スタック・オーバーフローかどうかを検査する構成であ
る。
装置は、中央処理装置と、前記中央処理装置により制御
される後入れ先出し記憶手段と、その内容の値によって
前記記憶手段の書き込み場所、または、読み出し場所、
または、書き込みと読み出し場所の両方を指定するスタ
ック位置指定手段を有するコンピュータ装置のためのプ
ログラム開発装置において、前記スタック位置指定手段
の値が更新されたことを示すスタック・ポインタ値更新
信号手段と、更新後のスタック位置指定手段の値を示す
スタック・データ・バス手段とこのスタック・データ・
バス手段の値と比較するためのスタック領域の限界値を
保持する比較値レジスタと、この比較値レジスタと前記
スタック・データ・バス手段の値とを比較する比較器を
有し、前記中央処理装置が前記スタック位置指定手段を
更新した事を前記スタック・ポインタ値更新信号手段に
より検出し、その時のスタック・データ・バスと予めス
タック領域の限界を設定してあった前記比較値レジスタ
を前記比較器により比較しスタック領域の限界を越えた
スタック・オーバーフローかどうかを検査する構成であ
る。
【００１８】また、本発明のプログラム開発装置の前記
比較器は、スタック・オーバーフローのとき・スタック
・オーバーフロー信号を出力する構成とすることもでき
る。
比較器は、スタック・オーバーフローのとき・スタック
・オーバーフロー信号を出力する構成とすることもでき
る。
【００１９】さらにまた、本発明のプログラム開発装置
の前記スタック位置位置指定手段はスタック・ポインタ
である構成とすることもできる。
の前記スタック位置位置指定手段はスタック・ポインタ
である構成とすることもできる。
【００２０】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の第１の実施の形態のプロ
グラム開発装置の構成図である。
して説明する。図１は本発明の第１の実施の形態のプロ
グラム開発装置の構成図である。
【００２１】本発明の第１の実施の形態のプログラム開
発装置は、スタック・ポインタ２を用いたメモリ・アク
セスであること示しスタック・ポインタ２の値の更新を
示すスタック・ポインタ値更新信号５と、アドレス・バ
ス３３と、データ・バス３４と、スタック・データ・バ
ス６とこのアドレス・バス３３の値と比較するためのス
タック領域の限界値を保持する比較レジスタ９と、比較
値レジスタ９とアドレス・バス３３とを比較する比較器
８とを有する構成である。
発装置は、スタック・ポインタ２を用いたメモリ・アク
セスであること示しスタック・ポインタ２の値の更新を
示すスタック・ポインタ値更新信号５と、アドレス・バ
ス３３と、データ・バス３４と、スタック・データ・バ
ス６とこのアドレス・バス３３の値と比較するためのス
タック領域の限界値を保持する比較レジスタ９と、比較
値レジスタ９とアドレス・バス３３とを比較する比較器
８とを有する構成である。
【００２２】次に、このプログラム開発装置の動作につ
いて説明する。
いて説明する。
【００２３】スタック・ポインタ２の値が更新されると
スタック・ポインタ値更新信号５が真となり、更新後の
スタック・ポインタ２の値がスタック・データ・バス６
に出力され、スタック領域の限界値を保持する比較値レ
ジスタ９とスタック・データ・バス６とを比較器８で比
較する。
スタック・ポインタ値更新信号５が真となり、更新後の
スタック・ポインタ２の値がスタック・データ・バス６
に出力され、スタック領域の限界値を保持する比較値レ
ジスタ９とスタック・データ・バス６とを比較器８で比
較する。
【００２４】図３に示すようなＣ言語で書かれたプログ
ラムをコンパイルして得られた図４に示すような命令を
実行した場合の動作について説明する。
ラムをコンパイルして得られた図４に示すような命令を
実行した場合の動作について説明する。
【００２５】スタック領域が１０００（１６）番地から
１２００（１６）番地で１２００（１６）番地から負の
方向に積まれて行く”Ｘ”はスタック領域内のあるアド
レスである。この場合比較値レジスタ９の値は１０００
（１６）に設定する。
１２００（１６）番地で１２００（１６）番地から負の
方向に積まれて行く”Ｘ”はスタック領域内のあるアド
レスである。この場合比較値レジスタ９の値は１０００
（１６）に設定する。
【００２６】ＣＰＵ１は関数ｆｕｎｃを呼び出す前にス
タック・ポインタ２がアドレス”Ｘ”を示していた場合
関数の呼びだし処理によりスタック・ポインタ２が”Ｘ
−２”を指すように更新しスタック・ポインタ２の指し
示すアドレスに戻り番地を保存するが、この時のスタッ
ク・ポインタ２を”Ｘ−２”に更新する処理によりスタ
ック・ポインタ値更新信号５が真になりその時のスタッ
ク・ポインタ２が示すアドレス”Ｘ−２”がスタック・
データ・バス６に出力され、比較器によって比較値レジ
スタ９の値と比較される。
タック・ポインタ２がアドレス”Ｘ”を示していた場合
関数の呼びだし処理によりスタック・ポインタ２が”Ｘ
−２”を指すように更新しスタック・ポインタ２の指し
示すアドレスに戻り番地を保存するが、この時のスタッ
ク・ポインタ２を”Ｘ−２”に更新する処理によりスタ
ック・ポインタ値更新信号５が真になりその時のスタッ
ク・ポインタ２が示すアドレス”Ｘ−２”がスタック・
データ・バス６に出力され、比較器によって比較値レジ
スタ９の値と比較される。
【００２７】次に、関数ｆｕｎｃの前処理部で自動変
数”ｉ”，”ａｒｒａｙ”の為の領域として、１２バイ
トの領域をスタック領域に確保する処理の図４の６行目
の所で、スタック・ポインタ２が更新されるのでスタッ
ク・ポインタ値更新信号５が真になり、その時のスタッ
ク・ポインタ２が示すアドレス”Ｘ−１４”がスタック
・データ・バス６に出力され、比較器８によって比較値
レジスタ９の値と比較される。
数”ｉ”，”ａｒｒａｙ”の為の領域として、１２バイ
トの領域をスタック領域に確保する処理の図４の６行目
の所で、スタック・ポインタ２が更新されるのでスタッ
ク・ポインタ値更新信号５が真になり、その時のスタッ
ク・ポインタ２が示すアドレス”Ｘ−１４”がスタック
・データ・バス６に出力され、比較器８によって比較値
レジスタ９の値と比較される。
【００２８】このとき、関数ｆｕｎｃの呼出前のスタッ
ク・ポインタ２の値”Ｘ”が１００２（１６）であった
場合、戻り番地を保持する処理では、スタック・ポイン
タ２が１０００（１６）になるがこの時のスタック・ポ
インタ２の更新でスタック・データ・バス６に１０００
（１６）が出力され、比較値レジスタ９の１０００（１
６）より小さくない為にスタック・オーバーフローとは
判断されない。
ク・ポインタ２の値”Ｘ”が１００２（１６）であった
場合、戻り番地を保持する処理では、スタック・ポイン
タ２が１０００（１６）になるがこの時のスタック・ポ
インタ２の更新でスタック・データ・バス６に１０００
（１６）が出力され、比較値レジスタ９の１０００（１
６）より小さくない為にスタック・オーバーフローとは
判断されない。
【００２９】しかし、関数ｆｕｎｃの前処理部の図４の
６行目の所では、スタック・ポインタ２が０ｆｆ２（１
６）となり、スタック・データ・バス６には０ｆｆ２
（１６）が出力され、比較値レジスタ９の１０００（１
６）より小い為にスタック・オーバーフローとは判断す
ることが出来る。
６行目の所では、スタック・ポインタ２が０ｆｆ２（１
６）となり、スタック・データ・バス６には０ｆｆ２
（１６）が出力され、比較値レジスタ９の１０００（１
６）より小い為にスタック・オーバーフローとは判断す
ることが出来る。
【００３０】図６は本発明の第２の実施の形態のプログ
ラム開発装置の構成図である。
ラム開発装置の構成図である。
【００３１】この実施の形態は、スタック・オーバーフ
ローを検出する手段をＣＰＵ１に内蔵した場合の例で、
比較器８の比較結果スタック・オーバーフローがあった
事を知らせるスタック・オーバーフロー信号１２として
外部に知らせるようになっている。
ローを検出する手段をＣＰＵ１に内蔵した場合の例で、
比較器８の比較結果スタック・オーバーフローがあった
事を知らせるスタック・オーバーフロー信号１２として
外部に知らせるようになっている。
【００３２】この第２の実施の形態のプログラム開発装
置の動作は第１の実施の形態のプログラム開発装置と同
一なのでその詳細な説明は省略する。
置の動作は第１の実施の形態のプログラム開発装置と同
一なのでその詳細な説明は省略する。
【００３３】これにより、ＣＰＵ１の端子数を減らせる
ことが可能となりスタック・オーバーフロー信号１２を
ＣＰＵ１の割り込み端子に接続することによりオペレー
ティングシステムによる検出も可能となる。
ことが可能となりスタック・オーバーフロー信号１２を
ＣＰＵ１の割り込み端子に接続することによりオペレー
ティングシステムによる検出も可能となる。
【００３４】
【発明の効果】以上説明したように本発明は、スタック
・ポインタを用いないでデータにアクセスする場合にも
スタック・オーバーフローを検出する事が可能となり、
また、スタック・オーバーフローになる領域にアクセス
しなくてもスタック・オーバーフローを検出することが
できるという効果を有する。
・ポインタを用いないでデータにアクセスする場合にも
スタック・オーバーフローを検出する事が可能となり、
また、スタック・オーバーフローになる領域にアクセス
しなくてもスタック・オーバーフローを検出することが
できるという効果を有する。
【図１】本発明の第１の実施の形態のプログラム開発装
置の構成図である。
置の構成図である。
【図２】本発明の第２の実施の形態のプログラム開発装
置の構成図である。
置の構成図である。
【図３】プログラム・リストである。
【図４】アセンプル・リストである。
【図５】スタック領域を示す図である。
【図６】従来のプログラム開発装置。
１ ＣＰＵ ２ スタック・ポインタ ３，３３ アドレス・バス ４，３４ データ・バス ５ スタック・ポインタ値更新信号 ６ スタック・データ・バス ７ メモリ ８ 比較器 ９ 比較値レジスタ １１ スタック・ポインタ使用信号 １２ スタック・オーバーフロー信号
Claims (3)
- 【請求項１】 中央処理装置と、前記中央処理装置によ
り制御される後入れ先出し記憶手段と、その内容の値に
よって前記記憶手段の書き込み場所、または、読み出し
場所、または、書き込みと読み出し場所の両方を指定す
るスタック位置指定手段を有するコンピュータ装置のた
めのプログラム開発装置において、前記スタック位置指
定手段の値が更新されたことを示すスタック・ポインタ
値更新信号手段と、更新後のスタック位置指定手段の値
を示すスタック・データ・バス手段とこのスタック・デ
ータ・バス手段の値と比較するためのスタック領域の限
界値を保持する比較値レジスタと、この比較値レジスタ
と前記スタック・データ・バス手段の値とを比較する比
較器を有し、前記中央処理装置が前記スタック位置指定
手段を更新した事を前記スタック・ポインタ値更新信号
手段により検出し、その時のスタック・データ・バスと
予めスタック領域の限界を設定してあった前記比較値レ
ジスタを前記比較器により比較しスタック領域の限界を
越えたスタック・オーバーフローかどうかを検査するこ
とを特徴とするプログラム開発装置。 - 【請求項２】 前記比較器は、スタック・オーバーフロ
ーのときスタック・オーバーフロー信号を出力すること
を特徴とする請求項１記載のプログラム開発装置。 - 【請求項３】 前記スタック位置位置指定手段はスタッ
ク・ポインタである請求項１または２記載のプログラム
開発装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7266932A JPH09114698A (ja) | 1995-10-16 | 1995-10-16 | プログラム開発装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7266932A JPH09114698A (ja) | 1995-10-16 | 1995-10-16 | プログラム開発装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09114698A true JPH09114698A (ja) | 1997-05-02 |
Family
ID=17437693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7266932A Pending JPH09114698A (ja) | 1995-10-16 | 1995-10-16 | プログラム開発装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09114698A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02176946A (ja) * | 1988-12-28 | 1990-07-10 | Hitachi Ltd | プログラム暴走検出方法 |
| JPH02293939A (ja) * | 1989-05-08 | 1990-12-05 | Fujitsu Ltd | スタックオーバーフロー検出時処理方式 |
| JPH03208132A (ja) * | 1990-01-09 | 1991-09-11 | Mitsubishi Electric Corp | シングルチツプマイクロコンピユータ |
| JPH0477826A (ja) * | 1990-07-16 | 1992-03-11 | Ricoh Co Ltd | マイクロプロセツサ |
| JPH04127333A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | アプリケーションタスクの障害検出方式 |
| JPH04266141A (ja) * | 1991-02-21 | 1992-09-22 | Fujitsu Ltd | スタックオーバーフロー検出方式 |
-
1995
- 1995-10-16 JP JP7266932A patent/JPH09114698A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02176946A (ja) * | 1988-12-28 | 1990-07-10 | Hitachi Ltd | プログラム暴走検出方法 |
| JPH02293939A (ja) * | 1989-05-08 | 1990-12-05 | Fujitsu Ltd | スタックオーバーフロー検出時処理方式 |
| JPH03208132A (ja) * | 1990-01-09 | 1991-09-11 | Mitsubishi Electric Corp | シングルチツプマイクロコンピユータ |
| JPH0477826A (ja) * | 1990-07-16 | 1992-03-11 | Ricoh Co Ltd | マイクロプロセツサ |
| JPH04127333A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | アプリケーションタスクの障害検出方式 |
| JPH04266141A (ja) * | 1991-02-21 | 1992-09-22 | Fujitsu Ltd | スタックオーバーフロー検出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230262B2 (ja) | 電子装置及びその固定情報修正方法 | |
| JPH1115675A (ja) | 割込みコントローラ及び制御システム | |
| JPH09114698A (ja) | プログラム開発装置 | |
| JPH02304635A (ja) | プログラム暴走検知方法 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JPH1063574A (ja) | キャッシュメモリ付プロセッサ | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH02278428A (ja) | 分岐制御方式 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS63165931A (ja) | 不連続命令フエツチアドレス情報記憶方式 | |
| JP3012618B1 (ja) | 被検査プログラムのデバグ方法とそのデバグ方式 | |
| JP2506591B2 (ja) | 補助処理装置 | |
| JPS61131047A (ja) | パイプライン制御方式 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JP2504570B2 (ja) | 記憶領域の書き込み検査処理方法 | |
| JPH02207328A (ja) | パイプライン制御方式 | |
| JPH0561673A (ja) | オブジエクトプログラムの動的リンク方式 | |
| JPH01205340A (ja) | データ処理装置 | |
| JPS60173640A (ja) | 演算処理装置 | |
| JPS638949A (ja) | プログラムの検査装置 | |
| JPH0573311A (ja) | 処理装置における命令バツフアの命令書換方式 | |
| JPS6231434A (ja) | 命令アドレス制御方式 | |
| JPH08106431A (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH06295252A (ja) | 計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980707 |