JPH09114664A - データ駆動型情報処理装置 - Google Patents
データ駆動型情報処理装置Info
- Publication number
- JPH09114664A JPH09114664A JP7269573A JP26957395A JPH09114664A JP H09114664 A JPH09114664 A JP H09114664A JP 7269573 A JP7269573 A JP 7269573A JP 26957395 A JP26957395 A JP 26957395A JP H09114664 A JPH09114664 A JP H09114664A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- data packet
- waiting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Advance Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 データ駆動型情報処理装置に於いて、データ
の冗長度を下げ、処理の効率を上げる。 【解決手段】 互いに独立な複数のデータ（データ１，
…，データＮ）を１パケットに収め、命令情報１６、行
先情報１７及び世代番号１８を共有させる。
の冗長度を下げ、処理の効率を上げる。 【解決手段】 互いに独立な複数のデータ（データ１，
…，データＮ）を１パケットに収め、命令情報１６、行
先情報１７及び世代番号１８を共有させる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の入力データ
を組み合わせることにより、入力データの冗長性を下
げ、処理の時間を短縮する機構を備えたデータ駆動型情
報処理装置に関する。
を組み合わせることにより、入力データの冗長性を下
げ、処理の時間を短縮する機構を備えたデータ駆動型情
報処理装置に関する。
【０００２】
【従来の技術】データ駆動型プロセッサでは、「ある処
理に必要なデータが全て揃い、かつ、その処理に必要な
演算装置などの資源が割り当てられた時に処理を行う」
という単純な規則にしたがって処理が並列に進行する。
理に必要なデータが全て揃い、かつ、その処理に必要な
演算装置などの資源が割り当てられた時に処理を行う」
という単純な規則にしたがって処理が並列に進行する。
【０００３】図１５は、従来の映像信号処理向きデータ
駆動型情報処理装置のブロック構成図及びデータパケッ
ト構成図である。同様のシステム構成例は、文献「デー
タ駆動型プロセッサの概要」（コンピュータデザイン１
９９０年３月号）、文献「動的データ駆動型プロセッサ
による並列処理方式の検討」（情報処理学会主催マイク
ロコンピュータアーキテクチャシンポジウム（１９９１
年１１月１２日））等において示されている。
駆動型情報処理装置のブロック構成図及びデータパケッ
ト構成図である。同様のシステム構成例は、文献「デー
タ駆動型プロセッサの概要」（コンピュータデザイン１
９９０年３月号）、文献「動的データ駆動型プロセッサ
による並列処理方式の検討」（情報処理学会主催マイク
ロコンピュータアーキテクチャシンポジウム（１９９１
年１１月１２日））等において示されている。
【０００４】図１５に示すデータ駆動型プロセッサで
は、入力されるパケット・１６０はデータ・１５９毎に
独立しており、１つのデータに対してそれぞれ、命令情
報・１５６、行先情報・１５７、世代番号・１５８を持
っている。これらは、入力制御手段・１５１から入力さ
れる。対データ検出手段（待合わせ記憶手段・１５２
は、入力されたデータ（パケット）のうち、２つのデー
タが揃わないと処理できないものを一時的に記憶する手
段を有する。演算処理手段・１５３は、待合わせを行っ
たデータ（パケット）を受けて乗算、加算といった演算
を実施する。プログラム記憶手段・１５４は演算処理の
結果を受けて、プログラムの次の演算内容、行先情報を
データ（パケット）に与える機能を有する。分岐手段・
１５５はプログラム記憶手段の結果から得られた行先を
読み取り、同一のプロセッサ内部で処理を行うか（合流
手段・１５１に送る）、プロセッサ外部に送られるかを
判定する。
は、入力されるパケット・１６０はデータ・１５９毎に
独立しており、１つのデータに対してそれぞれ、命令情
報・１５６、行先情報・１５７、世代番号・１５８を持
っている。これらは、入力制御手段・１５１から入力さ
れる。対データ検出手段（待合わせ記憶手段・１５２
は、入力されたデータ（パケット）のうち、２つのデー
タが揃わないと処理できないものを一時的に記憶する手
段を有する。演算処理手段・１５３は、待合わせを行っ
たデータ（パケット）を受けて乗算、加算といった演算
を実施する。プログラム記憶手段・１５４は演算処理の
結果を受けて、プログラムの次の演算内容、行先情報を
データ（パケット）に与える機能を有する。分岐手段・
１５５はプログラム記憶手段の結果から得られた行先を
読み取り、同一のプロセッサ内部で処理を行うか（合流
手段・１５１に送る）、プロセッサ外部に送られるかを
判定する。
【０００５】特開平５ー２３３８５４に示される装置に
よると、複数の対データ検出手段、複数のプログラム記
憶手段、複数の演算処理手段からなるデータ駆動型プロ
セッサが示されており、それぞれ、複数の命令情報、行
先情報、世代番号、データを有するパケットの処理がな
される。
よると、複数の対データ検出手段、複数のプログラム記
憶手段、複数の演算処理手段からなるデータ駆動型プロ
セッサが示されており、それぞれ、複数の命令情報、行
先情報、世代番号、データを有するパケットの処理がな
される。
【０００６】
【発明が解決しようとする課題】従来の装置では、複数
データを持つパケットの処理ができなかった。特開平５
ー２３３８５４記載の装置では複数のデータを扱うパケ
ット記述されているが、これらはそれぞれ行先情報、命
令コードなどを個別に持つ別々のパケットを１つにまと
めただけのものであり、データパケット長が大きくな
る。
データを持つパケットの処理ができなかった。特開平５
ー２３３８５４記載の装置では複数のデータを扱うパケ
ット記述されているが、これらはそれぞれ行先情報、命
令コードなどを個別に持つ別々のパケットを１つにまと
めただけのものであり、データパケット長が大きくな
る。
【０００７】本発明は、複数データを１パケットに収め
る機構を設けることで、データの冗長度を下げ、処理の
効率を上げることのできるデータ駆動型情報処理装置を
提供するものである。
る機構を設けることで、データの冗長度を下げ、処理の
効率を上げることのできるデータ駆動型情報処理装置を
提供するものである。
【０００８】
【課題を解決するための手段】請求項１の発明は、対デ
ータ検出手段と、演算手段と、プログラム記憶手段と、
外部装置への出力制御手段と、外部装置からの入力制御
手段とが周回パイプラインにて接続されたデータ駆動型
情報処理装置に於いて、該装置内で扱われるデータ単位
である、データ本体、並びに、データ相互の識別情報、
データの行き先を指示する行き先情報、データに施すべ
き演算を指示する命令情報、等により構成されるデータ
パケットの構成が、互いに独立な複数のデータを１つの
データパケットに含み、他の情報を共有する構成である
事を特徴とするものである。
ータ検出手段と、演算手段と、プログラム記憶手段と、
外部装置への出力制御手段と、外部装置からの入力制御
手段とが周回パイプラインにて接続されたデータ駆動型
情報処理装置に於いて、該装置内で扱われるデータ単位
である、データ本体、並びに、データ相互の識別情報、
データの行き先を指示する行き先情報、データに施すべ
き演算を指示する命令情報、等により構成されるデータ
パケットの構成が、互いに独立な複数のデータを１つの
データパケットに含み、他の情報を共有する構成である
事を特徴とするものである。
【０００９】請求項２の発明は、上記請求項１の発明に
おいて、互いに相関のある一群のデータを、１つのデー
タパケット内に複数組含む事を特徴とするものである。
おいて、互いに相関のある一群のデータを、１つのデー
タパケット内に複数組含む事を特徴とするものである。
【００１０】請求項３の発明は、上記請求項１又は２の
発明において、データ相互の識別情報の内、特定の１ビ
ットの値のみ異なる２つのデータ、又はデータ群を１つ
のデータパケット内に含む事を特徴とするものである。
発明において、データ相互の識別情報の内、特定の１ビ
ットの値のみ異なる２つのデータ、又はデータ群を１つ
のデータパケット内に含む事を特徴とするものである。
【００１１】請求項４の発明は、上記請求項１、２又は
３の発明において、複数のデータ、又はデータ群の各々
に対して、データパケット内の当該データ領域の値が有
効であるか否かの識別フラッグをデータパケット内に有
する事を特徴とするものである。
３の発明において、複数のデータ、又はデータ群の各々
に対して、データパケット内の当該データ領域の値が有
効であるか否かの識別フラッグをデータパケット内に有
する事を特徴とするものである。
【００１２】請求項５の発明は、上記請求項１、２、３
又は４の発明において、データパケット内のデータ、又
はデータ群の個数に応じて相互に独立した演算手段を有
する事を特徴とするものである。
又は４の発明において、データパケット内のデータ、又
はデータ群の個数に応じて相互に独立した演算手段を有
する事を特徴とするものである。
【００１３】請求項６の発明は、上記請求項４の発明に
おいて、対データ検出手段に於いて、先に該手段に入力
され待ち合わせ中のデータパケットと、後に入力される
データパケットとの対応する識別フラッグを各々個別に
検証し、共に、有効な場合は、対データ検出済みとし
て、出力されるデータパケット中の当該識別フラッグを
有効とし、待ち合わせ中のデータパケットにある当該識
別フラッグを無効とする制御を行い、共に無効な場合
は、出力されるデータパケットの当該識別フラッグを無
効とする制御を行い、一方のみ無効な場合は対データ検
出ミスとして、出力されるデータパケットの当該識別フ
ラッグを無効とし、識別フラッグが有効であった入力デ
ータパケットのデータを待ち合わせ中のデータパケット
のデータ領域に転記し、該パケットの当該識別フラッグ
を有効とする制御を行い、さらに、出力されるデータパ
ケットの識別フラッグが全て無効である場合、該パケッ
トを出力しない制御を行う事を特徴とするものである。
おいて、対データ検出手段に於いて、先に該手段に入力
され待ち合わせ中のデータパケットと、後に入力される
データパケットとの対応する識別フラッグを各々個別に
検証し、共に、有効な場合は、対データ検出済みとし
て、出力されるデータパケット中の当該識別フラッグを
有効とし、待ち合わせ中のデータパケットにある当該識
別フラッグを無効とする制御を行い、共に無効な場合
は、出力されるデータパケットの当該識別フラッグを無
効とする制御を行い、一方のみ無効な場合は対データ検
出ミスとして、出力されるデータパケットの当該識別フ
ラッグを無効とし、識別フラッグが有効であった入力デ
ータパケットのデータを待ち合わせ中のデータパケット
のデータ領域に転記し、該パケットの当該識別フラッグ
を有効とする制御を行い、さらに、出力されるデータパ
ケットの識別フラッグが全て無効である場合、該パケッ
トを出力しない制御を行う事を特徴とするものである。
【００１４】請求項７の発明は、上記請求項４の発明に
おいて、データパケット中の複数のデータ、又はデータ
群の各々に対して条件判断演算を実行した際に、有効な
データ、又はデータ群に関する判断結果が全て真の場
合、条件判断結果フラッグを真にセットしたデータパケ
ットを１つ出力し、有効なデータ、又はデータ群に関す
る判断結果が全て偽の場合、条件判断結果フラッグを偽
にセットしたデータパケットを１つ出力し、有効なデー
タ、又はデータ群に関する判断結果として真と偽が混在
している場合は、第１のパケットとして、条件判断結果
フラッグを真にセットし、真の判断結果を得たデータ又
はデータ群に対して対応する識別フラッグを有効とし、
偽の判断結果を得たデータ又はデータ群に対して対応す
る識別フラッグを無効としたデータパケットを出力し、
第２のパケットとして、条件判断結果フラッグを偽にセ
ットし、偽の判断結果を得たデータ又はデータ群に対し
て対応する識別フラッグを有効とし、真の判断結果を得
たデータ又はデータ群に対して対応する識別フラッグを
無効としてデータパケットを出力する制御を行う事を特
徴とするものである。
おいて、データパケット中の複数のデータ、又はデータ
群の各々に対して条件判断演算を実行した際に、有効な
データ、又はデータ群に関する判断結果が全て真の場
合、条件判断結果フラッグを真にセットしたデータパケ
ットを１つ出力し、有効なデータ、又はデータ群に関す
る判断結果が全て偽の場合、条件判断結果フラッグを偽
にセットしたデータパケットを１つ出力し、有効なデー
タ、又はデータ群に関する判断結果として真と偽が混在
している場合は、第１のパケットとして、条件判断結果
フラッグを真にセットし、真の判断結果を得たデータ又
はデータ群に対して対応する識別フラッグを有効とし、
偽の判断結果を得たデータ又はデータ群に対して対応す
る識別フラッグを無効としたデータパケットを出力し、
第２のパケットとして、条件判断結果フラッグを偽にセ
ットし、偽の判断結果を得たデータ又はデータ群に対し
て対応する識別フラッグを有効とし、真の判断結果を得
たデータ又はデータ群に対して対応する識別フラッグを
無効としてデータパケットを出力する制御を行う事を特
徴とするものである。
【００１５】請求項８の発明は、上記請求項４の発明に
おいて、データパケット中の複数のデータ、又はデータ
群の内、いずれかが無効なデータパケットに対して、当
該データ、又はデータ群が有効なデータパケットを待ち
合わせ、入力されたデータパケット中の有効なデータ又
はデータ群の値を、待ち合わせ中の当該データ領域に転
記し、該データパケットの転記されたデータに対応する
識別フラッグを有効とし、該データパケットを出力する
制御を行う事を特徴とするものである。
おいて、データパケット中の複数のデータ、又はデータ
群の内、いずれかが無効なデータパケットに対して、当
該データ、又はデータ群が有効なデータパケットを待ち
合わせ、入力されたデータパケット中の有効なデータ又
はデータ群の値を、待ち合わせ中の当該データ領域に転
記し、該データパケットの転記されたデータに対応する
識別フラッグを有効とし、該データパケットを出力する
制御を行う事を特徴とするものである。
【００１６】請求項９の発明は、上記請求項８の発明に
おいて、待ち合わせ中のデータパケット内のデータ、又
はデータ群が全て有効となるまで、待ち合わせを継続す
る事を特徴としたものである。
おいて、待ち合わせ中のデータパケット内のデータ、又
はデータ群が全て有効となるまで、待ち合わせを継続す
る事を特徴としたものである。
【００１７】請求項１０の発明は、上記請求項８の発明
において、データパケットが待ち合わせ中に、次のデー
タパケットが入力され、待ち合わせ中のデータパケット
と入力データパケットが、１つのデータパケットとして
扱われる為の一定の規則に沿わない場合、待ち合わせ中
のデータパケットをそのまま出力し、入力データパケッ
トを待ち合わせ状態とする事を特徴とするものである。
において、データパケットが待ち合わせ中に、次のデー
タパケットが入力され、待ち合わせ中のデータパケット
と入力データパケットが、１つのデータパケットとして
扱われる為の一定の規則に沿わない場合、待ち合わせ中
のデータパケットをそのまま出力し、入力データパケッ
トを待ち合わせ状態とする事を特徴とするものである。
【００１８】請求項１１の発明は、上記請求項８の発明
において、データパケットが待ち合わせ中に、次のデー
タパケットが入力され、待ち合わせ中のデータパケット
と入力データパケットが、１つのデータパケットとして
扱われる為の一定の規則に沿わない場合、待ち合わせ中
のデータパケットをそのまま待ち合わせ状態とし、入力
データパケットをそのまま出力する事を特徴とするもの
である。
において、データパケットが待ち合わせ中に、次のデー
タパケットが入力され、待ち合わせ中のデータパケット
と入力データパケットが、１つのデータパケットとして
扱われる為の一定の規則に沿わない場合、待ち合わせ中
のデータパケットをそのまま待ち合わせ状態とし、入力
データパケットをそのまま出力する事を特徴とするもの
である。
【００１９】請求項１２の発明は、上記請求項８の発明
において、データパケットの待ち合わせ用の領域を、対
データ検出用の待ち合わせ用領域と共用させた事を特徴
とするものである。
において、データパケットの待ち合わせ用の領域を、対
データ検出用の待ち合わせ用領域と共用させた事を特徴
とするものである。
【００２０】請求項１３の発明は、上記請求項８の発明
において、データパケットが待ち合わせを行うに際し
て、対となって１つのデータパケットとなるべきデータ
パケットが、待ち合わせて後、入力されないと予想され
る場合、待ち合わせを行わずそのまま該データパケット
を出力する事を特徴とするものである。
において、データパケットが待ち合わせを行うに際し
て、対となって１つのデータパケットとなるべきデータ
パケットが、待ち合わせて後、入力されないと予想され
る場合、待ち合わせを行わずそのまま該データパケット
を出力する事を特徴とするものである。
【００２１】請求項１４の発明は、上記請求項１、２、
３又は４の発明において、出力制御手段に於いて、複数
の有効なデータ、又はデータ群を有するデータパケット
の入力に対して、１つの出力データパケットに１つの有
効なデータ又はデータ群を有する様、有効なデータ又は
データ群の数だけデータパケットを出力する制御を行う
事を特徴としたものである。
３又は４の発明において、出力制御手段に於いて、複数
の有効なデータ、又はデータ群を有するデータパケット
の入力に対して、１つの出力データパケットに１つの有
効なデータ又はデータ群を有する様、有効なデータ又は
データ群の数だけデータパケットを出力する制御を行う
事を特徴としたものである。
【００２２】請求項１，２，３の機能を設けることで、
命令情報・行先情報・世代番号などを共有化した複数デ
ータを１つのパケットにまとめることができる。また請
求項４のフラッグを設けることで、１パケット内の複数
データ管理が容易になる。
命令情報・行先情報・世代番号などを共有化した複数デ
ータを１つのパケットにまとめることができる。また請
求項４のフラッグを設けることで、１パケット内の複数
データ管理が容易になる。
【００２３】請求項６，８，９，１０，１１，１２，１
３の機能を設けることで、複数データ処理が対データ検
出手段の通常の待合わせメモリで実行できるようにな
る。
３の機能を設けることで、複数データ処理が対データ検
出手段の通常の待合わせメモリで実行できるようにな
る。
【００２４】請求項５，７の機能を設けることで、複数
データ処理が複数の演算器で並列実行され、かつ条件分
岐処理をデータごとに実行できるようになる。
データ処理が複数の演算器で並列実行され、かつ条件分
岐処理をデータごとに実行できるようになる。
【００２５】請求項１の手段により、複数の独立なデー
タを１つのパケットに収容可能となる。
タを１つのパケットに収容可能となる。
【００２６】請求項２の手段により、相関のある一群の
データを複数組１つのパケットに収容可能となる。
データを複数組１つのパケットに収容可能となる。
【００２７】請求項３の手段により、特定の１ビットの
み異なる識別子を有するデータを１つのパケットに収容
可能となる。
み異なる識別子を有するデータを１つのパケットに収容
可能となる。
【００２８】請求項４の手段により、複数のデータを１
つのパケットに収容した場合のデータ管理が簡易とな
る。
つのパケットに収容した場合のデータ管理が簡易とな
る。
【００２９】請求項５の手段により、複数のデータを複
数の演算器で一度に処理することができる。
数の演算器で一度に処理することができる。
【００３０】請求項６の手段により、複数のデータを持
つパケットが対データ検出手段で検出できるようにな
る。
つパケットが対データ検出手段で検出できるようにな
る。
【００３１】請求項７の手段により、複数のデータを条
件判断の結果により複数のパケットに分解可能となる。
件判断の結果により複数のパケットに分解可能となる。
【００３２】請求項８の手段により、対データ検出手段
を用いた２世代化が可能になる。
を用いた２世代化が可能になる。
【００３３】請求項９の手段により、対データ検出手段
を用いた複数世代化が可能になる。請求項１０の手段に
より、２世代化に於いて、古いパケットより新しいパケ
ットの待ち合わせを優先させることができる。
を用いた複数世代化が可能になる。請求項１０の手段に
より、２世代化に於いて、古いパケットより新しいパケ
ットの待ち合わせを優先させることができる。
【００３４】請求項１１の手段により、２世代化に於い
て、既に待ち合わせを行っているパケットを常に優先さ
せることができる。
て、既に待ち合わせを行っているパケットを常に優先さ
せることができる。
【００３５】請求項１２の手段により、対データ検出手
段の待合わせメモリを複数世代化用に兼用可能となる。
段の待合わせメモリを複数世代化用に兼用可能となる。
【００３６】請求項１３の手段により、対データ検出手
段を用いた複数世代化で、２世代化の可能性が低いパケ
ットをバイパスできる。
段を用いた複数世代化で、２世代化の可能性が低いパケ
ットをバイパスできる。
【００３７】請求項１４の手段により、複数データ・パ
ケットを単独のデータを持つパケットに変換できる。
ケットを単独のデータを持つパケットに変換できる。
【００３８】
【発明の実施の形態】以下、実施形態に基づいて本発明
を詳細に説明する。
を詳細に説明する。
【００３９】請求項１に記載のデータ駆動型プロセッサ
の実施形態を図１に示す。同図（ａ）はブロック構成図
であり、同図（ｂ）はデータパケット構成図である。入
力制御手段１０は、データ駆動型プロセッサに対する外
部端子であり、ポート１からＮといった複数の入力を有
する。この入力制御手段はポート１〜Ｎの互いに独立な
複数のデータを１つのパケットの中に取り込む機能を有
する。合流手段１１は入力制御手段１０と分岐手段１５
からの入力を調停し、順序立てて対データ検出手段（待
合わせ記憶手段）１２に送り込む機能を有する。対デー
タ検出手段１２は、入力されたデータ（パケット）のう
ち、２つのデータが揃わないと処理できないものを一時
的に記憶する手段を有する。演算処理手段１３は、待合
わせを行ったデータ（パケット）を受けて乗算、加算と
いった演算を実施する。プログラム記憶手段１４は演算
処理の結果を受けて、プログラムの次の演算内容、行先
情報をデータ（パケット）に与える機能を有する。分岐
手段１５はプログラム記憶手段の結果から得られた行先
を読み取り、同一のプロセッサ内部で処理を行うか（合
流手段１１に送る）、プロセッサ外部に送るかを判定す
る。上記合流手段１１、対データ検出手段１２、演算処
理手段１３、プログラム記憶手段１４及び分岐手段１５
は周回パイプラインにて接続された構成になっている。
の実施形態を図１に示す。同図（ａ）はブロック構成図
であり、同図（ｂ）はデータパケット構成図である。入
力制御手段１０は、データ駆動型プロセッサに対する外
部端子であり、ポート１からＮといった複数の入力を有
する。この入力制御手段はポート１〜Ｎの互いに独立な
複数のデータを１つのパケットの中に取り込む機能を有
する。合流手段１１は入力制御手段１０と分岐手段１５
からの入力を調停し、順序立てて対データ検出手段（待
合わせ記憶手段）１２に送り込む機能を有する。対デー
タ検出手段１２は、入力されたデータ（パケット）のう
ち、２つのデータが揃わないと処理できないものを一時
的に記憶する手段を有する。演算処理手段１３は、待合
わせを行ったデータ（パケット）を受けて乗算、加算と
いった演算を実施する。プログラム記憶手段１４は演算
処理の結果を受けて、プログラムの次の演算内容、行先
情報をデータ（パケット）に与える機能を有する。分岐
手段１５はプログラム記憶手段の結果から得られた行先
を読み取り、同一のプロセッサ内部で処理を行うか（合
流手段１１に送る）、プロセッサ外部に送るかを判定す
る。上記合流手段１１、対データ検出手段１２、演算処
理手段１３、プログラム記憶手段１４及び分岐手段１５
は周回パイプラインにて接続された構成になっている。
【００４０】図１（ｂ）にデータ（パケット）の構成を
示す。ここで命令情報１６は、データがどのような演算
を施されるかを識別するための情報を意味する。行先情
報１７は、データがプログラムのどこをフェッチするか
の情報を意味し、これはプログラム中のノード番号に相
当する。世代番号１８は、同一の行先を持つ複数のデー
タを識別するための情報を意味する。データ１９は入力
制御部１０に入力された複数データが収められた領域
で、ポート数相当のデータを収容する。単一パケット内
に於いて、複数のデータが単一の命令情報等を共有する
構成となっている。
示す。ここで命令情報１６は、データがどのような演算
を施されるかを識別するための情報を意味する。行先情
報１７は、データがプログラムのどこをフェッチするか
の情報を意味し、これはプログラム中のノード番号に相
当する。世代番号１８は、同一の行先を持つ複数のデー
タを識別するための情報を意味する。データ１９は入力
制御部１０に入力された複数データが収められた領域
で、ポート数相当のデータを収容する。単一パケット内
に於いて、複数のデータが単一の命令情報等を共有する
構成となっている。
【００４１】データ１〜データＮの一例として、世代番
号が連続しており、且つ、それぞれ同一の命令情報及び
行先情報を持つＮ個のデータを挙げることができる。こ
の場合、命令情報１６及び行先情報１７は上記共通の命
令情報及び行先情報となり、世代番号１８は、例えば、
データ１の世代番号とすることができる。他のデータ
（データ２〜データＮ）の世代番号は、各データの格納
位置から復元可能である。
号が連続しており、且つ、それぞれ同一の命令情報及び
行先情報を持つＮ個のデータを挙げることができる。こ
の場合、命令情報１６及び行先情報１７は上記共通の命
令情報及び行先情報となり、世代番号１８は、例えば、
データ１の世代番号とすることができる。他のデータ
（データ２〜データＮ）の世代番号は、各データの格納
位置から復元可能である。
【００４２】請求項２に記載のデータ駆動型プロセッサ
の実施形態を図２に示す。ここでいう互いに相関のある
一群のデータ例として、フルカラーのデータを示す。フ
ルカラーの画像は一般にＲｉ２０，Ｂｉ２１，Ｇｉ２２
（Ｒｉ：画素ｉの赤，Ｂｉ：画素ｉの青，Ｇｉ：画素ｉ
の緑）の分割された信号の集合であらわされる。１つの
画素にはＲＧＢが必ず含まれるため、密接な関連がある
といえる。これらＲＧＢの値は別々に演算しなければな
らないため１つのデータパケットとして扱う。このデー
タは図１（ｂ）記載の各データ部分に収められる。
の実施形態を図２に示す。ここでいう互いに相関のある
一群のデータ例として、フルカラーのデータを示す。フ
ルカラーの画像は一般にＲｉ２０，Ｂｉ２１，Ｇｉ２２
（Ｒｉ：画素ｉの赤，Ｂｉ：画素ｉの青，Ｇｉ：画素ｉ
の緑）の分割された信号の集合であらわされる。１つの
画素にはＲＧＢが必ず含まれるため、密接な関連がある
といえる。これらＲＧＢの値は別々に演算しなければな
らないため１つのデータパケットとして扱う。このデー
タは図１（ｂ）記載の各データ部分に収められる。
【００４３】請求項３に記載のデータ駆動型プロセッサ
の実施形態を図３に示す。ここでいう特定の１ビットの
みが異なるデータの例として、連続して入力されるシリ
アルなデータを挙げることができる。同一の行先（ノー
ド番号３１）を持つ連続した２つのデータは、同一の命
令情報３０と最下位（ＬＳＢ）１ビットのみが異なる世
代番号を持つ。従って、図３に示すようにＬＳＢ１ビッ
トのみを省いた世代番号３２とＬＳＢ＝１の世代番号の
データ１・３３とＬＳＢ＝０の世代番号のデータ・３４
を、その位置関係で示せるので、１つのパケットに収め
ることができる。
の実施形態を図３に示す。ここでいう特定の１ビットの
みが異なるデータの例として、連続して入力されるシリ
アルなデータを挙げることができる。同一の行先（ノー
ド番号３１）を持つ連続した２つのデータは、同一の命
令情報３０と最下位（ＬＳＢ）１ビットのみが異なる世
代番号を持つ。従って、図３に示すようにＬＳＢ１ビッ
トのみを省いた世代番号３２とＬＳＢ＝１の世代番号の
データ１・３３とＬＳＢ＝０の世代番号のデータ・３４
を、その位置関係で示せるので、１つのパケットに収め
ることができる。
【００４４】請求項４に記載のデータ駆動型プロセッサ
の実施形態を図４に示す。ここでの命令情報４０、ノー
ド番号４１、世代番号４２は図３と同様のものである。
ここで、ＶＬＤフラッグ４３，４５を設けることで、デ
ータ１・４４とデータ０・４６に有効なデータが存在す
るかどうかを識別する（ＶＬＤ＝１：対応するデータ値
は有効、ＶＬＤ＝０：対応するデータ値は無効→当該世
代番号のデータは存在しないか、別パケットに存在す
る）。ＶＬＤフラッグがない場合はデータは常に２つ存
在しなければならないが、フラッグを設けたことでデー
タ０のみまたはデータ１のみの場合でも処理が可能にな
る。これは不連続なデータ処理（入力に隙間がある場合
など）に有効となる。
の実施形態を図４に示す。ここでの命令情報４０、ノー
ド番号４１、世代番号４２は図３と同様のものである。
ここで、ＶＬＤフラッグ４３，４５を設けることで、デ
ータ１・４４とデータ０・４６に有効なデータが存在す
るかどうかを識別する（ＶＬＤ＝１：対応するデータ値
は有効、ＶＬＤ＝０：対応するデータ値は無効→当該世
代番号のデータは存在しないか、別パケットに存在す
る）。ＶＬＤフラッグがない場合はデータは常に２つ存
在しなければならないが、フラッグを設けたことでデー
タ０のみまたはデータ１のみの場合でも処理が可能にな
る。これは不連続なデータ処理（入力に隙間がある場合
など）に有効となる。
【００４５】請求項５に記載のデータ駆動型プロセッサ
の実施形態を図５に示す。ここで複数の演算器５１（デ
ータ１用演算器）から５Ｎ（データＮ用演算器）までが
存在し、これらは図１（ｂ）のデータ１９に存在する複
数のデータ（データ１からデータＮ）に対応するもので
ある。複数のデータを同時に処理するためにはデータ数
相当の演算器が必要である。
の実施形態を図５に示す。ここで複数の演算器５１（デ
ータ１用演算器）から５Ｎ（データＮ用演算器）までが
存在し、これらは図１（ｂ）のデータ１９に存在する複
数のデータ（データ１からデータＮ）に対応するもので
ある。複数のデータを同時に処理するためにはデータ数
相当の演算器が必要である。
【００４６】請求項６に記載のデータ駆動型プロセッサ
の実施形態を図６に示す。ここで図６（ａ）はデータパ
ケットをあらわし、命令情報６０、ノード番号６１、世
代番号６２は図３と同様のものである。図６（ｂ）は対
データ検出手段の内部構造（待ち合わせメモリの記憶内
容）をあらわしており、ノード番号、世代番号の情報の
一部（ハッシュアドレス作成に用いられなかった部分）
を収容するハッシュ溢れ６３、１つ目データが存在する
か否かを識別するフラッグＰＲＥ１・６４、１つ目のデ
ータであるデータ１・６５、２つ目データが存在するか
否かを識別するフラッグＰＲＥ０・６６、２つ目のデー
タであるデータ０・６７から構成される。ここで、ＰＲ
Ｅ０及びＰＲＥ１は対応するデータ０及びデータ１が有
効か無効かによって有効：１、無効：０の値がセットさ
れる。ハッシュ溢れの意味や詳細な動作については、文
献「動的データ駆動型プロセッサによる並列処理方式の
検討」（情報処理学会主催のマイクロコンピュータアー
キテクチヤシンポジウム（１９９１年１１月１２日）に
おいて発行）に示されているものと同様である。図１６
に本請求項の詳細な動作を示す。図１６の〜は対デ
ータ検出手段に含まれる待合わせのためのメモリに記憶
されているデータの内容と、入出力パケットのデータの
関係が示されている。各図の上段にはパケットが入力さ
れる前の状態が、下段にはパケットが出力される時の状
態が示されている。では入力時の待合わせメモリにＤ
１’、Ｄ０’が既に記憶されている場合に、アドレス及
びハッシュ溢れが一致する入力パケットＤ１，Ｄ０が入
力されると、これらすべて相手があることになり、Ｄ
１’とＤ１、Ｄ０’とＤ０がそれぞれ１組となって１パ
ケットの形で出力される。では入力時の待合わせメモ
リにＤ１’、Ｄ０’が既に記憶されている場合に、アド
レス及びハッシュ溢れが一致する入力パケットＤ０のみ
が入力されると、これはＤ０’のみ相手があることにな
り、Ｄ０’とＤ０が１組となって１パケットの形で出力
される。Ｄ１’は相手がいないため、メモリ内部に残さ
れる。では入力時の待合わせメモリにＤ０’のみが既
に記憶されている場合に、アドレス及びハッシュ溢れが
一致する入力パケットＤ０、Ｄ１が入力されると、これ
らはＤ０のみ相手があることになり、Ｄ０’とＤ０が１
組となって１パケットの形で出力される。Ｄ１は相手が
いないため、メモリ内部に残される。では入力時の待
合わせメモリにＤ０’が既に記憶されている場合に、ア
ドレス及びハッシュ溢れが一致する入力パケットＤ１の
みが入力されると、これらは相手がいないことになり、
Ｄ１、Ｄ０’ともに相手がいないためメモリ内部に残さ
れる。この場合、パケットは出力されない。では入力
時の待合わせメモリに何も記憶されていない場合に、ア
ドレスが一致する入力パケットＤ０が入力されると、こ
れは相手がいないため、メモリ内部に残される。この場
合、パケットは出力されない。何れの場合もデータの有
効・無効はＶＬＤフラッグの１，０で識別される。
の実施形態を図６に示す。ここで図６（ａ）はデータパ
ケットをあらわし、命令情報６０、ノード番号６１、世
代番号６２は図３と同様のものである。図６（ｂ）は対
データ検出手段の内部構造（待ち合わせメモリの記憶内
容）をあらわしており、ノード番号、世代番号の情報の
一部（ハッシュアドレス作成に用いられなかった部分）
を収容するハッシュ溢れ６３、１つ目データが存在する
か否かを識別するフラッグＰＲＥ１・６４、１つ目のデ
ータであるデータ１・６５、２つ目データが存在するか
否かを識別するフラッグＰＲＥ０・６６、２つ目のデー
タであるデータ０・６７から構成される。ここで、ＰＲ
Ｅ０及びＰＲＥ１は対応するデータ０及びデータ１が有
効か無効かによって有効：１、無効：０の値がセットさ
れる。ハッシュ溢れの意味や詳細な動作については、文
献「動的データ駆動型プロセッサによる並列処理方式の
検討」（情報処理学会主催のマイクロコンピュータアー
キテクチヤシンポジウム（１９９１年１１月１２日）に
おいて発行）に示されているものと同様である。図１６
に本請求項の詳細な動作を示す。図１６の〜は対デ
ータ検出手段に含まれる待合わせのためのメモリに記憶
されているデータの内容と、入出力パケットのデータの
関係が示されている。各図の上段にはパケットが入力さ
れる前の状態が、下段にはパケットが出力される時の状
態が示されている。では入力時の待合わせメモリにＤ
１’、Ｄ０’が既に記憶されている場合に、アドレス及
びハッシュ溢れが一致する入力パケットＤ１，Ｄ０が入
力されると、これらすべて相手があることになり、Ｄ
１’とＤ１、Ｄ０’とＤ０がそれぞれ１組となって１パ
ケットの形で出力される。では入力時の待合わせメモ
リにＤ１’、Ｄ０’が既に記憶されている場合に、アド
レス及びハッシュ溢れが一致する入力パケットＤ０のみ
が入力されると、これはＤ０’のみ相手があることにな
り、Ｄ０’とＤ０が１組となって１パケットの形で出力
される。Ｄ１’は相手がいないため、メモリ内部に残さ
れる。では入力時の待合わせメモリにＤ０’のみが既
に記憶されている場合に、アドレス及びハッシュ溢れが
一致する入力パケットＤ０、Ｄ１が入力されると、これ
らはＤ０のみ相手があることになり、Ｄ０’とＤ０が１
組となって１パケットの形で出力される。Ｄ１は相手が
いないため、メモリ内部に残される。では入力時の待
合わせメモリにＤ０’が既に記憶されている場合に、ア
ドレス及びハッシュ溢れが一致する入力パケットＤ１の
みが入力されると、これらは相手がいないことになり、
Ｄ１、Ｄ０’ともに相手がいないためメモリ内部に残さ
れる。この場合、パケットは出力されない。では入力
時の待合わせメモリに何も記憶されていない場合に、ア
ドレスが一致する入力パケットＤ０が入力されると、こ
れは相手がいないため、メモリ内部に残される。この場
合、パケットは出力されない。何れの場合もデータの有
効・無効はＶＬＤフラッグの１，０で識別される。
【００４７】請求項７に記載のデータ駆動型プロセッサ
の実施形態を図７に示す。ここで、図７（ａ）の入力時
にあるのは、演算前の入力パケットである。ここでＶＬ
Ｄ７００は１つ目のデータ１（Ｄ１・７０１）が存在す
るか否かを示すフラッグ、ＶＬＤ７０２は２つ目のデー
タ０（Ｄ０・７０３）が存在するか否かを示すフラッグ
である。演算器７０４は入力されたパケットの１つ目の
データ（Ｄ１・７０１）に対する演算器７０５と、２つ
目のデータ（Ｄ０・７０３）に対する演算器７０６とを
含む。この演算器は、各データ入力に対して独立に演算
を実施し、その結果を出力のパケットに書き込む。Ｄ１
・７０１に対する結果はＤ１’’・７０９とＢＣ・７０
８に書かれるが、ここでＢＣは条件判定を伴う命令の結
果フラッグを意味する。たとえばＡ（左データ）＞Ｂ
（右データ）のときに条件成立という演算があったとす
ると、ＡがＢより大きいときＢＣ＝１となる。逆にＢが
Ａより大きいとＢＣ＝０となる。同様にＤ０・７０３に
対する結果はＤ０’’・７１２とＢＣ・７１１に書かれ
る。いま、このＢＣ・７０８とＢＣ・７１１の結果が一
致しなかった場合、たとえば図７（ｃ）に示すような大
小関係の成立を条件とする場合はＤ１とＤ０の値によっ
て、結果が異なる。（Ｄ１’、Ｄ１）＝（５、１）では
条件が成立し、ＢＣ・７０８＝１となる。（Ｄ０’、Ｄ
０）＝（１、６）では条件が成立せず、ＢＣ・７１１＝
０となる。従って、Ｄ１＝条件成立、Ｄ０＝条件不成立
となる。このとき出力はＢＣ１≠ＢＣ０なので、図７
（ｂ）のように、２つのパケットに別れる（ＢＣ１＝Ｂ
Ｃ０のときは１パケットで出力される）。すなわち、出
力１にはＤ１・７０１の出力７０７〜７０９に相当する
７１３〜７１５があり、Ｄ０・７０３の出力部分はＶＬ
Ｄ・７１６＝０のためデータが無効となっている。出力
２にはＤ０・７０３の出力７１０〜７１２に相当する７
２２〜７２４があり、Ｄ１・７０１の出力部分はＶＬＤ
・７１９＝０のためデータが無効となっている。またこ
のときＢＣ・７１４、７２０にはＢＣ・７０８の値が、
ＢＣ・７１７、７２３にはＢＣ・７１１の値が収められ
る。
の実施形態を図７に示す。ここで、図７（ａ）の入力時
にあるのは、演算前の入力パケットである。ここでＶＬ
Ｄ７００は１つ目のデータ１（Ｄ１・７０１）が存在す
るか否かを示すフラッグ、ＶＬＤ７０２は２つ目のデー
タ０（Ｄ０・７０３）が存在するか否かを示すフラッグ
である。演算器７０４は入力されたパケットの１つ目の
データ（Ｄ１・７０１）に対する演算器７０５と、２つ
目のデータ（Ｄ０・７０３）に対する演算器７０６とを
含む。この演算器は、各データ入力に対して独立に演算
を実施し、その結果を出力のパケットに書き込む。Ｄ１
・７０１に対する結果はＤ１’’・７０９とＢＣ・７０
８に書かれるが、ここでＢＣは条件判定を伴う命令の結
果フラッグを意味する。たとえばＡ（左データ）＞Ｂ
（右データ）のときに条件成立という演算があったとす
ると、ＡがＢより大きいときＢＣ＝１となる。逆にＢが
Ａより大きいとＢＣ＝０となる。同様にＤ０・７０３に
対する結果はＤ０’’・７１２とＢＣ・７１１に書かれ
る。いま、このＢＣ・７０８とＢＣ・７１１の結果が一
致しなかった場合、たとえば図７（ｃ）に示すような大
小関係の成立を条件とする場合はＤ１とＤ０の値によっ
て、結果が異なる。（Ｄ１’、Ｄ１）＝（５、１）では
条件が成立し、ＢＣ・７０８＝１となる。（Ｄ０’、Ｄ
０）＝（１、６）では条件が成立せず、ＢＣ・７１１＝
０となる。従って、Ｄ１＝条件成立、Ｄ０＝条件不成立
となる。このとき出力はＢＣ１≠ＢＣ０なので、図７
（ｂ）のように、２つのパケットに別れる（ＢＣ１＝Ｂ
Ｃ０のときは１パケットで出力される）。すなわち、出
力１にはＤ１・７０１の出力７０７〜７０９に相当する
７１３〜７１５があり、Ｄ０・７０３の出力部分はＶＬ
Ｄ・７１６＝０のためデータが無効となっている。出力
２にはＤ０・７０３の出力７１０〜７１２に相当する７
２２〜７２４があり、Ｄ１・７０１の出力部分はＶＬＤ
・７１９＝０のためデータが無効となっている。またこ
のときＢＣ・７１４、７２０にはＢＣ・７０８の値が、
ＢＣ・７１７、７２３にはＢＣ・７１１の値が収められ
る。
【００４８】請求項８に記載のデータ駆動型プロセッサ
の実施形態を図８に示す。図８（ａ）で、いま入力時に
対データ検出部内待合わせメモリの値が１つ目のデータ
・８００が無効、２つ目のデータ・８０１が有効、入力
パケットの値が１つ目のデータ・８０２が有効、２つ目
のデータ・８０３が無効の場合、待合わせメモリのデー
タ・８０１と入力パケットのデータ・８０２がお互い揃
うので、これらは１つのパケットに収容され出力される
（２世代化成功）。メモリ内には何も残らない。図８
（ｂ）で、いま入力時に対データ検出部内待合わせメモ
リの値が１つ目のデータ・８０８が無効、２つ目のデー
タ・８０９も無効、入力パケットの値が１つ目のデータ
・８１０が無効、２つ目のデータ・８１１が有効の場
合、待合わせメモリのデータと入力パケットが揃わない
ので、メモリ内のデータ・８１３に収容され書き込ま
れ、パケット出力は何も行われない（待合わせ継続）。
の実施形態を図８に示す。図８（ａ）で、いま入力時に
対データ検出部内待合わせメモリの値が１つ目のデータ
・８００が無効、２つ目のデータ・８０１が有効、入力
パケットの値が１つ目のデータ・８０２が有効、２つ目
のデータ・８０３が無効の場合、待合わせメモリのデー
タ・８０１と入力パケットのデータ・８０２がお互い揃
うので、これらは１つのパケットに収容され出力される
（２世代化成功）。メモリ内には何も残らない。図８
（ｂ）で、いま入力時に対データ検出部内待合わせメモ
リの値が１つ目のデータ・８０８が無効、２つ目のデー
タ・８０９も無効、入力パケットの値が１つ目のデータ
・８１０が無効、２つ目のデータ・８１１が有効の場
合、待合わせメモリのデータと入力パケットが揃わない
ので、メモリ内のデータ・８１３に収容され書き込ま
れ、パケット出力は何も行われない（待合わせ継続）。
【００４９】請求項９に記載のデータ駆動型プロセッサ
の実施形態を図９に示す。複数のデータを１つのパケッ
トに収容する場合は、その複数個のデータがすべて揃う
必要がある。例えば、３つのデータを揃える場合、入力
時に対データ検出部内待合わせメモリの値が、１つ目の
データ・９００が無効、２つ目のデータ・９０１が無
効、３つ目のデータ・９０２が有効、入力パケットの値
が１つ目のデータ・９０３が無効、２つ目のデータ・９
０４が有効、３つ目のデータ・９０５が無効の場合、待
合わせメモリのデータ・９０２と入力パケットのデータ
・９０４がお互い揃うが、これらだけではデータ・９０
７と９０８が揃うだけであり、データ・９０６が揃わず
パケットは出力されない（待ち合わせ継続）。同様に、
対データ検出部内待合わせメモリの値が、１つ目のデー
タ・９１０が無効、２つ目のデータ・９１１が有効、３
つ目のデータ・９１２が有効、入力パケットの値が１つ
目のデータ・９１３が有効、２つ目のデータ・９１４が
無効、３つ目のデータ・９１５が無効の場合、待合わせ
メモリのデータ・９１１、９１２と入力パケットのデー
タ・９１３がお互い揃い、これらの値はパケットデータ
・９１９、９２０、９２１となって出力される（３世代
化成功）。メモリには何も残らない。
の実施形態を図９に示す。複数のデータを１つのパケッ
トに収容する場合は、その複数個のデータがすべて揃う
必要がある。例えば、３つのデータを揃える場合、入力
時に対データ検出部内待合わせメモリの値が、１つ目の
データ・９００が無効、２つ目のデータ・９０１が無
効、３つ目のデータ・９０２が有効、入力パケットの値
が１つ目のデータ・９０３が無効、２つ目のデータ・９
０４が有効、３つ目のデータ・９０５が無効の場合、待
合わせメモリのデータ・９０２と入力パケットのデータ
・９０４がお互い揃うが、これらだけではデータ・９０
７と９０８が揃うだけであり、データ・９０６が揃わず
パケットは出力されない（待ち合わせ継続）。同様に、
対データ検出部内待合わせメモリの値が、１つ目のデー
タ・９１０が無効、２つ目のデータ・９１１が有効、３
つ目のデータ・９１２が有効、入力パケットの値が１つ
目のデータ・９１３が有効、２つ目のデータ・９１４が
無効、３つ目のデータ・９１５が無効の場合、待合わせ
メモリのデータ・９１１、９１２と入力パケットのデー
タ・９１３がお互い揃い、これらの値はパケットデータ
・９１９、９２０、９２１となって出力される（３世代
化成功）。メモリには何も残らない。
【００５０】請求項１０に記載のデータ駆動型プロセッ
サの実施形態を図１０に示す。ここで図１０に示す入力
時に、待合わせメモリのアドレスは一致するが、メモリ
側の識別子・１００（世代番号またはノード番号）とパ
ケット側の識別子・１０２（世代番号またはノード番
号）が一致しない場合に、図１０に示す入力側のデータ
・１０３がメモリ側データ・１０４に書き込まれ、メモ
リ側のデータ・１０１がパケットデータ・１０５に書き
込まれて出力される。この場合の不一致の判定条件とし
ては、世代番号が連続していない、ノード番号が異なる
などがある。このように、２世代化に於いて、古いパケ
ットの待ち合わせよりも、新しいパケットの待ち合わせ
の方が優先される。本実施形態は、古いパケットより新
しいパケットの方が、２世代化の確率が高い場合に、有
効なものとなる。
サの実施形態を図１０に示す。ここで図１０に示す入力
時に、待合わせメモリのアドレスは一致するが、メモリ
側の識別子・１００（世代番号またはノード番号）とパ
ケット側の識別子・１０２（世代番号またはノード番
号）が一致しない場合に、図１０に示す入力側のデータ
・１０３がメモリ側データ・１０４に書き込まれ、メモ
リ側のデータ・１０１がパケットデータ・１０５に書き
込まれて出力される。この場合の不一致の判定条件とし
ては、世代番号が連続していない、ノード番号が異なる
などがある。このように、２世代化に於いて、古いパケ
ットの待ち合わせよりも、新しいパケットの待ち合わせ
の方が優先される。本実施形態は、古いパケットより新
しいパケットの方が、２世代化の確率が高い場合に、有
効なものとなる。
【００５１】請求項１１に記載のデータ駆動型プロセッ
サの実施形態を図１１に示す。ここで図１１に示す入力
時に、待合わせメモリのアドレスは一致するが、図１０
と同様にメモリ側の識別子（世代番号またはノード番
号）とパケット側の識別子（世代番号またはノード番
号）が一致しない場合でも、図１１に示すメモリ側のデ
ータ・１１０がメモリ側データ・１１２にそのまま残さ
れ、パケット側のデータ・１１１がパケットデータ・１
１３にそのまま書き込まれて出力される。この場合の不
一致の判定条件としても、世代番号が連続していない、
ノード番号が異なるなどがある。このように、２世代化
に於いて、既に待ち合わせを行っているパケットが常に
優先される。本実施形態は、待ち合わせの相手パケット
が必ず入力される場合に、有効なものとなる。
サの実施形態を図１１に示す。ここで図１１に示す入力
時に、待合わせメモリのアドレスは一致するが、図１０
と同様にメモリ側の識別子（世代番号またはノード番
号）とパケット側の識別子（世代番号またはノード番
号）が一致しない場合でも、図１１に示すメモリ側のデ
ータ・１１０がメモリ側データ・１１２にそのまま残さ
れ、パケット側のデータ・１１１がパケットデータ・１
１３にそのまま書き込まれて出力される。この場合の不
一致の判定条件としても、世代番号が連続していない、
ノード番号が異なるなどがある。このように、２世代化
に於いて、既に待ち合わせを行っているパケットが常に
優先される。本実施形態は、待ち合わせの相手パケット
が必ず入力される場合に、有効なものとなる。
【００５２】請求項１２に記載のデータ駆動型プロセッ
サの実施形態を図１２に示す。ここでハッシュ溢れ・１
２０、データ１・１２２、データ０・１２３は図６
（ｂ）と同様のものである。これらのほかに２世代化判
定フラッグＦ・１２１を設ける。Ｆ・１２１＝１のとき
に書かれたデータを２世代化の相手を待つものとみな
す。一方、Ｆ・１２１＝０のときは、通常のデータ対作
成の為の相手を待つものとみなす。すなわち、フラッグ
Ｆの内容により識別可能となる。これにより、通常の対
データ検出手段の持つ待合わせメモリと同様のメモリ
に、２世代化待合わせ機能を与えることができる。
サの実施形態を図１２に示す。ここでハッシュ溢れ・１
２０、データ１・１２２、データ０・１２３は図６
（ｂ）と同様のものである。これらのほかに２世代化判
定フラッグＦ・１２１を設ける。Ｆ・１２１＝１のとき
に書かれたデータを２世代化の相手を待つものとみな
す。一方、Ｆ・１２１＝０のときは、通常のデータ対作
成の為の相手を待つものとみなす。すなわち、フラッグ
Ｆの内容により識別可能となる。これにより、通常の対
データ検出手段の持つ待合わせメモリと同様のメモリ
に、２世代化待合わせ機能を与えることができる。
【００５３】請求項１３に記載のデータ駆動型プロセッ
サの実施形態を図１３に示す。ここで図１３に示す入力
時に、待合わせメモリのアドレスは一致し、該当のメモ
リ（この場合データ・１３０）が無効であっても、パケ
ット側のデータ・１３２はデータ・１３０に書かれな
い。図１３の出力時に示すように、メモリ側のデータ・
１３０、１３１がメモリ側データ・１３４、１３５にそ
のまま残され、パケット側のデータ・１３２、１３３が
パケットデータ・１３６、１３７にそのまま書き込まれ
て出力される。この場合の書き込まない判定条件とし
て、奇数側の世代番号のデータが偶数側の世代番号のデ
ータよりも先に入力されたことが挙げられる。２世代化
では、２世代化されるペアのうち、若い番号は常に偶数
である。世代番号は０から始まるから、例えば１より
０、３より２がより若い。従って、奇数世代のデータが
先に来た場合は、待合わせメモリにその相手がいない場
合、若い世代のデータは既に出力されたと判断して、メ
モリに書き込まれないのである。
サの実施形態を図１３に示す。ここで図１３に示す入力
時に、待合わせメモリのアドレスは一致し、該当のメモ
リ（この場合データ・１３０）が無効であっても、パケ
ット側のデータ・１３２はデータ・１３０に書かれな
い。図１３の出力時に示すように、メモリ側のデータ・
１３０、１３１がメモリ側データ・１３４、１３５にそ
のまま残され、パケット側のデータ・１３２、１３３が
パケットデータ・１３６、１３７にそのまま書き込まれ
て出力される。この場合の書き込まない判定条件とし
て、奇数側の世代番号のデータが偶数側の世代番号のデ
ータよりも先に入力されたことが挙げられる。２世代化
では、２世代化されるペアのうち、若い番号は常に偶数
である。世代番号は０から始まるから、例えば１より
０、３より２がより若い。従って、奇数世代のデータが
先に来た場合は、待合わせメモリにその相手がいない場
合、若い世代のデータは既に出力されたと判断して、メ
モリに書き込まれないのである。
【００５４】請求項１４に記載のデータ駆動型プロセッ
サの実施形態を図１４に示す。ここで１５１〜１５５は
図１の１１〜１５と同様である。いまパケットの一部が
１４０〜１４４の２世代化されたパケットが分岐手段１
５５に入力されたとき、世代番号・１４０の最下位１ビ
ットの奇数世代がＶＬＤ・１４１とデータ１の・１４２
に、偶数世代がＶＬＤ・１４３と・データ０・１４４が
相当することから、これを２つのパケットに分解するた
めには、世代の最下位ビット０・１４６を追加した新た
な世代番号を持つパケットにデータ０・１４７を収め、
世代の最下位ビット１・１４９を追加した新たな世代番
号を持つパケットデータ１・１５０を収める。このよう
にして作成された２つのデータパケットが分岐手段１５
５より出力される。
サの実施形態を図１４に示す。ここで１５１〜１５５は
図１の１１〜１５と同様である。いまパケットの一部が
１４０〜１４４の２世代化されたパケットが分岐手段１
５５に入力されたとき、世代番号・１４０の最下位１ビ
ットの奇数世代がＶＬＤ・１４１とデータ１の・１４２
に、偶数世代がＶＬＤ・１４３と・データ０・１４４が
相当することから、これを２つのパケットに分解するた
めには、世代の最下位ビット０・１４６を追加した新た
な世代番号を持つパケットにデータ０・１４７を収め、
世代の最下位ビット１・１４９を追加した新たな世代番
号を持つパケットデータ１・１５０を収める。このよう
にして作成された２つのデータパケットが分岐手段１５
５より出力される。
【００５５】
【発明の効果】請求項１の発明により、従来複数パケッ
トに別れていた処理を１つのパケットで行うことができ
る。そのために複数パケットを転送していた時間が短縮
される。
トに別れていた処理を１つのパケットで行うことができ
る。そのために複数パケットを転送していた時間が短縮
される。
【００５６】請求項２の発明により、ＲＧＢなどの本来
１つのピクセルに対するデータを別々のパケットで扱う
必要がなくなる。そのために複数パケットを転送してい
た時間が短縮される。
１つのピクセルに対するデータを別々のパケットで扱う
必要がなくなる。そのために複数パケットを転送してい
た時間が短縮される。
【００５７】請求項３の発明により、本来１ビットしか
違わない識別子を別々のパケットで持つ必要がなくな
る。従ってパケットのサイズが短縮できる。
違わない識別子を別々のパケットで持つ必要がなくな
る。従ってパケットのサイズが短縮できる。
【００５８】請求項４の発明により、１ビットの情報で
パケット内の複数データのどれが有効で、どれが無効か
を識別することができる。従って、データ管理が容易と
なる。
パケット内の複数データのどれが有効で、どれが無効か
を識別することができる。従って、データ管理が容易と
なる。
【００５９】請求項５の発明により、複数のデータを持
つパケットが複数の演算器で同時（１命令で）演算でき
るようになる。
つパケットが複数の演算器で同時（１命令で）演算でき
るようになる。
【００６０】請求項６の発明により、データ駆動型のプ
ロセッサ内部で単一のデータしか持たないパケットと、
複数データを持つパケットとが相互に矛盾なく待合わせ
することができるようになる。
ロセッサ内部で単一のデータしか持たないパケットと、
複数データを持つパケットとが相互に矛盾なく待合わせ
することができるようになる。
【００６１】請求項７の発明により、複数データを持つ
パケットがプログラムの条件判定によって、複数個のパ
ケットに分離できるようになる。
パケットがプログラムの条件判定によって、複数個のパ
ケットに分離できるようになる。
【００６２】請求項８の発明により、データ駆動型のプ
ロセッサ内部で単一のデータしか持たないパケットを２
つのデータを持つパケットに変換することができるよう
になる。
ロセッサ内部で単一のデータしか持たないパケットを２
つのデータを持つパケットに変換することができるよう
になる。
【００６３】請求項９の発明により、データ駆動型のプ
ロセッサ内部で単一のデータしか持たないパケットを複
数のデータを持つパケットに変換することができるよう
になる。
ロセッサ内部で単一のデータしか持たないパケットを複
数のデータを持つパケットに変換することができるよう
になる。
【００６４】請求項１０の発明により、単一データのパ
ケットを複数データのパケットに変換する際に、古いパ
ケットより新しいパケットの待ち合わせを優先させるこ
とができる。
ケットを複数データのパケットに変換する際に、古いパ
ケットより新しいパケットの待ち合わせを優先させるこ
とができる。
【００６５】請求項１１の発明により、単一データのパ
ケットを複数データのパケットに変換する際に、既に待
ち合わせを行っているパケットを常に優先させることが
できる。
ケットを複数データのパケットに変換する際に、既に待
ち合わせを行っているパケットを常に優先させることが
できる。
【００６６】請求項１２の発明により、複数のデータを
持つパケットに変換する待合わせメモリを、通常のプロ
グラムで用いる対データ検出手段用のメモリと兼用して
用いることができるようになる。そのために余分なメモ
リを新たに備える必要がない。
持つパケットに変換する待合わせメモリを、通常のプロ
グラムで用いる対データ検出手段用のメモリと兼用して
用いることができるようになる。そのために余分なメモ
リを新たに備える必要がない。
【００６７】請求項１３の発明により、単一データのパ
ケットを複数データのパケットに変換する際に、必要以
上に待合わせメモリの領域を占有するパケットがなくな
る。請求項１４の発明により、複数データのパケットを
単一データのパケットに分解することができる。これに
より複数データが処理できる装置と、単一データしか処
理できない装置間のデータに互換性を持たせることがで
きる。
ケットを複数データのパケットに変換する際に、必要以
上に待合わせメモリの領域を占有するパケットがなくな
る。請求項１４の発明により、複数データのパケットを
単一データのパケットに分解することができる。これに
より複数データが処理できる装置と、単一データしか処
理できない装置間のデータに互換性を持たせることがで
きる。
【図１】（ａ）及び（ｂ）は、それぞれデータ駆動型プ
ロセッサ装置及びその内部を流れるデータパケットのブ
ロック構成図である。
ロセッサ装置及びその内部を流れるデータパケットのブ
ロック構成図である。
【図２】互いに密接な関連を持つＲＧＢデータの構成図
である。
である。
【図３】複数データを持つパケットの構成図である。
【図４】データの有効無効（ＶＬＤ）フラッグを持つパ
ケットの構成図である。
ケットの構成図である。
【図５】複数演算器を持つ演算手段の構成図である。
【図６】複数データに対応する待合わせメモリの構成図
であり、（ａ）はパケットの構成図、（ｂ）は待合わせ
メモリの内部構成図である。
であり、（ａ）はパケットの構成図、（ｂ）は待合わせ
メモリの内部構成図である。
【図７】複数データの条件分岐が可能な演算器を示す構
成図であり、（ａ）は複数データが入力された場合の演
算動作を説明する図、（ｂ）は出力パケットの構成図、
（ｃ）は大小判定演算の実行例を示す図である。
成図であり、（ａ）は複数データが入力された場合の演
算動作を説明する図、（ｂ）は出力パケットの構成図、
（ｃ）は大小判定演算の実行例を示す図である。
【図８】２世代化の実行時のパケット構成図であり、
（ａ）は２世代化が成功した場合の構成図、（ｂ）は２
世代化が成功しなかった場合の構成図である。
（ａ）は２世代化が成功した場合の構成図、（ｂ）は２
世代化が成功しなかった場合の構成図である。
【図９】複数世代化の実行時のパケット構成図であり、
（ａ）は複数世代化が成功しなかった場合の構成図、
（ｂ）は複数世代化が成功した場合の構成図である。
（ａ）は複数世代化が成功しなかった場合の構成図、
（ｂ）は複数世代化が成功した場合の構成図である。
【図１０】２世代化が実行される場合の優先関係を示す
図である。
図である。
【図１１】図１０とは別の手段の２世代化が実行される
場合の優先関係を示す図である。
場合の優先関係を示す図である。
【図１２】２世代化機能を内蔵した対データ検出手段の
メモリの構成図である。
メモリの構成図である。
【図１３】２世代化が実行されない場合を示す図であ
る。
る。
【図１４】多世代化されたデータが単独のデータを持つ
パケットに分解される関係を示す図である。
パケットに分解される関係を示す図である。
【図１５】（ａ）及び（ｂ）は、それぞれ一般的なデー
タ駆動型プロセッサのブロック構成図及びデータパケッ
トの構成図である。
タ駆動型プロセッサのブロック構成図及びデータパケッ
トの構成図である。
【図１６】複数データに対応する待合わせメモリの構成
図であり、待合わせメモリの状態とパケットの状態との
対応関係を示した対応図である。
図であり、待合わせメモリの状態とパケットの状態との
対応関係を示した対応図である。
１０ 入力制御手段 １１ 合流手段 １２ 対データ検出手段 １３ 演算処理手段 １４ プログラム記憶手段 １５ 分岐手段 １６ 命令情報 １７ 行先情報 １８ 世代番号 １９ データ１，…，データＮ
Claims (14)
- 【請求項１】 対データ検出手段と、演算手段と、プロ
グラム記憶手段と、外部装置への出力制御手段と、外部
装置からの入力制御手段とが周回パイプラインにて接続
されたデータ駆動型情報処理装置に於いて、 該装置内で扱われるデータ単位である、データ本体、並
びに、データ相互の識別情報、データの行き先を指示す
る行き先情報、データに施すべき演算を指示する命令情
報、等により構成されるデータパケットの構成が、互い
に独立な複数のデータを１つのデータパケットに含み、
他の情報を共有する構成である事を特徴とする、データ
駆動型情報処理装置。 - 【請求項２】 互いに相関のある一群のデータを、１つ
のデータパケット内に複数組含む事を特徴とする、請求
項１に記載のデータ駆動型情報処理装置。 - 【請求項３】 データ相互の識別情報の内、特定の１ビ
ットの値のみ異なる２つのデータ、又はデータ群を１つ
のデータパケット内に含む事を特徴とする、請求項１又
は２に記載のデータ駆動型情報処理装置。 - 【請求項４】 複数のデータ、又はデータ群の各々に対
して、データパケット内の当該データ領域の値が有効で
あるか否かの識別フラッグをデータパケット内に有する
事を特徴とする、請求項１，２又は３に記載のデータ駆
動型情報処理装置。 - 【請求項５】 データパケット内のデータ、又はデータ
群の個数に応じて相互に独立した演算手段を有する事を
特徴とする、請求項１，２，３又は４に記載のデータ駆
動型情報処理装置。 - 【請求項６】 対データ検出手段に於いて、先に該手段
に入力され待ち合わせ中のデータパケットと、後に入力
されるデータパケットとの対応する識別フラッグを各々
個別に検証し、 共に、有効な場合は、対データ検出済みとして、出力さ
れるデータパケット中の当該識別フラッグを有効とし、
待ち合わせ中のデータパケットにある当該識別フラッグ
を無効とする制御を行い、 共に無効な場合は、出力されるデータパケットの当該識
別フラッグを無効とする制御を行い、 一方のみ無効な場合は対データ検出ミスとして、出力さ
れるデータパケットの当該識別フラッグを無効とし、識
別フラッグが有効であった入力データパケットのデータ
を待ち合わせ中のデータパケットのデータ領域に転記
し、該パケットの当該識別フラッグを有効とする制御を
行い、 さらに、出力されるデータパケットの識別フラッグが全
て無効である場合、該パケットを出力しない制御を行う
事を特徴とする、請求項４に記載のデータ駆動型情報処
理装置。 - 【請求項７】 データパケット中の複数のデータ、又は
データ群の各々に対して条件判断演算を実行した際に、 有効なデータ、又はデータ群に関する判断結果が全て真
の場合、条件判断結果フラッグを真にセットしたデータ
パケットを１つ出力し、 有効なデータ、又はデータ群に関する判断結果が全て偽
の場合、条件判断結果フラッグを偽にセットしたデータ
パケットを１つ出力し、 有効なデータ、又はデータ群に関する判断結果として真
と偽が混在している場合は、 第１のパケットとして、条件判断結果フラッグを真にセ
ットし、真の判断結果を得たデータ又はデータ群に対し
て対応する識別フラッグを有効とし、偽の判断結果を得
たデータ又はデータ群に対して対応する識別フラッグを
無効としたデータパケットを出力し、 第２のパケットとして、条件判断結果フラッグを偽にセ
ットし、偽の判断結果を得たデータ又はデータ群に対し
て対応する識別フラッグを有効とし、真の判断結果を得
たデータ又はデータ群に対して対応する識別フラッグを
無効としてデータパケットを出力する制御を行う事を特
徴とする、請求項４に記載のデータ駆動型情報処理装
置。 - 【請求項８】 データパケット中の複数のデータ、又は
データ群の内、いずれかが無効なデータパケットに対し
て、当該データ、又はデータ群が有効なデータパケット
を待ち合わせ、入力されたデータパケット中の有効なデ
ータ又はデータ群の値を、待ち合わせ中の当該データ領
域に転記し、該データパケットの転記されたデータに対
応する識別フラッグを有効とし、該データパケットを出
力する制御を行う事を特徴とする、請求項４に記載のデ
ータ駆動型情報処理装置。 - 【請求項９】 待ち合わせ中のデータパケット内のデー
タ、又はデータ群が全て有効となるまで、待ち合わせを
継続する事を特徴とした、請求項８に記載のデータ駆動
型情報処理装置。 - 【請求項１０】 データパケットが待ち合わせ中に、次
のデータパケットが入力され、待ち合わせ中のデータパ
ケットと入力データパケットが、１つのデータパケット
として扱われる為の一定の規則に沿わない場合、待ち合
わせ中のデータパケットをそのまま出力し、入力データ
パケットを待ち合わせ状態とする事を特徴とする、請求
項８に記載のデータ駆動型情報処理装置。 - 【請求項１１】 データパケットが待ち合わせ中に、次
のデータパケットが入力され、待ち合わせ中のデータパ
ケットと入力データパケットが、１つのデータパケット
として扱われる為の一定の規則に沿わない場合、待ち合
わせ中のデータパケットをそのまま待ち合わせ状態と
し、入力データパケットをそのまま出力する事を特徴と
する、請求項８に記載のデータ駆動型情報処理装置。 - 【請求項１２】 データパケットの待ち合わせ用の領域
を、対データ検出用の待ち合わせ用領域と共用させた事
を特徴とする、請求項８に記載のデータ駆動型情報処理
装置。 - 【請求項１３】 データパケットが待ち合わせを行うに
際して、対となって１つのデータパケットとなるべきデ
ータパケットが、待ち合わせて後、入力されないと予想
される場合、待ち合わせを行わずそのまま該データパケ
ットを出力する事を特徴とする、請求項８に記載のデー
タ駆動型情報処理装置。 - 【請求項１４】 出力制御手段に於いて、複数の有効な
データ、又はデータ群を有するデータパケットの入力に
対して、１つの出力データパケットに１つの有効なデー
タ又はデータ群を有する様、有効なデータ又はデータ群
の数だけデータパケットを出力する制御を行う事を特徴
とした、請求項１，２，３又は４に記載のデータ駆動型
情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26957395A JP3720094B2 (ja) | 1995-10-18 | 1995-10-18 | データ駆動型情報処理装置 |
| US08/720,965 US5872991A (en) | 1995-10-18 | 1996-10-10 | Data driven information processor for processing data packet including common identification information and plurality of pieces of data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26957395A JP3720094B2 (ja) | 1995-10-18 | 1995-10-18 | データ駆動型情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09114664A true JPH09114664A (ja) | 1997-05-02 |
| JP3720094B2 JP3720094B2 (ja) | 2005-11-24 |
Family
ID=17474250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26957395A Expired - Fee Related JP3720094B2 (ja) | 1995-10-18 | 1995-10-18 | データ駆動型情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5872991A (ja) |
| JP (1) | JP3720094B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792522B2 (en) | 2000-03-29 | 2004-09-14 | Sharp Kabushiki Kaisha | Data driven information processor carrying out processing using packet stored with plurality of operand data |
| US7133959B2 (en) | 2001-12-20 | 2006-11-07 | Sharp Kabushiki Kaisha | Data-driven information processing device and method to access multiple bank memories according to multiple addresses |
| US7340586B2 (en) | 2003-11-10 | 2008-03-04 | Sharp Kabushiki Kaisha | Data transfer for debugging in data driven type processor processing data packet with data flow program including transfer control bit setting instruction |
| KR101028428B1 (ko) * | 2008-03-21 | 2011-04-14 | 후지쯔 가부시끼가이샤 | 연산 장치 및 연산 방법 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3488812B2 (ja) | 1997-08-28 | 2004-01-19 | シャープ株式会社 | データ伝送路 |
| JP2000013713A (ja) | 1998-06-19 | 2000-01-14 | Sharp Corp | 映像信号処理装置およびそれを用いたテレビジョン受信装置 |
| JP3853098B2 (ja) | 1999-01-18 | 2006-12-06 | シャープ株式会社 | データ駆動型情報処理システム |
| JP3766779B2 (ja) * | 2000-03-31 | 2006-04-19 | シャープ株式会社 | 自己同期型データ伝送装置およびこれを用いたデータ駆動型情報処理装置 |
| JP3912958B2 (ja) * | 2000-06-14 | 2007-05-09 | シャープ株式会社 | データ駆動型処理装置およびデータ駆動型処理装置におけるデータ処理方法 |
| WO2002021323A2 (en) * | 2000-09-08 | 2002-03-14 | Avaz Networks | Hardware function generator support in a dsp |
| GB2367459A (en) * | 2000-09-28 | 2002-04-03 | Roke Manor Research | Method of compressing data packets |
| US20020078265A1 (en) * | 2000-12-15 | 2002-06-20 | Frazier Giles Roger | Method and apparatus for transferring data in a network data processing system |
| JP4173654B2 (ja) * | 2001-08-30 | 2008-10-29 | シャープ株式会社 | データ駆動型情報処理装置 |
| US20030105799A1 (en) * | 2001-12-03 | 2003-06-05 | Avaz Networks, Inc. | Distributed processing architecture with scalable processing layers |
| US20030112758A1 (en) * | 2001-12-03 | 2003-06-19 | Pang Jon Laurent | Methods and systems for managing variable delays in packet transmission |
| US7068182B2 (en) * | 2003-07-14 | 2006-06-27 | Halliburton Energy Services, Inc. | Method and apparatus for mud pulse telemetry |
| US7142214B2 (en) * | 2004-05-14 | 2006-11-28 | Nvidia Corporation | Data format for low power programmable processor |
| US7091982B2 (en) * | 2004-05-14 | 2006-08-15 | Nvidia Corporation | Low power programmable processor |
| US7389006B2 (en) * | 2004-05-14 | 2008-06-17 | Nvidia Corporation | Auto software configurable register address space for low power programmable processor |
| CN101151840B (zh) * | 2005-01-10 | 2011-09-21 | 四次方有限公司 | 用于依据指令处理媒体的单芯片媒体处理器 |
| US7451297B2 (en) * | 2005-06-01 | 2008-11-11 | Microsoft Corporation | Computing system and method that determines current configuration dependent on operand input from another configuration |
| US7793040B2 (en) * | 2005-06-01 | 2010-09-07 | Microsoft Corporation | Content addressable memory architecture |
| US7707387B2 (en) | 2005-06-01 | 2010-04-27 | Microsoft Corporation | Conditional execution via content addressable memory and parallel computing execution model |
| JP4255475B2 (ja) * | 2006-01-04 | 2009-04-15 | シャープ株式会社 | データ駆動型情報処理装置 |
| WO2011067896A1 (en) | 2009-12-02 | 2011-06-09 | Mush-A Co., Ltd. | Data processing apparatus, data processing system, packet, recording medium, storage device, and data processing method |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129425A (ja) * | 1986-11-19 | 1988-06-01 | Mitsubishi Electric Corp | デ−タ処理装置 |
| US5115510A (en) * | 1987-10-20 | 1992-05-19 | Sharp Kabushiki Kaisha | Multistage data flow processor with instruction packet, fetch, storage transmission and address generation controlled by destination information |
| US5125097A (en) * | 1988-01-29 | 1992-06-23 | Sharp Kabushiki Kaisha | Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path |
| US5497344A (en) * | 1989-01-26 | 1996-03-05 | Sharp Kabushiki Kaisha | Data flow type information processor |
| US5327569A (en) * | 1989-08-28 | 1994-07-05 | Mitsubishi Denki Kabushiki Kaisha | Data driven type processor including a generation management system |
| JP2568452B2 (ja) * | 1990-02-27 | 1997-01-08 | シャープ株式会社 | データフロー型情報処理装置 |
| JP2632074B2 (ja) * | 1990-07-11 | 1997-07-16 | シャープ株式会社 | データフロー型情報処理装置 |
| JPH0535894A (ja) * | 1991-07-31 | 1993-02-12 | Mitsubishi Electric Corp | データ駆動形プロセツサ |
| JP2744724B2 (ja) * | 1991-10-03 | 1998-04-28 | シャープ株式会社 | データフロー型システムにおけるパケット収集回路 |
| US5454115A (en) * | 1991-12-25 | 1995-09-26 | Sharp Kabushiki Kaisha | Data driven type processor having data flow program divided into plurality of simultaneously executable program groups for an N:1 read-out to memory-access ratio |
| JP2772604B2 (ja) * | 1992-10-27 | 1998-07-02 | シャープ株式会社 | データ処理システム |
| US5404558A (en) * | 1992-02-17 | 1995-04-04 | Sharp Kabushiki Kaisha | Data driven type information processor having a plurality of memory banks |
| JP3337706B2 (ja) * | 1992-02-26 | 2002-10-21 | シャープ株式会社 | データフロープログラムの実行制御方法 |
| US5577256A (en) * | 1992-04-28 | 1996-11-19 | Sharp Kabushiki Kaisha | Data driven type information processor including a combined program memory and memory for queuing operand data |
| JP3384838B2 (ja) * | 1992-06-29 | 2003-03-10 | シャープ株式会社 | インターフェース装置 |
| JPH06124352A (ja) * | 1992-10-14 | 1994-05-06 | Sharp Corp | データ駆動型情報処理装置 |
| US5586281A (en) * | 1992-10-27 | 1996-12-17 | Sharp Kabushiki Kaisha | Data driven type information processing apparatus |
| JP3287901B2 (ja) * | 1993-03-12 | 2002-06-04 | シャープ株式会社 | データ駆動型情報処理システムにおける識別データ確認方法 |
| JP3571367B2 (ja) * | 1993-08-11 | 2004-09-29 | シャープ株式会社 | データ駆動型プロセッサ、データ駆動型情報処理装置、およびこのデータ駆動型情報処理装置において、複数個のデータ駆動型プロセッサの経路接続を確認するための方法 |
| JP3285430B2 (ja) * | 1993-09-02 | 2002-05-27 | シャープ株式会社 | データ駆動型情報処理装置 |
| JP3706397B2 (ja) * | 1994-06-06 | 2005-10-12 | シャープ株式会社 | データ駆動型情報処理装置 |
-
1995
- 1995-10-18 JP JP26957395A patent/JP3720094B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-10 US US08/720,965 patent/US5872991A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792522B2 (en) | 2000-03-29 | 2004-09-14 | Sharp Kabushiki Kaisha | Data driven information processor carrying out processing using packet stored with plurality of operand data |
| US7133959B2 (en) | 2001-12-20 | 2006-11-07 | Sharp Kabushiki Kaisha | Data-driven information processing device and method to access multiple bank memories according to multiple addresses |
| US7340586B2 (en) | 2003-11-10 | 2008-03-04 | Sharp Kabushiki Kaisha | Data transfer for debugging in data driven type processor processing data packet with data flow program including transfer control bit setting instruction |
| KR101028428B1 (ko) * | 2008-03-21 | 2011-04-14 | 후지쯔 가부시끼가이샤 | 연산 장치 및 연산 방법 |
| US9513914B2 (en) | 2008-03-21 | 2016-12-06 | Fujitsu Limited | Apparatus and method for processing an instruction that selects between single and multiple data stream operations with register specifier field control |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3720094B2 (ja) | 2005-11-24 |
| US5872991A (en) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09114664A (ja) | データ駆動型情報処理装置 | |
| US6934780B2 (en) | External memory engine selectable pipeline architecture | |
| US7013302B2 (en) | Bit field manipulation | |
| KR100981033B1 (ko) | 프로세서를 코프로세서에 인터페이싱하기 위한 방법 및 장치 | |
| CA2497807A1 (en) | Vector processing apparatus with overtaking function | |
| US5404539A (en) | Data driven information processor with ring comparing comparator | |
| US5577256A (en) | Data driven type information processor including a combined program memory and memory for queuing operand data | |
| JPH11345175A (ja) | 代替パス制御システム及び方法 | |
| US5125097A (en) | Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path | |
| JPH08272771A (ja) | データ駆動型情報処理装置 | |
| JP3287901B2 (ja) | データ駆動型情報処理システムにおける識別データ確認方法 | |
| US6229543B1 (en) | Microprocessor, and graphics processing apparatus and method using the same | |
| US6496924B2 (en) | Data processing apparatus including a plurality of pipeline processing mechanisms in which memory access instructions are carried out in a memory access pipeline | |
| JPS5870360A (ja) | デ−タフロ−処新装置 | |
| US6526500B1 (en) | Data driven type information processing system consisting of interconnected data driven type information processing devices | |
| JP3469645B2 (ja) | データ駆動型情報処理装置 | |
| US5542080A (en) | Method for controlling execution of data driven type information processor | |
| US6727903B1 (en) | Microprocessor, and graphics processing apparatus and method using the same | |
| JP2003196259A (ja) | データ駆動型情報処理装置およびデータ処理方法 | |
| JPH11119998A (ja) | 情報処理装置 | |
| JP3769445B2 (ja) | データ駆動型情報処理装置 | |
| JP2973227B2 (ja) | 排他制御命令実行方法 | |
| JPH0520183A (ja) | メモリアクセス制御方式 | |
| JP4294190B2 (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
| JP2004062401A (ja) | 演算プロセッサおよび当該演算プロセッサを用いたカメラ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |