JPH09107115A

JPH09107115A - 半導体素子の作製方法

Info

Publication number: JPH09107115A
Application number: JP7289239A
Authority: JP
Inventors: Tomonori Nishimoto; 智紀西元; Yasushi Fujioka; 靖藤岡
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-10-11
Filing date: 1995-10-11
Publication date: 1997-04-22

Abstract

(57)【要約】【課題】本発明は、低コストで歩留りよく作製すること
が可能で、特性の均一性および信頼性に優れたロール・
ツー・ロール法による半導体素子の作製方法を提供する
ことを目的としている。【解決手段】本発明は、一面に素子作製面を、他面に非
素子作製面を有する帯状基体を長手方向に移動させなが
ら前記素子作製面に連続的に堆積膜を形成する半導体素
子の作製方法において、前記帯状基体の非素子作製面に
非単結晶膜を堆積させて前記素子作製面に半導体素子を
作製するようにしたことを特徴とするものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は帯状基体上に連続的
に堆積膜を形成するロール・ツー・ロール法による半導
体素子の作製方法に関する。

【０００２】

【従来の技術】例えば、アモルファスシリコン膜等を用
いた光起電力素子の作製には、一般的には、プラズマＣ
ＶＤ法が広く用いられており、企業化されている。しか
しながら、光起電力素子を電力需要を賄うものとして確
立させるめには、使用する光起電力素子が、光電変換効
率が充分に高く、特性安定性に優れたものであり、且つ
大量生産し得るものであることが基本的に要求される。
そのためには、アモルファスシリコン膜等を用いた光起
電力素子の作製においては、電気的、光学的、光導電的
あるいは機械的特性及び繰り返し使用での疲労特性ある
いは使用環境特性の向上を図るとともに、大面積化、膜
厚及び膜質の均一化を図りながら、しかも高速成膜によ
って再現性のある量産化を図らねばならないため、これ
らのことが、今後改善すべき問題点として指摘されてい
る。

【０００３】その中で、これまでマイクロ波プラズマＣ
ＶＤ法による堆積膜作製方法については多くの報告がな
されている。例えば、¨ＣｈｅｍｉｃａｌＶａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎｏｆａ−ＳｉＧｅ：Ｈｆ
ｉｌｍｓｕｔｉｌｉｚｉｎｇａｍｉｃｒｏｗａｖ
ｅ−ｅｘｃｉｔｅｄｐｌａｓｍａ¨ Ｔ．Ｗａｔａｎａｂｅ，Ｍ．Ｔａｎａｋａ，Ｋ．Ａｚｕ
ｍａ，Ｍ．Ｎａｋａｔａｎｉ，Ｔ．Ｓｏｎｏｂｅ，Ｔ．
Ｓｉｍａｄａ，ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏ
ｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏｌ．２６，
Ｎｏ．４，Ａｐｒｉｌ，１９８７，ｐｐ．Ｌ２８８−Ｌ
２９０、¨Ｍｉｃｒｏｗａｖｅ−ｅｘｃｉｔｅｄｐｌ
ａｓｍａＣＶＤｏｆａ−Ｓｉ：Ｈｆｉｌｍｓ
ｕｔｉｌｉｚｉｎｇａｈｙｄｒｏｇｅｎｐｌａｓ
ｍａｓｔｒｅａｍｏｒｂｙｄｉｒｅｃｔｅｘｃ
ｉｔａｔｉｏｎｏｆｓｉｌａｎｅ¨ Ｔ．Ｗａｔａｎａｂｅ，Ｍ．Ｔａｎａｋａ，Ｋ．Ａｚｕ
ｍａ，Ｍ．Ｎａｋａｔａｎｉ，Ｔ．Ｓｏｎｏｂｅ，Ｔ．
Ｓｉｍａｄａ，ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏ
ｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏｌ．２６，
Ｎｏ．８，Ａｕｇｕｓｔ，１９８７，ｐｐ．１２１５−
１２１８等にＥＣＲを使用したマイクロ波プラズマＣＶ
Ｄ法が記述されている。

【０００４】また特公昭５９−１６３２８号公報「プラ
ズマ気相反応装置」にはマイクロ波プラズマＣＶＤ法で
半導体膜を堆積する方法が示されている。更に特開昭５
９−５６７２４号公報「マイクロ波プラズマによる薄膜
作製方法」にもマイクロ波プラズマＣＶＤ法で半導体膜
を堆積する方法が示されている。また、ＲＦプラズマＣ
ＶＤ法においてアノードとカソードの間にメッシュ状の
第三の電極を設ける堆積膜の作製法が、¨Ｐｒｅｐａｒ
ａｔｉｏｎｏｆｈｉｇｈｌｙｐｈｏｔｏｓｅｎｓ
ｉｔｉｖｅｈｙｄｒｏｇｅｎａｔｅｄａｍｏｒｐｈ
ｏｕｓＳｉ−Ｇｅａｌｌｏｙｓｕｓｉｎｇａ
ｔｒｉｏｄｅｐｌａｓｍａｒｅａｃｔｏｒ¨Ａ．Ｍ
ａｔｓｕｄａｅｔ．ａｌ．，ＡｐｐｌｉｅｄＰｈｙ
ｓｉｃｓＬｅｔｔｅｒｓ，Ｖｏｌ．４７Ｎｏ．１
０，１５Ｎｏｖｅｍｂｅｒ１９８５ｐｐ．１０６
１−１０６３に示されている。

【０００５】さらに、光起電力素子を用いる発電方式に
あっては、単位モジュールを直列又は並列に接続し、ユ
ニット化して所望の電流、電圧を得る形式が採用される
ことが多く、各モジュールにおいては断線やショートが
生起しないことが要求される。加えて、各モジュール間
の出力電圧や出力電流のばらつきのないことが重要であ
る。こうしたことから、少なくとも単位モジェールを作
製する段階でその最大の特性決定要素である半導体層そ
のものの特性均一性が確保されていることが要求され
る。そして、モジュール設計をし易くし、且つモジュー
ル組立工程の簡略化できるようにする観点から大面積に
亘って特性均一性の優れた半導体堆積膜が提供されるこ
とが光起電力素子の量産性を高め、生産コストの大幅な
低減を達成せしめるについて要求される。

【０００６】光起電力素子については、その重要な構成
要素たる半導体層は、いわゆるｐｎ接合、ｐｉｎ接合等
の半導体接合がなされている。アモルファスシリコン等
の薄膜半導体を用いる場合、ホスフィン（ＰＨ3）、ジ
ボラン（Ｂ2Ｈ6）等のドーパントとなる元素を含む原料
ガスを主原料ガスであるシラン等に混合してグロー放電
分解することにより所望の導電型を有する半導体膜が得
られ、所望の基板上にこれらの半導体膜を順次積層作製
することによって容易に前述の半導体接合が達成できる
ことが知られている。そしてこのことから、アモルファ
スシリコン系の光起電力素子を作製するについて、その
各々の半導体層作製用の独立した成膜室を設け、該成膜
室にて各々の半導体層の作製を行う方法が提案されてい
る。

【０００７】ちなみに、米国特許第４，４００，４０９
号明細書には、ロール・ツー・ロール（Ｒｏｌｌｔｏ
Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が
開示されている。この装置によれば、複数のグロー放電
領城を設け、所望の幅の十分に長い可撓性の基板を、該
基板が前記各グロー放電領域を順次貫通する経路に沿っ
て配置し、前記各グロー放電領域において必要とされる
導電型の半導体層を堆積しつつ、前記基板をその長手方
向に連続的に搬送せしめることによって、半導体接合を
有する素子を連続作製することができるとされている。
なお、該明細書においては、各半導体層作製時に用いる
ドーパントガスが他のグロー放電領域へ拡散、混入する
のを防止するにはガスゲートが用いられている。具体的
には、前記各グロー放電領域同志を、スリット状の分離
通路によって相互に分離し、さらに核分離通路に例えば
Ａｒ、Ｈ2等の掃気用ガスの流れを作製させる手段が採
用されている。

【０００８】

【発明が解決しようとする課題】こうしたことから、こ
のロール・ツー・ロール方式は、半導体素子の量産に適
する方式であるものの、前述したように、光起電力素子
を大量に普及させるためには、さらなる光電変換効率、
特性安定性や特性均一性の向上、製造コストの低減が望
まれている。特に、光電変換効率や特性安定性の向上の
ためには、各単位モジュールの光電変換効率や特性劣化
率を０．１％刻み（割合で約１．０１倍相当）で改良す
るのは当然であるが、更には、単位モジュールを直列又
は並列に接続し、ユニット化した際には、ユニットを構
成する各単位モジュールの内の最小の電流又は電圧特性
の単位モジュールが律速してユニットの特性が決るた
め、各単位モジュールの平均特性を向上させるだけでな
く、特性バラツキも小さくすることが非常に重要とな
る。そのために単位モジュールを作製する段階でその最
大の特性決定要素である半導体層そのものの特性均一性
を確保することが望まれている。また、製造コストの低
減のために、各モジュールにおいては断線やショートが
生起しないように、半導体層の欠陥を減らすことによ
り、歩留りを向上させることが強く望まれている。した
がって、連続して移動する帯状部材上への半導体層の堆
積において、特性の均一性を確保し、欠陥を減らすため
の成膜方法の早期の提供が望まれている。

【０００９】しかしながら、従来のロール・ツー・ロー
ル装置においては、これらの課題を解決する上でつぎの
ような問題があった。これを、図３に示した従来のロー
ル・ツー・ロール装置の一部分の概略図に基づいて説明
する。図において、帯状基体１０２は真空容器２０１を
通過する際に前記帯状基体１０２の素子作製面１０４に
堆積膜が作製される。前記帯状基体１０２は非素子作製
面１０５よりランプヒータ２０４によって加熱され、熱
電対２０６を非素子作製面１０５に接触させて基体温度
を検出し、所望の基体温度となるようにランプヒータ２
０４の出力を制御する。複数の真空容器を通過した帯状
基体１０２は、図１に示すように、その片面（素子作製
面１０４）のみに光起電力素子１０１が作製される。従
来のロール・ツー・ロール法では各真空室内を通過する
帯状基体の非素子作製面は特に処理等が施されず、滑ら
かな金属の面が露出する構造となっていた。ところが金
属面が露出する構造では、非素子作製面での光学的反射
損失が大きいためにランプヒータによる帯状基体の加熱
効率が悪く加熱に過剰の電力を必要とした。また、帯状
基体の幅方向の端部は冷却され易いため、基体の幅方向
に温度分布が生じ、この温度分布に起因して作製した光
起電力素子の特性が不均一になるという問題があった。
さらに、基体の非素子作製面を温度制御のための熱電対
が直接接触するため、基体の非素子作製面に摩擦傷が発
生する。この摩擦傷は特に基体の厚さが小さい時には素
子作製面に達し、作製した素子に亀裂を発生させたり、
素子の基体からの剥離を引き起こす等、素子の歩留りや
信頼性を低下させる大きな要因となっていた。摩擦傷を
防止するという観点からは熱電対にかわって非接触で温
度測定が可能な赤外放射温度計を用いることが好ましい
が、赤外放射温度計を用いた場合、金属のように放射率
が小さい物体では正確な温度測定が困難となるという問
題が生ずる。さらに、基体の片面（素子作製面）のみに
堆積膜を作製すると基体の素子作製面と非素子作製面の
間に応力差を生じ、この応力差のために、前述の熱電対
による摩擦傷の場合と同様、作製した素子に亀裂や剥離
等の障害を引き起こし、素子の歩留りや信頼性を低下さ
せてしまう原因にもなっていた。

【００１０】そこで、本発明は、このような従来のロー
ル・ツー・ロール法による半導体素子の作製方法におけ
る上記問題点を解決し、低コストで歩留りよく作製する
ことが可能で、特性の均一性および信頼性に優れた半導
体素子の作製方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、上記目的を達
成するため、一面に素子作製面を、他面に非素子作製面
を有する帯状基体を長手方向に移動させながら前記素子
作製面に連続的に堆積膜を形成する半導体素子の作製方
法において、前記帯状基体の非素子作製面に非単結晶膜
を堆積させて前記素子作製面に半導体素子を作製するよ
うにしたものである。そして、本発明は、前記帯状基体
に非接触で前記帯状基体の温度を制御する半導体素子の
作製方法において、加熱効率の良好な半導体素子の作製
方法を構成することができる。また、本発明において
は、前記非単結晶膜をアモルファスシリコン膜で形成す
ることが好ましい。また、本発明の半導体素子の作製方
法により、好適な光起電力素子の作製方法を構成するこ
とができる。さらに、本発明においては、前記非素子作
製面に堆積される非単結晶膜は、成膜室からプラズマの
漏れを生じさせることにより形成することができ、ま
た、この形成手段により、帯状基体の幅方向の端部に選
択的に形成することができる。

【００１２】

【発明の実施の形態】本発明は、上記した構成により本
発明の目的を達成することができるものであるが、それ
は本発明者らが前述の問題点を解決するために鋭意研究
を重ねてきた結果、帯状基体の非素子作製面に非単結晶
膜、とりわけアモルファスシリコン膜を堆積する方法
が、極めて有効であるという知見に基づくものである。
図２は、本発明の光起電力素子の構造を示すものである
が、本発明においては、帯状基体１０２は素子作製に先
だって、あるいは素子作製と同時に、非素子作製面１０
５にアモルファスシリコン膜１０３を堆積することによ
り、以下に述べる作用が得られる。１．非素子作製面の露出が、アモルファスシリコン膜に
より防がれ、帯状基体の非素子作製面での光学的反射損
失を低減することができ、帯状基体の加熱効率を向上さ
せ加熱に要する電力を低減することができる。２．アモルファスシリコン膜は一般に金属よりも硬度が
大きいため、ステンレス等の金属でできている帯状基体
の非素子作製面に、このアモルファスシリコン膜を堆積
させることにより非素子作製面の熱電対接触による摩擦
傷の発生を抑制することが可能となる。また、基体上の
摩擦傷発生を抑制することは作製した素子の亀裂発生や
基体からの剥離を低減させることに繋がり、素子の歩留
りおよび信頼性を向上させることができる。３．非素子作製面のアモルファスシリコン膜により、帯
状基体の非素子作製面の放射率を増大させることができ
るので、赤外放射温度計を用いた非接触の温度測定が可
能になる。４．帯状基体の素子作製面と非素子作製面の両面に堆積
膜が形成されることにより、帯状基体の素子作製面と非
素子作製面の応力差を緩和でき、作製した素子の亀裂発
生や帯状基体からの剥離を低減させ、素子の信頼性を向
上させることができる。５．帯状基体の幅方向の端部に選択的にアモルファスシ
リコン膜を堆積するようにすることによって、帯状基体
の両端の冷却を抑えることができ、基体幅方向の温度分
布を均一化させて素子特性の均一性を向上させることが
できる。

【００１３】

【実施例】以下、実施例を用いて発明を具体的に説明す
るが、これらの実施例は本発明の内容を何ら限定するも
のではない。［実施例１］図４は本発明の光起電力素子の作製に用い
られるロール・ツー・ロール装置の一部分を示す概略断
面図である。真空容器２０１にはシラン、水素等の成膜
ガスが導入されており、電源２０３の接続された成膜電
極２０２を通して電力が投入され、成膜ガスはプラズマ
化される。帯状基体１０２は真空容器２０１を通過する
際、その素子作製面１０４に半導体堆積膜が形成され
る。帯状基体１０２は非素子作製面１０５側よりランプ
ヒータ２０４によって加熱される。帯状基体１０２の温
度は熱電対２０６によって検出され、所望の基体温度と
なるようランプヒータ２０４の出力を調節する。帯状基
体１０２は前記真空容器２０１の入口付近に配設された
アモルファスシリコン膜堆積用真空容器２０７を通過す
る際、帯状基体１０２の非素子作製面１０５にアモルフ
ァスシリコン膜１０３が堆積される。

【００１４】帯状基体１０２は非素子作製面１０５にア
モルファスシリコン膜１０３が堆積された後、ランプヒ
ータ２０４で加熱されるので、アモルファスシリコン膜
１０３が堆積されていない場合に比べ吸熱効果が大き
く、従って加熱に要する電力を低減させることができ
る。また、熱電対２０６は帯状基体１０２の非素子作製
面１０５に堆積されたアモルファスシリコン膜１０３に
接触することになるので、帯状基体１０２に発生する摩
擦傷を低減させ、作製した光起電力素子１０１の歩留り
と信頼性を向上させることができる。さらに、帯状基体
１０２の素子作製面１０４と非素子作製面１０５の両面
に堆積膜が形成されることから、作製した素子にかかる
応力を低減させる効果も得られ、作製した光起電力素子
１０１の歩留りと信頼性をなお一層向上させることがで
きる。

【００１５】以上述べた本実施例の効果について、以下
実測のデータを掲げてさらに説明を加える。本実施例で
用いたロール・ツー・ロール装置では定格消費電力１０
０Ｗのランプヒータが２００本用いられている。成膜温
度は通過する真空容器によって異なるが、１００〜４０
０℃の範囲にある。まず、従来例にしたがって、帯状基
体の非素子作製面にアモルファスシリコン膜を堆積させ
ずに素子の作製を行った。この場合、ランプヒータの通
電時間の割合を表す平均ランプ点灯率は１８％であつ
た。１つのロールの成膜に要する装置の稼働時間は１時
間である。したがって、１つのロールの成膜において装
置のランプヒータによって消費された電力量は１００Ｗ
×２００本×１８％×１時間であり計算すると３６００
Ｗ時となる。

【００１６】次に、図４に示したアモルファスシリコン
膜堆積用の真空容器２０７、成膜電極２０８、および電
源２０９を用いて帯状基体１０２の非素子作製面１０５
に約１０００Åのアモルファスシリコン膜を堆積してか
ら素子の作製を行った。この場合、上述の条件でランプ
の点灯率は約１２％であり、１つのロールの成膜におい
て装置のランプヒータによって消費された電力量は約２
４００Ｗ時となった。したがって、本発明により、帯状
基体加熱に要する電力量を約３３％削減することができ
た。以上を整理すると表１のようになる。

【００１７】

【表１】帯状基体の非素子作製面にアモルファスシリコ
ン膜がある場合とない場合のランプヒータにる消費電力
量の比較を示すための表作製した素子の歩留りは、素子の接合部の逆方向抵抗成
分を用いて算出した。接合部の逆方向抵抗成分は、素子
の亀裂等の欠陥の増加とともに低下する傾向がみられ、
素子の信頼性を表す指標と考えることができる。ここで
は、作製した素子の逆方向抵抗成分が基準抵抗値（典型
的には１×１０⁴Ωｃｍ²）以上のものを合格、基準抵抗
値未満のものを不合格とした。結果は図１０に示すよう
に、従来例では７７％であった歩留りが、実施例１では
８８％まで改善されており、非素子作製面にアモルファ
スシリコン膜を形成することが素子の歩留り向上に効果
のあることが確かめられた。

【００１８】［実施例２］図５は本発明の光起電力素子
の作製に用いられる別のロール・ツー・ロール装置の一
部分を示す概略断面図である。真空容器２０１にはシラ
ン、水素等の成膜ガスが導入されており、電源２０３の
接続された成膜電極２０２を通して電力が投入され、成
膜ガスはプラズマ化される。帯状基体１０２は真空容器
２０１を通過する際、その素子作製面１０４に半導体堆
積膜が作製される。また、帯状基体１０２は真空容器２
０１の入口付近に配設されたアモルファスシリコン膜用
真空容器１０９を通過する際、帯状基体１０２の非素子
作製面１０５にアモルファスシリコン膜１０３が堆積さ
れる。帯状基体１０２は非素子作製面１０５側よりラン
プヒータ２０４によって加熱される。基体温度は赤外放
射温度計２１１によって検出され、所望の基体温度とな
るようランプヒータ２０４の出力を調節する。この場
合、帯状基体１０２は非接触で温度測定されるので、作
製した素子に機械的な摩擦傷をつけることがない。

【００１９】以下、赤外放射温度計２１１を用いて帯状
基体の温度を測定する際、帯状基体の非素子作製面にア
モルファスシリコン膜がない場合とある場合で帯状基体
の温度測定精度がどのように変化するか、実測例を挙げ
て説明する。温度測定精度の評価は、基体の被温度測定
領域近傍に熱電対を設置し、熱電対による測定温度を真
の基体温度と仮定して、赤外放射温度計による測定温度
と熱電対による測定温度を比較することにより行った。
図８は帯状基体の非素子作製面にアモルファスシリコン
膜がない場合の測定結果である。基準となる、熱電対に
よる測定温度を点線で、赤外放射温度計による測定温度
を実線で示してある。熱電対による測定温度が３００℃
の時、熱電対による測定温度と赤外放射温度計による測
定温度が一致するが、その他の領域ではずれが大きく最
大で約３０％のずれが生じている。

【００２０】次に、帯状基体の非素子作製面に約１００
０Åのアモルファスシリコン膜を堆積して同様の測定を
行った場合の結果を図９に示す。熱電対による測定温度
が約１００〜３５０℃の広い範囲に渡って熱電対による
測定温度と赤外放射温度計による測定温度が一致してい
る。このような温度測定精度の向上は、アモルファスシ
リコンの放射率の方がステンレスの放射率より大きいこ
とを利用して実現されたものである。作製した光起電力
素子の歩留りは、従来例、実施例１、実施例２の各場合
を比較して図１０に示した。従来例では７７％、実施例
１では８８％であった歩留りが、基体に非接触で温度測
定した実施例２では９６％と大幅に改善されており、基
体に非接触で温度測定することが、素子の歩留り向上に
大きな効果のあることが確かめられた。

【００２１】［実施例３］図６および図７は帯状基体１
０２の移動方向から見た真空容器２０１の断面図であ
る。従来、帯状基体１０２は図６のように真空容器２０
１の上壁最近傍に支持され、プラズマが漏洩して非素子
成膜面に堆積膜が形成されるのを防止する構造となって
いた。そのため、実施例１および実施例２では、非素子
作製面側に新たに成膜装置を設けて非素子作製面へのア
モルファスシリコン膜形成を行っていた。しかし、図７
のように帯状基体の支持位置を真空容器の下方へと移動
させることによっても実施例１および実施例２で得られ
た効果と同様の効果を得ることが可能である。即ち、帯
状基体の支持位置を真空容器の下方へと移動させること
によって、プラズマの漏れ２１２を生じさせて、非素子
作製面へのアモルファスシリコン膜堆積を行うのであ
る。この場合、新たに成膜部材を設ける必要がないこと
から、なお一層の低コストを図ることができる。しか
も、帯状基体と真空容器上壁との距離（ｄ）を変化させ
ることにより、帯状基体の幅方向の端部に選択的にアモ
ルファスシリコン膜を堆積させることが可能で、これに
より、作製した素子の帯状基体の幅方向の特性の均一性
を向上させる効果も得られる。

【００２２】一例として、帯状基体と真空容器上壁との
距離ｄ＝５ｃｍ（実線）で非素子形成面にアモルファス
シリコン膜を形成した時の基体幅方向のアモルファスシ
リコン膜の膜厚分布および温度分布をｄ＝０ｃｍ（点
線）の場合と比較して示すと図１１のようになる。な
お、ここでの基体の設定温度は３００℃である。帯状基
体と真空容器上壁との距離ｄ＝５ｃｍのとき帯状基体の
幅方向の両端（０および１２ｃｍ）で約１０００Å、中
央部（６ｃｍ）で約３００Åのアモルファスシリコン膜
が堆積した。基体の幅方向の両端に選択的にアモルファ
スシリコン膜を堆積させることによって、両端の冷却が
抑えられて基体幅方向の温度分布も改善されており、帯
状基体の支持位置を真空容器の下方へと移動させること
が、作製する素子の基体幅方向の均一性向上に好影響を
与えることが確かめられた。

【００２３】

【発明の効果】本発明は、以上の半導体素子の作製方法
により、非素子作製面に堆積膜を形成することによっ
て、非素子作製面の露出が防がれ、それにより帯状基体
の非素子作製面での光学的反射損失を低減することがで
き、帯状基体の加熱効率を向上させてその消費電力を低
減させることができる。また、その膜を、とりわけアモ
ルファスシリコン膜で形成することにより、そのアモル
ファスシリコンの有する高い硬度によって、ステンレス
等の金属でできている帯状基体の非素子作製面に、非素
子作製面の熱電対接触による摩擦傷の発生を抑制するこ
とができ、これにより作製した素子の亀裂発生や基体か
らの剥離を低減させて、素子の特性の均一化を図ること
ができ、歩留りおよび信頼性を向上させることができ
る。また、この非素子作製面の堆積膜により、帯状基体
の非素子作製面の放射率を増大させることができ、赤外
放射温度計を用いた非接触の温度測定が可能になる。ま
た、本発明は、帯状基体の素子作製面と非素子作製面の
両面に堆積膜が形成されることにより、帯状基体の素子
作製面と非素子作製面の応力差を緩和でき、作製した素
子の亀裂発生や帯状基体からの剥離を低減させることが
できる。さらに、本発明は、帯状基体における非素子作
製面の幅方向の端部に選択的に堆積膜を堆積するように
することによって、帯状基体の両端の冷却を抑えること
ができ、基体幅方向の温度分布を均一化させて素子特性
の均一性を向上させることができる。

【図面の簡単な説明】

【図１】従来の光起電力素子の構成を説明するための模
式的構成図である。

【図２】本発明の光起電力素子の構成を説明するための
模式的構成図である。

【図３】従来の光起電力素子の作製に用いられる製造装
置の一例の模式的解説図である。

【図４】本発明の光起電力素子の作製に用いられる製造
装置の一例の模式的解説図である。

【図５】本発明の光起電力素子の作製に用いられる製造
装置の一例の模式的解説図である。

【図６】従来の光起電力素子の作製に用いられる製造装
置において帯状基体と真空容器の位置関係を示すための
模式的解説図である。

【図７】本発明の光起電力素子の作製に用いられる製造
装置において帯状基体と真空容器の位置関係を示すため
の模式的解説図である。

【図８】非素子作製面にアモルファスシリコン膜をもた
ない帯状基体の熱伝対による測定温度と赤外線放射温度
計による測定温度の比較を示すグラフである。

【図９】非素子作製面にアモルファスシリコン膜をもつ
帯状基体の熱伝対による測定温度と赤外線放射温度計に
よる測定温度の比較を示すグラフである。

【図１０】従来例、実施例１および実施例２の素子の歩
留りの比較を示すグラフである。

【図１１】帯状基体と真空容器上壁との距離と、基体幅
方向のアモルファスシリコン膜厚および温度の分布を示
すグラフである。

【符号の説明】

１０１光起電力素子１０２帯状基体１０３アモルファスシリコン膜１０４素子作製面１０５非素子作製面２０１真空容器２０２成膜電極２０３電源２０４ランプヒータ２０５ランプハウス２０６熱電対２０７アモルファスシリコン膜用真空容器２０８アモルファスシリコン膜用成膜電極２０９アモルファスシリコン膜用電源２１０プラズマ領域２１１赤外放射温度計２１２プラズマの漏れ

Claims

【特許請求の範囲】

【請求項１】一面に素子作製面を、他面に非素子作製
面を有する帯状基体を長手方向に移動させながら前記素
子作製面に連続的に堆積膜を形成する半導体素子の作製
方法において、前記帯状基体の非素子作製面に非単結晶
膜を堆積させて前記素子作製面に半導体素子を作製する
ようにしたことを特徴とする半導体素子の作製方法。
【請求項２】前記堆積膜の形成は、前記帯状基体に非
接触で前記帯状基体の温度を制御することにより行われ
ることを特徴とする請求項１に記載の半導体素子作製方
法。
【請求項３】前記非単結晶膜が、アモルファスシリコ
ン膜であることを特徴とする請求項１または請求項２に
記載の半導体素子の作製方法。
【請求項４】前記素子作製面に形成される堆積膜が、
光起電力素子であることを特徴とする請求項１〜請求項
３のいずれか１項に記載の半導体素子の作製方法。
【請求項５】前記非素子作製面に堆積される非単結晶
膜は、成膜室からプラズマの漏れを生じさせることによ
り形成されることを特徴とする請求項１〜請求項４のい
ずれか１項に記載の半導体素子の作製方法。
【請求項６】前記堆積膜が、成膜室からのプラズマの
漏れにより帯状基体の幅方向の端部に選択的に形成され
るようにしたことを特徴とする請求項５に記載の半導体
素子の作製方法。