JP2698115B2 - 光起電力装置の製造方法 - Google Patents
光起電力装置の製造方法Info
- Publication number
- JP2698115B2 JP2698115B2 JP63235815A JP23581588A JP2698115B2 JP 2698115 B2 JP2698115 B2 JP 2698115B2 JP 63235815 A JP63235815 A JP 63235815A JP 23581588 A JP23581588 A JP 23581588A JP 2698115 B2 JP2698115 B2 JP 2698115B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- amorphous
- substrate
- photovoltaic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、太陽光発電等に利用される光起電力装置の
製造方法に関する。
製造方法に関する。
（ロ） 従来の技術 非晶質半導体を光活性層とする光起電力装置は既に知
られており、その基本構成は、光透過を許容するガラス
等の基板上に、ITO、SnO2等の透光性導電酸化物（以下T
COと略記する）からなる受光面電極を配置し、この受光
面電極を基板の導電性表面としてpn,pin等の半導体接合
を備える半導体膜と、該半導体膜とオーミック接触する
背面電極をこの順序で積層してある。
られており、その基本構成は、光透過を許容するガラス
等の基板上に、ITO、SnO2等の透光性導電酸化物（以下T
COと略記する）からなる受光面電極を配置し、この受光
面電極を基板の導電性表面としてpn,pin等の半導体接合
を備える半導体膜と、該半導体膜とオーミック接触する
背面電極をこの順序で積層してある。
現存する光起電力装置の殆どは光入射側に設けられる
ｐ型やｎ型の一導電型の不純物層は、この層における光
吸収を可及的に抑圧するためにワイドバンドギャップ材
料である水素化非晶質シリコンカーバイド（以下ａ−Si
C:Hと略記する）が用いられている。更に、最近の研究
では上記ａ−SiC:Hに代って高い開放電圧（Voc）を得る
ために、水素化微結晶シリコンカーバイド（以下μｃ−
SiC:H）を用いることが試みられている（Y.Hattori et
al.:19th Photo vol.Spec.Conf.第689頁）。
ｐ型やｎ型の一導電型の不純物層は、この層における光
吸収を可及的に抑圧するためにワイドバンドギャップ材
料である水素化非晶質シリコンカーバイド（以下ａ−Si
C:Hと略記する）が用いられている。更に、最近の研究
では上記ａ−SiC:Hに代って高い開放電圧（Voc）を得る
ために、水素化微結晶シリコンカーバイド（以下μｃ−
SiC:H）を用いることが試みられている（Y.Hattori et
al.:19th Photo vol.Spec.Conf.第689頁）。
（ハ） 発明が解決しようとする課題 しかし乍ら、μｃ−SiC:Hのような水素化微結晶半導
体を、膜厚に制限のある光入射側の不純物層に用いる場
合には上記先行技術に開示されている如くECR放電のよ
うな特殊な製造装置を必要とする。
体を、膜厚に制限のある光入射側の不純物層に用いる場
合には上記先行技術に開示されている如くECR放電のよ
うな特殊な製造装置を必要とする。
一方、非晶質半導体を得ることのできるグロー放電で
水素化微結晶半導体を成膜しようとすれば成膜初期にお
いては直ちに微結晶状態とならず非晶質状態となるため
に、全体として例えば400Å程度と非常に厚い膜とな
る。その結果、当該不純物層において光吸収が発生し、
短絡電流（Isc）が減少するばかりか、成膜初期の非晶
質状態の存在によりVocの低下も免れない。
水素化微結晶半導体を成膜しようとすれば成膜初期にお
いては直ちに微結晶状態とならず非晶質状態となるため
に、全体として例えば400Å程度と非常に厚い膜とな
る。その結果、当該不純物層において光吸収が発生し、
短絡電流（Isc）が減少するばかりか、成膜初期の非晶
質状態の存在によりVocの低下も免れない。
従って、光入射側の不純物層として水素化微結晶半導
体を用いるためには高価なECR放電による製造装置が不
可欠であり、実用化に対する大きな障害となっている。
体を用いるためには高価なECR放電による製造装置が不
可欠であり、実用化に対する大きな障害となっている。
本発明は斯る障害を解決せんとするものである。
（ニ） 課題を解決するための手段 本発明に係る光起電力素子の製造方法は、光透過を許
容する基板の導電性表面に、一導電型の水素化微結晶半
導体層を備えた光起電力装置の製造方法であって、前記
水素化微結晶半導体層の形成に先立ち、前記基板の導電
性表面上に一導電型の非晶質半導体層を形成した後に当
該非晶質半導体層をアニーリングにより結晶化すること
で第１の半導体層を形成し、当該第１の半導体層上にプ
ラズマCVD法を用いて前記水素化微結晶半導体層を形成
することを特徴とする。
容する基板の導電性表面に、一導電型の水素化微結晶半
導体層を備えた光起電力装置の製造方法であって、前記
水素化微結晶半導体層の形成に先立ち、前記基板の導電
性表面上に一導電型の非晶質半導体層を形成した後に当
該非晶質半導体層をアニーリングにより結晶化すること
で第１の半導体層を形成し、当該第１の半導体層上にプ
ラズマCVD法を用いて前記水素化微結晶半導体層を形成
することを特徴とする。
（ホ） 作 用 上述の如く水素化微結晶半導体層の形成に先立ち、基
板の導電性表面上に一導電型の非晶質半導体層を形成し
た後に当該非晶質半導体層をアニーリングにより結晶化
することで、結晶粒界の現れた第１の半導体層を10〜10
0Åの薄膜で形成でき、プラズマCVD法による水素化微結
晶半導体層の形成時には、上記第１の半導体層が結晶核
的な役目を果たし、微結晶化を促進する下地層として作
用する。
板の導電性表面上に一導電型の非晶質半導体層を形成し
た後に当該非晶質半導体層をアニーリングにより結晶化
することで、結晶粒界の現れた第１の半導体層を10〜10
0Åの薄膜で形成でき、プラズマCVD法による水素化微結
晶半導体層の形成時には、上記第１の半導体層が結晶核
的な役目を果たし、微結晶化を促進する下地層として作
用する。
（ヘ） 実施例 （第１実施例） 第１図は本発明の製造方法による第１の工程を示し、
一方の表面に予めITO、SnO2等のTCOからなる受光面電極
（２）を配置して導電性表面が付与された光透過を許容
するガラス等の基板（１）を準備し、当該受光面電極
（２）上に膜厚約10〜100Åと肉薄な一導電型、例えば
ボロンがドープされｐ型に価電子制御されたａ−SiC:H
からなる非晶質半導体層（３）が周知の13.56MHzの高周
波（RF）によるグロー放電を利用したプラズマCVD法に
より成膜される。使用されるガスは、主原料ガスとして
SiH4とCH4が各々1:1の流量比で供給されると共に、ｐ型
ドーパントガスとしてB2H6がSiH4に対して１％供給され
る。斯る成膜時のガス圧は代表的には0.3Torrであり、
高周波パワー20Wで、基板（１）は約200℃に保持されて
いる。
一方の表面に予めITO、SnO2等のTCOからなる受光面電極
（２）を配置して導電性表面が付与された光透過を許容
するガラス等の基板（１）を準備し、当該受光面電極
（２）上に膜厚約10〜100Åと肉薄な一導電型、例えば
ボロンがドープされｐ型に価電子制御されたａ−SiC:H
からなる非晶質半導体層（３）が周知の13.56MHzの高周
波（RF）によるグロー放電を利用したプラズマCVD法に
より成膜される。使用されるガスは、主原料ガスとして
SiH4とCH4が各々1:1の流量比で供給されると共に、ｐ型
ドーパントガスとしてB2H6がSiH4に対して１％供給され
る。斯る成膜時のガス圧は代表的には0.3Torrであり、
高周波パワー20Wで、基板（１）は約200℃に保持されて
いる。
第２図は第２の工程を示し、第１の工程により成膜さ
れた非晶質半導体層（３）に対しアニーリングによる結
晶化処理が施されて、第１の半導体層（41）が形成され
る。上記アニーリングは例えばフラッシュランプやレー
ザビーム等の照射によるものであり上記非晶質半導体層
（３）は瞬時的に約500〜600℃の温度に達し、結晶粒界
が現われる。このアニーリング工程は非晶質半導体層
（３）を単結晶化させるものではないこと、更には基板
（１）の耐熱性等の点から上記の温度範囲で十分であ
り、また時間的にも瞬間で良い。
れた非晶質半導体層（３）に対しアニーリングによる結
晶化処理が施されて、第１の半導体層（41）が形成され
る。上記アニーリングは例えばフラッシュランプやレー
ザビーム等の照射によるものであり上記非晶質半導体層
（３）は瞬時的に約500〜600℃の温度に達し、結晶粒界
が現われる。このアニーリング工程は非晶質半導体層
（３）を単結晶化させるものではないこと、更には基板
（１）の耐熱性等の点から上記の温度範囲で十分であ
り、また時間的にも瞬間で良い。
第３図は第３の工程を示し、上記第１の半導体層
（41）上に、水素化微結晶半導体からなる同導電型、例
えばｐ型の第２の半導体層（42）が成膜される。斯かる
第２の半導体層（42）の成膜工程で注目すべきは、当該
第２の半導体層（42）の形成に先立ち、基板の導電性表
面となる受光面電極（２）上に非晶質半導体層（３）を
形成した後に当該非晶質半導体層（３）をアニーリング
により結晶化し、そしてこの結晶化処理が施されてなる
第１の半導体層（41）上に水素化微結晶半導体からなる
第２の半導体層（42）を形成している点である。従っ
て、第２の半導体層（42）をグロー放電を用いてμｃ−
SiC:Hにより構成するに際し、上記第１の半導体層
（41）が成膜当初結晶核的な役目を果すことから、成膜
当初から微結晶状態となる。その結果、第２の半導体層
（42）として高価な製造装置を用いたECR放電によらず
例えば膜厚が約50〜200Åと肉薄で且つワイドバンドギ
ャップなμｃ−SiC:Hを光入射側の不純物層として用い
ることができる。斯るグロー放電による成膜の非晶質半
導体層（３）のａ−SiC:Hの成膜と異なるところは、基
板（１）の温度を約150℃と若干低温とし、SiH4に対しH
2を50倍導入して高水素濃度とすると共に、13.56MHzのR
Fパワーとして100Wの高出力を供給した点であり、他の
使用ガス、ガス圧力等は同一である。
（41）上に、水素化微結晶半導体からなる同導電型、例
えばｐ型の第２の半導体層（42）が成膜される。斯かる
第２の半導体層（42）の成膜工程で注目すべきは、当該
第２の半導体層（42）の形成に先立ち、基板の導電性表
面となる受光面電極（２）上に非晶質半導体層（３）を
形成した後に当該非晶質半導体層（３）をアニーリング
により結晶化し、そしてこの結晶化処理が施されてなる
第１の半導体層（41）上に水素化微結晶半導体からなる
第２の半導体層（42）を形成している点である。従っ
て、第２の半導体層（42）をグロー放電を用いてμｃ−
SiC:Hにより構成するに際し、上記第１の半導体層
（41）が成膜当初結晶核的な役目を果すことから、成膜
当初から微結晶状態となる。その結果、第２の半導体層
（42）として高価な製造装置を用いたECR放電によらず
例えば膜厚が約50〜200Åと肉薄で且つワイドバンドギ
ャップなμｃ−SiC:Hを光入射側の不純物層として用い
ることができる。斯るグロー放電による成膜の非晶質半
導体層（３）のａ−SiC:Hの成膜と異なるところは、基
板（１）の温度を約150℃と若干低温とし、SiH4に対しH
2を50倍導入して高水素濃度とすると共に、13.56MHzのR
Fパワーとして100Wの高出力を供給した点であり、他の
使用ガス、ガス圧力等は同一である。
第４図は第４の工程を示し、上記水素化微結晶半導体
からなる第２の半導体層（42）と接して発電に寄与する
半導体接合を形成すべく、当該第２の半導体層（42）と
異種導電型である例えばｉ型（真性）のａ−Si:Hからな
る第３の半導体層（43）が成膜される。斯る第３の半導
体層（43）はガス圧0.3TorrのSiH4を原料ガスとする13.
56MHz、出力パワー20Wの高周波（RF）によるグロー放電
を利用したプラズマCVD法により膜厚約2000〜7000Å形
成される。
からなる第２の半導体層（42）と接して発電に寄与する
半導体接合を形成すべく、当該第２の半導体層（42）と
異種導電型である例えばｉ型（真性）のａ−Si:Hからな
る第３の半導体層（43）が成膜される。斯る第３の半導
体層（43）はガス圧0.3TorrのSiH4を原料ガスとする13.
56MHz、出力パワー20Wの高周波（RF）によるグロー放電
を利用したプラズマCVD法により膜厚約2000〜7000Å形
成される。
第５図は第５の工程を示し、上記ｉ型の第３の半導体
層（43）と接してｎ型のａ−Si:Hからなる第４の半導体
層（44）が成膜される。斯る第４の半導体層（44）は主
原料ガスとしてSiH4が使用され、当該SiH4ガスにｎ型決
定不純物であるＰを含むPH3ガスが２％ドープされ原料
ガスにより上記第３の半導体層（43）と同じ13.56MHzの
RFグロー放電を利用したプラズマCVD法によって膜厚約3
00〜500Å成膜される。
層（43）と接してｎ型のａ−Si:Hからなる第４の半導体
層（44）が成膜される。斯る第４の半導体層（44）は主
原料ガスとしてSiH4が使用され、当該SiH4ガスにｎ型決
定不純物であるＰを含むPH3ガスが２％ドープされ原料
ガスにより上記第３の半導体層（43）と同じ13.56MHzの
RFグロー放電を利用したプラズマCVD法によって膜厚約3
00〜500Å成膜される。
第６図は第６の工程を示し、上記第４の半導体層
（44）と接してオーミック性触する金属、或いはTCO/金
属の積層体等からなる背面電極（５）が蒸着、スパッタ
等の方法によって形成され、TCO/pin/金属（TCO/金属）
の基本構造を持つ光起電力装置が完成する。斯る装置
は、AM−１、100mW/cm2の照射条件で10.7％の光電変換
効率を示した。この値は後述する従来装置の値を上回っ
ていた。
（44）と接してオーミック性触する金属、或いはTCO/金
属の積層体等からなる背面電極（５）が蒸着、スパッタ
等の方法によって形成され、TCO/pin/金属（TCO/金属）
の基本構造を持つ光起電力装置が完成する。斯る装置
は、AM−１、100mW/cm2の照射条件で10.7％の光電変換
効率を示した。この値は後述する従来装置の値を上回っ
ていた。
尚、第４の半導体層（44）の存在は上記背面電極
（５）と半導体膜（４）とのオーミック接触を可能なら
しめるものであり、背面電極（５）が第３の半導体層
（43）と直接接触して良好にオーミック接触する例えば
マグネシウムから形成される場合には省略可能である。
（５）と半導体膜（４）とのオーミック接触を可能なら
しめるものであり、背面電極（５）が第３の半導体層
（43）と直接接触して良好にオーミック接触する例えば
マグネシウムから形成される場合には省略可能である。
更に、第１の工程乃至第５の工程を第７図に示す如
く、第１のプラズマ室（11）、アニーリング室（12）第
２のプラズマ室（13）、第３のプラズマ室（14）、第４
のプラズマ室（15）及び基板（１）の製造装置への導入
を行なう仕込み室（10）、成膜後の基板（１）の取り出
しを行なう取出し室（16）を連続的に配置した所謂イン
・ライン型の製造装置を用いて施すこともできる。
く、第１のプラズマ室（11）、アニーリング室（12）第
２のプラズマ室（13）、第３のプラズマ室（14）、第４
のプラズマ室（15）及び基板（１）の製造装置への導入
を行なう仕込み室（10）、成膜後の基板（１）の取り出
しを行なう取出し室（16）を連続的に配置した所謂イン
・ライン型の製造装置を用いて施すこともできる。
（第２実施例） 第１実施例において結晶化処理されるａ−SiC:Hから
なる非晶質半導体層（３）はプラズマCVD法により成膜
される際、その原料ガス中に水素を含んでいる。そのた
めに成膜時、その下地層であるTCOの受光面電極（２）
から酸素が引き抜かれたり、またSnO2やITOからなる場
合にはスズも還元作用により引き抜かれ、それが成膜中
のａ−SiC:Hに混入してしまう。斯る酸素やスズの混入
は第２の工程である結晶化処理に対し少なからず悪影響
を及ぼすことが予想される。
なる非晶質半導体層（３）はプラズマCVD法により成膜
される際、その原料ガス中に水素を含んでいる。そのた
めに成膜時、その下地層であるTCOの受光面電極（２）
から酸素が引き抜かれたり、またSnO2やITOからなる場
合にはスズも還元作用により引き抜かれ、それが成膜中
のａ−SiC:Hに混入してしまう。斯る酸素やスズの混入
は第２の工程である結晶化処理に対し少なからず悪影響
を及ぼすことが予想される。
従って、第２実施例では水素を含まないａ−SiCをス
パッタリングにより成膜する。こうすれば非晶質半導体
層（３）中には水素還元による酸素やスズの混入が阻止
され、良好な結晶化処理が施される。
パッタリングにより成膜する。こうすれば非晶質半導体
層（３）中には水素還元による酸素やスズの混入が阻止
され、良好な結晶化処理が施される。
斯るスパッタリングを用いたイン・ライン製造装置
も、第７図の第１プラズマ室（11）をスパッタリング室
に変更するだけで良い。
も、第７図の第１プラズマ室（11）をスパッタリング室
に変更するだけで良い。
第８図は本実施例により製造された光起電力装置の光
電変換効率と第１半導体層（41）の膜厚との関係をAM−
1,100mW/cm2のソーラシミュレータを用いて測定したも
のをグラフ化したものである。ここではｐ型層（4p）全
体の膜厚、即ち第１半導体層（41）と第２半導体層
（42）の膜厚の和を、現在一般的な150Åとなるように
調整した。即ち、第１半導体層（41）の膜厚がゼロであ
るということは第２半導体層（42）のそれが150Åであ
ることを意味し、一方が50Åのときは他方が100Åであ
る。斯る測定の結果、結晶化処理の施された第１半導体
層（41）の膜厚が10〜100Åの間で、当該第１半導体層
（41）のない従来装置の値（８％）を上回り、特に30〜
70Åで好適な値が得られ、50Åで11.4％の光電変換効率
を示した。
電変換効率と第１半導体層（41）の膜厚との関係をAM−
1,100mW/cm2のソーラシミュレータを用いて測定したも
のをグラフ化したものである。ここではｐ型層（4p）全
体の膜厚、即ち第１半導体層（41）と第２半導体層
（42）の膜厚の和を、現在一般的な150Åとなるように
調整した。即ち、第１半導体層（41）の膜厚がゼロであ
るということは第２半導体層（42）のそれが150Åであ
ることを意味し、一方が50Åのときは他方が100Åであ
る。斯る測定の結果、結晶化処理の施された第１半導体
層（41）の膜厚が10〜100Åの間で、当該第１半導体層
（41）のない従来装置の値（８％）を上回り、特に30〜
70Åで好適な値が得られ、50Åで11.4％の光電変換効率
を示した。
（第３実施例） 上記第１、第２実施例にあっては、結晶化処理される
非晶質半導体層（３）は炭素を含んでいたが、本実施例
ではａ−Siをスパッタリングにより形成した。そして、
他は同一の工程を経て光起電力装置を製造して、AM−1,
100mW/cm2による光電変換効率を測定したところ、10.2
％の値を得た。
非晶質半導体層（３）は炭素を含んでいたが、本実施例
ではａ−Siをスパッタリングにより形成した。そして、
他は同一の工程を経て光起電力装置を製造して、AM−1,
100mW/cm2による光電変換効率を測定したところ、10.2
％の値を得た。
（ト） 発明の効果 本発明製造方法は以上の説明から明らかな如く予め成
膜されていた第１の半導体層が微結晶化を促進する下地
層として作用するので、第２半導体層は高価なECR放電
による製造装置を使用しなくても成膜直後から微結晶化
状態となる結果、光入射側の不純物として要求される薄
膜化とワイドバンドギャップ化を製造コスト安価にて達
成し得る。
膜されていた第１の半導体層が微結晶化を促進する下地
層として作用するので、第２半導体層は高価なECR放電
による製造装置を使用しなくても成膜直後から微結晶化
状態となる結果、光入射側の不純物として要求される薄
膜化とワイドバンドギャップ化を製造コスト安価にて達
成し得る。
第１図〜第６図は本発明製造方法による各工程を終了後
の状態を示す模式的断面図、第７図は本発明製造方法を
実施するイン・ライン型製造装置の模式図、第８図は光
電変換効率と結晶化処理される非晶質半導体層の膜厚と
の関係を示す特性図である。
の状態を示す模式的断面図、第７図は本発明製造方法を
実施するイン・ライン型製造装置の模式図、第８図は光
電変換効率と結晶化処理される非晶質半導体層の膜厚と
の関係を示す特性図である。
Claims (1)
- 【請求項１】光透過を許容する基板の導電性表面に、一
導電型の水素化微結晶半導体層を備えた光起電力装置の
製造方法であって、前記水素化微結晶半導体層の形成に
先立ち、前記基板の導電性表面上に一導電型の非晶質半
導体層を形成した後に当該非晶質半導体層をアニーリン
グにより結晶化することで第１の半導体層を形成し、当
該第１の半導体層上にプラズマCVD法を用いて前記水素
化微結晶半導体層を形成することを特徴とする光起電力
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235815A JP2698115B2 (ja) | 1988-09-20 | 1988-09-20 | 光起電力装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235815A JP2698115B2 (ja) | 1988-09-20 | 1988-09-20 | 光起電力装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282655A JPH0282655A (ja) | 1990-03-23 |
| JP2698115B2 true JP2698115B2 (ja) | 1998-01-19 |
Family
ID=16991668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235815A Expired - Fee Related JP2698115B2 (ja) | 1988-09-20 | 1988-09-20 | 光起電力装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2698115B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299677A (ja) * | 1992-04-24 | 1993-11-12 | Fuji Electric Co Ltd | 太陽電池およびその製造方法 |
| JP4829394B2 (ja) * | 2000-04-05 | 2011-12-07 | Ｔｄｋ株式会社 | 光起電力素子の製造方法 |
| JP4730678B2 (ja) * | 2000-04-05 | 2011-07-20 | Ｔｄｋ株式会社 | 光起電力素子の製造方法 |
| US9577137B2 (en) | 2007-01-25 | 2017-02-21 | Au Optronics Corporation | Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel |
| TWI462307B (zh) * | 2008-09-02 | 2014-11-21 | Au Optronics Corp | 具備多重能隙的矽奈米晶體光電池及其在一低溫多晶矽薄膜電晶體面板內之應用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620147B2 (ja) * | 1984-05-11 | 1994-03-16 | 三洋電機株式会社 | 光起電力装置 |
-
1988
- 1988-09-20 JP JP63235815A patent/JP2698115B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0282655A (ja) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gordon et al. | 8% Efficient thin‐film polycrystalline‐silicon solar cells based on aluminum‐induced crystallization and thermal CVD | |
| US7560750B2 (en) | Solar cell device | |
| JP2719230B2 (ja) | 光起電力素子 | |
| Schropp et al. | Amorphous silicon, microcrystalline silicon, and thin-film polycrystalline silicon solar cells | |
| JPH05243596A (ja) | 積層型太陽電池の製造方法 | |
| US6815788B2 (en) | Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device | |
| Yamamoto et al. | Thin-film polycrystalline Si solar cell on glass substrate fabricated by a novel low temperature process | |
| US5456764A (en) | Solar cell and a method for the manufacture thereof | |
| US20100229934A1 (en) | Solar cell and method for the same | |
| US5085711A (en) | Photovoltaic device | |
| JP2002009312A (ja) | 非単結晶薄膜太陽電池の製造方法 | |
| JP2698115B2 (ja) | 光起電力装置の製造方法 | |
| JPH0864851A (ja) | 光起電力素子及びその製造方法 | |
| JP2001250968A (ja) | 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法 | |
| JP4443274B2 (ja) | 光電変換装置 | |
| JPH0122991B2 (ja) | ||
| JPS62209871A (ja) | 光起電力装置の製造方法 | |
| JPS6132416A (ja) | 半導体装置の製造方法 | |
| Aberle | Progress in evaporated crystalline silicon thin-film solar cells on glass | |
| JP2958491B2 (ja) | 光電変換装置の製造方法 | |
| JPH0927630A (ja) | 光起電力素子及びその製造方法 | |
| JPH0685291A (ja) | 半導体装置およびその製造法 | |
| JP2004146735A (ja) | シリコン光起電力素子及びその製造方法 | |
| JP2810495B2 (ja) | 光起電力素子 | |
| JP2752129B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |