JPH09106263A

JPH09106263A - ディジタルディスプレイ装置と外部回路とのインタフェース

Info

Publication number: JPH09106263A
Application number: JP28662695A
Authority: JP
Inventors: Toru Aida; 徹相田; Masamichi Nakajima; 正道中島; Asao Kosakai; 朝郎小坂井; Junichi Onodera; 純一小野寺; Masayuki Kobayashi; 正幸小林; Seiji Matsunaga; 誠司松永; Noriaki Ishikawa; 法明石川; Isato Denda; 勇人傳田
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1995-10-06
Filing date: 1995-10-06
Publication date: 1997-04-22

Abstract

(57)【要約】【課題】ＰＤＰ１２と映像処理回路１０とのインタフ
ェースにおいて、ＰＤＰ１２と映像処理回路１０との配
置の自由度を大きくするとともに、インタフェースに必
要な信号線の本数を少なくすること。【解決手段】映像処理回路１０の出力側に、伝送タイ
ミング調整用の第１、第２フレームメモリ１４、１６及
び第１コントローラ１８と、並列直列変換器２０と、発
光素子２２、２６、２８とを設け、ＰＤＰ１２の入力側
に、受光素子３４、３８、４０と、直列並列変換器３６
と、伝送タイミング調整用の第３、第４フレームメモリ
４２、４４及び第２コントローラ４６とを設け、発光素
子２２、２６、２８と受光素子３４、３８、４０を光フ
ァイバケーブル２４、３０、３２で接続する。インピー
ダンスの無い光ファイバケーブル２４、３０、３２で信
号を直列伝送することができ、インタフェースに要する
信号線を少なくできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＤＰ（プラズマ
ディスプレイパネル）やＬＣＤＰ（液晶ディスプレイパ
ネル）等のディジタルディスプレイ装置と、映像処理回
路のような外部回路とを接続するためのインタフェース
に関するものである。

【０００２】

【従来の技術】従来、この種のインタフェースは、ツイ
ストペアケーブルを用いて、外部回路（例えば、映像処
理回路）の出力信号（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ
（青）信号、同期信号及びクロック信号からなる映像デ
ータ）を並列形式でディジタルディスプレイ装置（例え
ばＰＤＰ）へ伝送していた。

【０００３】

【発明が解決しようとする課題】しかしながら、ツイス
トペアケーブルには無視できないインピーダンスがあ
り、ツイストペアケーブルの長さを５０ｃｍ以内に制限
する必要があるので、ディジタルディスプレイ装置と外
部回路との配置の自由度が小さいという問題点があっ
た。

【０００４】さらに、ツイストペアケーブルを用いて外
部回路の出力信号を並列形式で伝送していたので、必要
とする信号線の数が多くなるという問題点があった。例
えば、伝送するＲ、Ｇ、Ｂ信号を５ビットとするとデー
タラインが１５本（５×３）、同期信号とクロック信号
のラインが４本必要となり、これらをツイストペア線で
送るので３８本（（５×３＋４）×２）の信号線が最低
必要になるという問題点があった。

【０００５】本発明は、上述の問題点に鑑みなされたも
ので、ディジタルディスプレイ装置と外部回路との配置
の自由度を大きくすることができるとともに、必要とす
る信号線の本数を少なくすることのできる、ディジタル
ディスプレイ装置と外部回路とのインタフェースを提供
することを目的とするものである。

【０００６】

【課題を解決するための手段】請求項１の発明は、外部
回路の出力信号を並列形式から直列形式に変換する並列
直列変換器と、この並列直列変換器で変換された信号を
光信号に変換する発光素子と、この発光素子で変換され
た光信号を伝送する光ファイバケーブルと、この光ファ
イバケーブルで伝送された光信号を電気信号に変換する
受光素子と、この受光素子で変換された電気信号を直列
形式から並列形式に変換してディジタルディスプレイ装
置へ伝送する直列並列変換器とを具備する。

【０００７】外部回路の出力信号（例えば、映像デー
タ）は、並列直列変換器で並列形式から直列形式に変換
され、発光素子で光信号に変換された後、インピーダン
スの無い光ファイバケーブルによってディジタルディス
プレイ装置側へ伝送される。ディジタルディスプレイ装
置側では、受光素子で電気信号に変換され、直列並列変
換器で並列形式に変換された後、ディジタルディスプレ
イ装置によって画像が表示される。

【０００８】請求項２の発明は、請求項１の発明におい
て、外部回路は、Ｒ、Ｇ、Ｂ信号、同期信号及びクロッ
ク信号を出力する映像処理回路からなり、ディジタルデ
ィスプレイ装置はプラズマディスプレイ装置からなり、
直列結合された第１、第２フレームメモリと、この第
１、第２フレームメモリを制御する第１コントローラ
と、直列結合された第３、第４フレームメモリと、この
第３、第４フレームメモリを制御する第２コントローラ
とを具備してなり、第１コントローラによる制御は、映
像処理回路の出力したＲ、Ｇ、Ｂ信号の１フレーム分を
複数フレームに１回の割合で第１フレームメモリに書き
込む制御と、第１フレームメモリから読み出した信号を
第２フレームメモリに転送、記憶する制御と、複数フレ
ームの期間で第２フレームメモリから１フレーム分の
Ｒ、Ｇ、Ｂ信号を読み出して並列直列変換器へ転送する
制御とからなり、第２コントローラによる制御は、直列
並列変換器から出力したＲ、Ｇ、Ｂ信号を第３フレーム
メモリに書き込む制御と、第３フレームメモリから読み
出した信号を第４フレームメモリに転送、記憶する制御
と、複数フレームの間第４フレームメモリから同じ１フ
レーム分のＲ、Ｇ、Ｂ信号を読み出してプラズマディス
プレイ装置へ転送する制御とからなる。

【０００９】映像処理回路の出力したＲ、Ｇ、Ｂ信号の
１フレーム分は、複数フレーム（例えば１５フレーム）
に１回の割合で第１フレームメモリに書き込まれ、つい
で第１フレームメモリから読み出されて第２フレームメ
モリに記憶され、ついで第２フレームメモリから読み出
され、並列直列変換器で並列形式から直列形式に変換さ
れ、発光素子で光信号に変換された後、インピーダンス
の無い光ファイバケーブルによってプラズマディスプレ
イ装置側へ伝送される。プラズマディスプレイ装置側で
は、受光素子で電気信号に変換された１フレーム分の
Ｒ、Ｇ、Ｂ信号は、直列並列変換器で並列形式に変換さ
れた後、第３フレームメモリに書き込まれ、ついで第３
フレームメモリから読み出されて第４フレームメモリに
記憶される。ついで、複数フレームの間、第４フレーム
メモリから読み出された同じ１フレーム分のＲ、Ｇ、Ｂ
信号がプラズマディスプレイ装置へ転送され、画像が表
示される。

【００１０】請求項３の発明は、請求項１の発明におい
て、外部回路は、Ｒ、Ｇ、Ｂ信号、同期信号及びクロッ
ク信号を出力する映像処理回路からなり、ディジタルデ
ィスプレイ装置はプラズマディスプレイ装置からなり、
並列結合された第１、第２フレームメモリと、この第
１、第２フレームメモリを制御する第１コントローラ
と、並列結合された第３、第４フレームメモリと、この
第３、第４フレームメモリを制御する第２コントローラ
とを具備してなり、第１コントローラによる制御は、映
像処理回路の出力したＲ、Ｇ、Ｂ信号の１フレーム分を
複数フレームに１回の割合で第１フレームメモリと第２
フレームメモリの一方のフレームメモリに書き込むとと
もに、複数フレームの期間で他方のフレームメモリから
１フレーム分のＲ、Ｇ、Ｂ信号を読み出して並列直列変
換器へ転送する制御と、書き込みと転送を第１、第２フ
レームメモリで交互に行う制御とからなり、第２コント
ローラによる制御は、直列並列変換器から出力したＲ、
Ｇ、Ｂ信号を第３フレームメモリと第４フレームメモリ
の一方のフレームメモリに書き込むとともに、複数フレ
ームの間他方のフレームメモリから同じ１フレーム分の
Ｒ、Ｇ、Ｂ信号を読み出してプラズマディスプレイ装置
へ転送する制御と、書き込みと転送を第３、第４フレー
ムメモリで交互に行う制御とからなる。

【００１１】映像処理回路の出力したＲ、Ｇ、Ｂ信号の
１フレーム分は、複数フレームに１回の割合で第１、第
２フレームメモリの一方のフレームメモリに書き込まれ
る。この書き込まれているときは、第１、第２フレーム
メモリの他方のフレームメモリからＲ、Ｇ、Ｂ信号の１
フレーム分が読み出され、並列直列変換器で直列形式に
変換され、発光素子で光信号に変換された後、インピー
ダンスの無い光ファイバケーブルによってプラズマディ
スプレイ装置側へ伝送される。プラズマディスプレイ装
置側では、受光素子で電気信号に変換されたＲ、Ｇ、Ｂ
信号の１フレーム分は、直列並列変換器で並列形式に変
換された後、第３、第４フレームメモリの一方のフレー
ムメモリに書き込まれる。この書き込まれているときに
は、第３、第４フレームメモリの他方のフレームメモリ
から１フレーム分のＲ、Ｇ、Ｂ信号が読み出されてプラ
ズマディスプレイ装置へ転送され、画像が表示される。

【００１２】請求項４の発明は、請求項２又は３の発明
において、並列直列変換器は映像処理回路から出力した
Ｒ、Ｇ、Ｂ信号及び同期信号を並列形式から直列形式に
変換してなり、直列並列変換器はＲ、Ｇ、Ｂ信号及び同
期信号を直列形式から並列形式に変換してなる。

【００１３】映像処理回路から出力したＲ、Ｇ、Ｂ信号
は、第１、第２フレームメモリの一方のフレームメモリ
に書き込まれ、他方のフレームメモリから読み出され、
並列直列変換器で直列形式に変換される。同時に映像処
理回路から出力した同期信号は並列直列変換器で直列形
式に変換される。この並列直列変換器で直列形式に変換
されたＲ、Ｇ、Ｂ信号及び同期信号は、発光素子で光信
号に変換された後、インピーダンスの無い光ファイバケ
ーブルによってプラズマディスプレイ装置側へ伝送され
る。プラズマディスプレイ装置側では、受光素子で電気
信号に変換されたＲ、Ｇ、Ｂ信号の１フレーム分は、直
列並列変換器で並列形式に変換された後、第３、第４フ
レームメモリの一方のフレームメモリに書き込まれ、他
方のフレームメモリから読み出され、プラズマディスプ
レイ装置に伝送される。同時に直列並列変換器で並列形
式に変換された同期信号もプラズマディスプレイ装置に
伝送される。このため、プラズマディスプレイ装置は対
応した画像を表示する。

【００１４】

【発明の実施の形態】以下、本発明の実施形態の一例を
図１を用いて説明する。図１において、１０は外部回路
の一例としての映像処理回路で、この映像処理回路１０
は、システムのクロック周波数Ｆ１（例えば３０ＭＨ
ｚ）で映像信号処理をして５ビットのＲ、Ｇ、Ｂ信号、
同期信号ＳＹＮ及びクロック信号ＣＫ（例えば周波数Ｆ
１）を出力するように構成されている。１２はディジタ
ルディスプレイ装置の一例としてのＰＤＰで、このＰＤ
Ｐ１２と前記映像処理回路１０とを接続するインタフェ
ースは以下のように構成されている。

【００１５】１４、１６は直列結合された第１、第２フ
レームメモリ、１８は第１コントローラ、２０は並列直
列変換器（パラレル・シリアル変換器）である。前記第
１コントローラ１８は、前記映像処理回路１０から出力
するＲ、Ｇ、Ｂ信号、同期信号ＳＹＮ、クロック信号Ｃ
Ｋの１つ又は２つ以上を検知し、これを指令信号として
内蔵プログラムを実行し、次ぎのような制御を行う。

【００１６】すなわち、前記第１コントローラ１８は、
前記映像処理回路１０の出力したＲ、Ｇ、Ｂ信号の１フ
レーム分を１５フレームに１回の割合で前記第１フレー
ムメモリ１４に書き込む制御と、この第１フレームメモ
リ１４から読み出したＲ、Ｇ、Ｂ信号を前記第２フレー
ムメモリ１６に転送、記憶する制御と、１５フレームの
期間で前記第２フレームメモリ１６から１フレーム分の
Ｒ、Ｇ、Ｂ信号を読み出して前記並列直列変換器２０へ
転送する制御とを行う。

【００１７】前記並列直列変換器２０は、前記第２フレ
ームメモリ１６から転送されてきたＲ、Ｇ、Ｂ信号を、
１５ビットの並列形式（パラレル形式）から１ビットの
直列形式（シリアル形式）に変換して、発光素子２２に
出力するように構成されている。前記発光素子２２は、
前記並列直列変換器２０から出力した信号を光信号に変
換して光ファイバケーブル２４の一側端に供給するよう
に構成されている。前記発光素子２２の電気信号を光信
号に変換する変換速度は、前記映像処理回路１０のクロ
ック周波数Ｆ１に対応して選択される。例えば、発光素
子２２の動作周波数Ｆ２は、クロック周波数Ｆ１に等し
く設定される（Ｆ２＝Ｆ１＝３０ＭＨｚ）。

【００１８】２６、２８は発光素子で、一方の発光素子
２６は、前記映像処理回路１０から出力した同期信号Ｓ
ＹＮを、前記発光素子２２と同じ変換速度で光信号に変
換し、光ファイバケーブル３０の一側端に供給するよう
に構成されている。他方の発光素子２８は、前記映像処
理回路１０から出力したクロック信号ＣＫを、前記発光
素子２２と同じ変換速度で光信号に変換し、光ファイバ
ケーブル３２の一側端に供給するように構成されてい
る。

【００１９】前記光ファイバケーブル２４の他側端には
受光素子３４が結合し、この受光素子３４は、前記光フ
ァイバケーブル２４で伝送された光信号を、前記発光素
子２２の変換速度と同じ変換速度で電気信号に変換し、
直列並列変換器（直列並列変換器）３６に出力するよう
に構成されている。この直列並列変換器３６は、前記受
光素子３４の光電変換で得られた電気信号を１ビットの
直列形式から１５ビットの並列形式に変換し、Ｒ、Ｇ、
Ｂ信号として出力するように構成されている。

【００２０】前記光ファイバケーブル３０、３２のそれ
ぞれの他側端には受光素子３８、４０が結合し、この受
光素子３８、４０は、前記光ファイバケーブル３０、３
２で伝送された光信号を前記発光素子２６、２８の変換
速度と同じ変換速度で電気信号に変換し、前記ＰＤＰ１
２に出力するように構成されている。

【００２１】４２、４４は直列結合された第３、第４フ
レームメモリ、４６は第２コントローラで、この第２コ
ントローラ４６は、前記直列並列変換器３６から出力し
たＲ、Ｇ、Ｂ信号、前記受光素子３８、４０から出力し
た同期信号ＳＹＮ、クロック信号ＣＫの１つ又は２つ以
上を検知し、これを指令信号として内蔵プログラムを実
行し、次ぎのような制御を行う。

【００２２】すなわち、前記第２コントローラ４６は、
前記直列並列変換器３６から出力したＲ、Ｇ、Ｂ信号を
前記第３フレームメモリ４２に書き込む制御と、この第
３フレームメモリ４２から読み出したＲ、Ｇ、Ｂ信号を
前記第４フレームメモリ４４に転送、記憶する制御と、
１５フレームの間前記第４フレームメモリ４４から同じ
１フレーム分のＲ、Ｇ、Ｂ信号を読み出して前記ＰＤＰ
１２へ転送する制御とを行う。

【００２３】つぎに、前記図１に示した実施形態例の作
用を説明する。（イ）第１に映像処理回路１０側の作用について説明す
る。第１コントローラ１８の制御によって、映像処理回
路１０の出力したＲ、Ｇ、Ｂ信号の１フレーム分が、１
５フレームに１回の割合で第１フレームメモリ１４に書
き込まれ、ついで次段の第２フレームメモリ１６に転送
される。ついで１５フレームの期間で第２フレームメモ
リ１６から１フレーム分のＲ、Ｇ、Ｂ信号が読み出さ
れ、並列直列変換器２０に転送される。

【００２４】この転送されてきたＲ、Ｇ、Ｂ信号は、並
列直列変換器２０によって１５ビットの並列形式から１
ビットの直列形式に変換され、発光素子２２によって光
信号に変換され、光ファイバケーブル２４によってＰＤ
Ｐ１２側へ伝送される。また、発光素子２６、２８によ
って、映像処理回路１０から出力した同期信号ＳＹＮ、
クロック信号ＣＫが光信号に変換され、光ファイバケー
ブル３０、３２によってＰＤＰ１２側へ伝送される。

【００２５】（ロ）第２にＰＤＰ１２側の作用について
説明する。受光素子３４によって、光ファイバケーブル
２４で転送されてきた光信号がＲ、Ｇ、Ｂ信号（電気信
号）に変換され、このＲ、Ｇ、Ｂ信号は、直列並列変換
器３６で１ビットの直列形式から１５ビットの並列形式
に変換された後、第３フレームメモリ４２に書き込ま
れ、ついで次段の第４フレームメモリに転送される。つ
いで１５フレームの間第４フレームメモリから同じ１フ
レーム分のＲ、Ｇ、Ｂ信号が読み出され、ＰＤＰ１２に
転送される。

【００２６】さらに、光ファイバケーブル３０、３２で
転送されてきた光信号は、受光素子３８、４０によって
同期信号ＳＹＮ、クロック信号ＣＫ（ともに電気信号）
に変換され、ＰＤＰ１２に転送される。このため、ＰＤ
Ｐ１２によってＲ、Ｇ、Ｂ信号に対応した画像が表示さ
れる。

【００２７】前記実施形態例では、映像処理回路の出力
するＲ、Ｇ、Ｂ信号のそれぞれを５ビットとし、発光素
子と受光素子の変換速度を表わす動作周波数Ｆ２を映像
処理回路のクロック周波数Ｆ１と等しくして、Ｒ、Ｇ、
Ｂ信号の１フレーム分を１５フレームに１回の割合で第
１フレームメモリに書き込み、１５フレームの期間で１
フレーム分のＲ、Ｇ、Ｂ信号を第２フレームメモリから
並列直列変換器へ転送するようにしたが、本発明はこれ
に限るものではない。

【００２８】例えば、映像処理回路の出力するＲ、Ｇ、
Ｂ信号のそれぞれをｎビット（ｎは２以上の整数）と
し、動作周波数Ｆ２をクロック周波数Ｆ１のｍ分の１
（ｍは正の整数）として、Ｒ、Ｇ、Ｂ信号の１フレーム
分を３ｍｎフレームに１回の割合で第１フレームメモリ
に書き込み、３ｍｎフレームの期間で１フレーム分の
Ｒ、Ｇ、Ｂ信号を第２フレームメモリから並列直列変換
器へ転送するようにしてもよい。具体的には、ｍ＝２、
ｎ＝５として、Ｒ、Ｇ、Ｂ信号の１フレーム分を３０フ
レームに１回の割合で第１フレームメモリに書き込み、
３０フレームの期間で１フレーム分のＲ、Ｇ、Ｂ信号を
第２フレームメモリから並列直列変換器へ転送するよう
にしてもよい。

【００２９】前記実施形態例では、第１、第２フレーム
メモリを直列に結合するとともに、第３、第４フレーム
メモリを直列に結合するようにしたが、本発明はこれに
限るものではなく、図２に示すように、第１、第２フレ
ームメモリ１４ａ、１６ａを並列に結合するとともに、
第３、第４フレームメモリ４２ａ、４４ａを並列に結合
するようにしてもよい。

【００３０】すなわち、図２に示すように、第１、第２
フレームメモリ１４ａ、１６ａを制御する第１コントロ
ーラ１８ａと、第３、第４フレームメモリ４２ａ、４４
ａを制御する第２コントローラ４６ａとを設け、この第
１コントローラ１８ａによって、映像処理回路１０の出
力したＲ、Ｇ、Ｂ信号の１フレーム分を１５フレームに
１回の割合で第１、第２フレームメモリ１４ａ、１６ａ
の一方のフレームメモリ（例えば１４ａ）に書き込むと
ともに、複数フレームの期間で１フレーム分のＲ、Ｇ、
Ｂ信号を他方のフレームメモリ（例えば１６ａ）から読
み出して並列直列変換器２０へ転送する制御と、この書
き込みと転送を第１、第２フレームメモリ１４ａ、１６
ａで交互に行う制御とを行う。

【００３１】さらに、第２コントローラ４６ａによっ
て、直列並列変換器３６から出力したＲ、Ｇ、Ｂ信号を
第３、第４フレームメモリ４２ａ、４４ａの一方のフレ
ームメモリ（例えば４２ａ）に書き込むとともに、１５
フレームの間、同じ１フレーム分のＲ、Ｇ、Ｂ信号を他
方のフレームメモリ（例えば４４ａ）から読み出してＰ
ＤＰ１２へ転送する制御と、この書き込みと転送を第
３、第４フレームメモリ４２ａ、４４ａで交互に行う制
御とを行う。その他の構成及び作用は図１と同様なので
省略する。

【００３２】前記実施形態例では、映像処理回路の出力
した同期信号ＳＹＮを発光素子で光信号に変換し、光フ
ァイバケーブルでＰＤＰ側に伝送し、受光素子によって
光信号を電気信号に変換してＰＤＰへ伝送するようにし
たが、本発明はこれに限るものでなく、図３に示すよう
に構成して、これらの発光素子、光ファイバケーブル及
び受光素子を省略するようにしてもよい。

【００３３】すなわち、図３に示すように、映像処理回
路１０の出力した３ビットの同期信号ＳＹＮを直列並列
変換器２０ａの入力側に供給し、この直列並列変換器２
０ａによって、１８ビットの並列データ（それぞれが５
ビットのＲ、Ｇ、Ｂ信号と３ビットの同期信号ＳＹＮ）
を１ビットの直列データに変換する。さらに、ＰＤＰ１
２側の直列並列変換器３６ａによって、１ビットの直列
データを１８ビットの並列データ（それぞれが５ビット
のＲ、Ｇ、Ｂ信号と３ビットの同期信号ＳＹＮ）に変換
し、そのうちの３ビットの同期信号ＳＹＮを直接ＰＤＰ
１２に供給する。その他の構成及び作用は図１と同様な
ので省略する。

【００３４】前記実施形態例では、発光素子と受光素子
の変換速度を表わす動作周波数Ｆ２を映像処理回路のク
ロック周波数Ｆ１と等しいか、複数分の１とし、映像処
理回路側に第１、第２フレームメモリ及び第１コントロ
ーラを設け、ＰＤＰ側に第３、第４フレームメモリ及び
第２コントローラを設けるようにしたが、本発明はこれ
に限るものでなく、この動作周波数Ｆ２をクロック周波
数Ｆ１の所定倍とするなどして、第１〜第４フレームメ
モリ及び第１、第２コントローラを省略した場合につい
ても利用できる。

【００３５】前記実施形態例では、ディジタルディスプ
レイ装置がＰＤＰの場合について説明したが、本発明は
これに限るものでなく、ＰＤＰ以外のディジタルディス
プレイ装置（例えば、ＬＣＤＰ）の場合についても利用
できる。

【００３６】

【発明の効果】請求項１の発明によるディジタルディス
プレイ装置と外部回路とのインタフェースは、並列直列
変換器、発光素子、光ファイバケーブル、受光素子、こ
の受光素子で変換された電気信号を直列形式から並列形
式に変換してディジタルディスプレイ装置へ伝送する直
列並列変換器とを具備し、ディジタルディスプレイ装置
と外部回路とをインピーダンスの無い光ファイバケーブ
ルで接続し、外部回路の出力信号を直列形式でディジタ
ルディスプレイ装置へ伝送するようにしたので、ディジ
タルディスプレイ装置と外部回路との配置の自由度を大
きくすることができるとともに、必要とする信号線の本
数を少なくすることのできる。

【００３７】請求項２及び３の発明は、請求項１の発明
において、外部回路を映像処理回路とし、ディジタルデ
ィスプレイ装置をＰＤＰとし、映像処理回路側に第１、
第２フレームメモリ及び第１コントローラを設け、ＰＤ
Ｐ側に第３、第４フレームメモリ及び第２コントローラ
を設けるようにしたので、発光素子と受光素子の動作周
波数Ｆ２を映像処理回路のクロック周波数Ｆ１と等しい
か複数分の１にすることができ、安価な汎用の発光素子
と受光素子を使用することができる。

【００３８】請求項４の発明は、請求項２または３の発
明において、並列直列変換器によって映像処理回路から
出力したＲ、Ｇ、Ｂ信号及び同期信号を並列形式から直
列形式に変換し、直列並列変換器によってＲ、Ｇ、Ｂ信
号及び同期信号を直列形式から並列形式に変換するよう
にしたので、同期信号を映像処理回路からＰＤＰへ伝送
するための発光素子、光ファイバケーブル及び受光素子
を省略することができ、その分、回路構成を簡単にする
ことができる。

【図面の簡単な説明】

【図１】本発明によるディジタルディスプレイ装置と外
部回路とのインタフェースの第１の実施形態例を示すブ
ロック図である。

【図２】本発明によるディジタルディスプレイ装置と外
部回路とのインタフェースの第２の実施形態例を示すブ
ロック図である。

【図３】本発明によるディジタルディスプレイ装置と外
部回路とのインタフェースの第３の実施形態例を示すブ
ロック図である。

【符号の説明】

１０…映像処理回路（外部回路の一例）、１２…ＰＤＰ
（ディジタルディスプレイ装置の一例）、１４、１４ａ
…第１フレームメモリ、１６、１６ａ…第２フレーム
メモリ、１８、１８ａ…第１コントローラ、２０、２
０ａ…並列直列変換器、２２、２６、２８…発光素子、
２４、３０、３２…光ファイバケーブル、３４、３
８、４０…発光素子、３６、３６ａ…直列並列変換
器、４２、４２ａ…第３フレームメモリ、４４、４４
ａ…第４フレームメモリ、４６、４６ａ…第２コントロ
ーラ、ＣＫ…Ｙ座標設定部、Ｒ、Ｇ、Ｂ…映像信号を
形成する色信号、ＳＹＮ…同期信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者小野寺純一神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (72)発明者小林正幸神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (72)発明者松永誠司神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (72)発明者石川法明神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内 (72)発明者傳田勇人神奈川県川崎市高津区末長1116番地株式会社富士通ゼネラル内

Claims

【特許請求の範囲】

【請求項１】外部回路の出力信号を並列形式から直列形
式に変換する並列直列変換器と、この並列直列変換器で
変換された信号を光信号に変換する発光素子と、この発
光素子で変換された光信号を伝送する光ファイバケーブ
ルと、この光ファイバケーブルで伝送された光信号を電
気信号に変換する受光素子と、この受光素子で変換され
た電気信号を直列形式から並列形式に変換してディジタ
ルディスプレイ装置へ伝送する直列並列変換器とを具備
してなることを特徴とするディジタルディスプレイ装置
と外部回路とのインタフェース。
【請求項２】外部回路は、Ｒ、Ｇ、Ｂ信号、同期信号及
びクロック信号を出力する映像処理回路からなり、ディ
ジタルディスプレイ装置はプラズマディスプレイ装置か
らなり、直列結合された第１、第２フレームメモリと、
この第１、第２フレームメモリを制御する第１コントロ
ーラと、直列結合された第３、第４フレームメモリと、
この第３、第４フレームメモリを制御する第２コントロ
ーラとを具備してなり、前記第１コントローラによる制
御は、前記映像処理回路の出力したＲ、Ｇ、Ｂ信号の１
フレーム分を複数フレームに１回の割合で前記第１フレ
ームメモリに書き込む制御と、前記第１フレームメモリ
から読み出した信号を前記第２フレームメモリに転送、
記憶する制御と、前記複数フレームの期間で前記第２フ
レームメモリから１フレーム分のＲ、Ｇ、Ｂ信号を読み
出して並列直列変換器へ転送する制御とからなり、前記
第２コントローラによる制御は、直列並列変換器から出
力したＲ、Ｇ、Ｂ信号を前記第３フレームメモリに書き
込む制御と、前記第３フレームメモリから読み出した信
号を前記第４フレームメモリに転送、記憶する制御と、
前記複数フレームの間前記第４フレームメモリから同じ
１フレーム分のＲ、Ｇ、Ｂ信号を読み出してプラズマデ
ィスプレイ装置へ転送する制御とからなる請求項１記載
のディジタルディスプレイ装置と外部回路とのインタフ
ェース。
【請求項３】外部回路は、Ｒ、Ｇ、Ｂ信号、同期信号及
びクロック信号を出力する映像処理回路からなり、ディ
ジタルディスプレイ装置はプラズマディスプレイ装置か
らなり、並列結合された第１、第２フレームメモリと、
この第１、第２フレームメモリを制御する第１コントロ
ーラと、並列結合された第３、第４フレームメモリと、
この第３、第４フレームメモリを制御する第２コントロ
ーラとを具備してなり、前記第１コントローラによる制
御は、前記映像処理回路の出力したＲ、Ｇ、Ｂ信号の１
フレーム分を複数フレームに１回の割合で前記第１フレ
ームメモリと第２フレームメモリの一方のフレームメモ
リに書き込むとともに、前記複数フレームの期間で他方
のフレームメモリから１フレーム分のＲ、Ｇ、Ｂ信号を
読み出して並列直列変換器へ転送する制御と、前記書き
込みと転送を前記第１、第２フレームメモリで交互に行
う制御とからなり、前記第２コントローラによる制御
は、直列並列変換器から出力したＲ、Ｇ、Ｂ信号を前記
第３フレームメモリと第４フレームメモリの一方のフレ
ームメモリに書き込むとともに、前記複数フレームの間
他方のフレームメモリから同じ１フレーム分のＲ、Ｇ、
Ｂ信号を読み出してプラズマディスプレイ装置へ転送す
る制御と、前記書き込みと転送を前記第３、第４フレー
ムメモリで交互に行う制御とからなる請求項１記載のデ
ィジタルディスプレイ装置と外部回路とのインタフェー
ス。
【請求項４】並列直列変換器は映像処理回路から出力し
たＲ、Ｇ、Ｂ信号及び同期信号を並列形式から直列形式
に変換してなり、直列並列変換器はＲ、Ｇ、Ｂ信号及び
同期信号を直列形式から並列形式に変換してなる請求項
２または３記載のディジタルディスプレイ装置と外部回
路とのインタフェース。