JPH09102678A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH09102678A JPH09102678A JP7256275A JP25627595A JPH09102678A JP H09102678 A JPH09102678 A JP H09102678A JP 7256275 A JP7256275 A JP 7256275A JP 25627595 A JP25627595 A JP 25627595A JP H09102678 A JPH09102678 A JP H09102678A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mounting pad
- wiring board
- ground layer
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 ノイズ特性に優れる多層プリント配線板を提
供すること。 【解決手段】 基板１上に、グランド層６および信号層
２が絶縁層を介して積層され、その積層表面に、グラン
ド層６に接続される実装パッドと信号層２に接続される
実装パッドが形成されたプリント配線板において、前記
グランド層６に接続される実装パッドは、信号層２に接
続される実装パッドが複数個に区画されて互いに隔離し
合うように配置されることを特徴とする。
供すること。 【解決手段】 基板１上に、グランド層６および信号層
２が絶縁層を介して積層され、その積層表面に、グラン
ド層６に接続される実装パッドと信号層２に接続される
実装パッドが形成されたプリント配線板において、前記
グランド層６に接続される実装パッドは、信号層２に接
続される実装パッドが複数個に区画されて互いに隔離し
合うように配置されることを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、実装パッドを表層に
設けた多層プリント配線板に関し、特に、ノイズ特性に
優れる多層プリント配線板について提案する。
設けた多層プリント配線板に関し、特に、ノイズ特性に
優れる多層プリント配線板について提案する。
【０００２】
【従来技術】多層プリント配線板は、絶縁層と導体層が
積層された配線板であり、その導体層は、用途によっ
て、電源層、グランド層および信号層に機能化されてい
る。このうち上記電源層は、実装される電子部品に電源
を供給するために機能し、全面をめっきしたベタパター
ンの薄膜導体層から構成されている。上記信号層は、ク
ロック信号を電磁波阻害なしに伝搬させるために機能
し、所定のパターンに配線した導体から構成されてい
る。上記グランド層は、電源層や信号層を流れる電流に
よって発生する電磁波をシールドし、他の配線層に生じ
るノイズを防止するために機能し、電源層と同様にベタ
パターンの薄膜導体層が多く採用されている。即ち、信
号線などから発生する電磁波は、グランド層にて渦電流
に変わりシールドされ、かかるシールド効果によってノ
イズの発生を防止することができるのである。
積層された配線板であり、その導体層は、用途によっ
て、電源層、グランド層および信号層に機能化されてい
る。このうち上記電源層は、実装される電子部品に電源
を供給するために機能し、全面をめっきしたベタパター
ンの薄膜導体層から構成されている。上記信号層は、ク
ロック信号を電磁波阻害なしに伝搬させるために機能
し、所定のパターンに配線した導体から構成されてい
る。上記グランド層は、電源層や信号層を流れる電流に
よって発生する電磁波をシールドし、他の配線層に生じ
るノイズを防止するために機能し、電源層と同様にベタ
パターンの薄膜導体層が多く採用されている。即ち、信
号線などから発生する電磁波は、グランド層にて渦電流
に変わりシールドされ、かかるシールド効果によってノ
イズの発生を防止することができるのである。
【０００３】このような役割を担う信号層、電源層およ
びグランド層はそれぞれ、多層プリント配線板の表層に
設けた実装パッドに接続され、実装する電子部品への信
号の伝達、電力の供給、あるいは電磁波のシールドを行
うことができるような積層構造に配置されている。特
に、上記の実装パッドは、従来、図１に示すように、信
号層、電源層およびグランド層の群毎に、それぞれ、基
板表層に密集させて形成されていた。
びグランド層はそれぞれ、多層プリント配線板の表層に
設けた実装パッドに接続され、実装する電子部品への信
号の伝達、電力の供給、あるいは電磁波のシールドを行
うことができるような積層構造に配置されている。特
に、上記の実装パッドは、従来、図１に示すように、信
号層、電源層およびグランド層の群毎に、それぞれ、基
板表層に密集させて形成されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、信号層
に接続される実装パッドを密集させると、信号線から発
生する電磁波をグランド層によって確実にシールドする
ことが不可能となり、スイッチングノイズやクロストー
ク等が発生するという問題があった。この発明の目的
は、従来技術にかかる上記構成に基づく問題を解消する
ことにあり、特に、信号線から発生する電磁波をグラン
ド層によって確実にシールドできる構成を見出すことに
より、ノイズ特性に優れる多層プリント配線板を提供す
ることにある。
に接続される実装パッドを密集させると、信号線から発
生する電磁波をグランド層によって確実にシールドする
ことが不可能となり、スイッチングノイズやクロストー
ク等が発生するという問題があった。この発明の目的
は、従来技術にかかる上記構成に基づく問題を解消する
ことにあり、特に、信号線から発生する電磁波をグラン
ド層によって確実にシールドできる構成を見出すことに
より、ノイズ特性に優れる多層プリント配線板を提供す
ることにある。
【０００５】
【課題を解決するための手段】発明者らは、上記目的実
現に向け鋭意研究をした結果、下記の内容を要旨構成と
する発明を完成するに至った。すなわち、この発明は、
基板上に、グランド層および信号層が絶縁層を介して積
層され、その積層表面に、グランド層に接続される実装
パッドと信号層に接続される実装パッドが形成されたプ
リント配線板において、前記信号層に接続される実装パ
ッドが、前記グランド層に接続される実装パッドを含む
パターン層によって複数個に区画されて互いに隔離し合
うように配置されることを特徴とする多層プリント配線
板である。なお、上記多層プリント配線板において、グ
ランド層に接続される実装パッドは、バイアホールを介
してグランド層に接続され、そのバイアホールに位置す
る実装パッドに、はんだ体が形成されていることが好ま
しい構成である。また、上記多層プリント配線板におい
て、信号層に接続される実装パッドは、バイアホールを
介して信号層に接続され、そのバイアホールに位置する
実装パッドに、はんだ体が形成されていることが好まし
い構成である。さらに、グランド層に接続される実装パ
ッドを含むパターン層は、そのパターン導体幅を、60〜
300 μｍの範囲とすることが好ましい構成である。
現に向け鋭意研究をした結果、下記の内容を要旨構成と
する発明を完成するに至った。すなわち、この発明は、
基板上に、グランド層および信号層が絶縁層を介して積
層され、その積層表面に、グランド層に接続される実装
パッドと信号層に接続される実装パッドが形成されたプ
リント配線板において、前記信号層に接続される実装パ
ッドが、前記グランド層に接続される実装パッドを含む
パターン層によって複数個に区画されて互いに隔離し合
うように配置されることを特徴とする多層プリント配線
板である。なお、上記多層プリント配線板において、グ
ランド層に接続される実装パッドは、バイアホールを介
してグランド層に接続され、そのバイアホールに位置す
る実装パッドに、はんだ体が形成されていることが好ま
しい構成である。また、上記多層プリント配線板におい
て、信号層に接続される実装パッドは、バイアホールを
介して信号層に接続され、そのバイアホールに位置する
実装パッドに、はんだ体が形成されていることが好まし
い構成である。さらに、グランド層に接続される実装パ
ッドを含むパターン層は、そのパターン導体幅を、60〜
300 μｍの範囲とすることが好ましい構成である。
【０００６】
【作用】この発明の多層プリント配線板は、グランド層
に接続される実装パッドと信号層に接続される実装パッ
ドの配置構成に特徴がある。即ち、信号層に接続される
実装パッドが、グランド層に接続される実装パッドを含
むパターン層によって複数個に区画されて互いに隔離し
合うように配置される点に特徴がある。例えば、グラン
ド層に接続される実装パッドを含むパターン層は、信号
層に接続される実装パッドが複数個に区画されて互いに
隔離し合うように、連環状に接続されたパターン構成と
することが望ましい（図２参照）。このように、複数個
に区画された，信号層に接続される実装パッド間にシー
ルド層が設けらた構成を採ることにより、信号線から発
生した電磁波がグランド層に接続される実装パッドにお
いて渦電流となりグランド層へアースされるため、信号
層に発生するノイズを防止づることができる。
に接続される実装パッドと信号層に接続される実装パッ
ドの配置構成に特徴がある。即ち、信号層に接続される
実装パッドが、グランド層に接続される実装パッドを含
むパターン層によって複数個に区画されて互いに隔離し
合うように配置される点に特徴がある。例えば、グラン
ド層に接続される実装パッドを含むパターン層は、信号
層に接続される実装パッドが複数個に区画されて互いに
隔離し合うように、連環状に接続されたパターン構成と
することが望ましい（図２参照）。このように、複数個
に区画された，信号層に接続される実装パッド間にシー
ルド層が設けらた構成を採ることにより、信号線から発
生した電磁波がグランド層に接続される実装パッドにお
いて渦電流となりグランド層へアースされるため、信号
層に発生するノイズを防止づることができる。
【０００７】このような多層プリント配線板において、
グランド層に接続される実装パッドは、バイアホールを
介してグランド層に接続され、そのバイアホールに位置
する実装パッドに、はんだ体が形成されていることが望
ましい。また、信号線に接続される実装パッドは、バイ
アホールを介して信号層に接続され、そのバイアホール
に位置する実装パッドに、はんだ体が形成されているこ
とが望ましい。このような構成とすることにより、より
一層の高密度化の実現が可能になるからである。
グランド層に接続される実装パッドは、バイアホールを
介してグランド層に接続され、そのバイアホールに位置
する実装パッドに、はんだ体が形成されていることが望
ましい。また、信号線に接続される実装パッドは、バイ
アホールを介して信号層に接続され、そのバイアホール
に位置する実装パッドに、はんだ体が形成されているこ
とが望ましい。このような構成とすることにより、より
一層の高密度化の実現が可能になるからである。
【０００８】さらに、この発明の多層プリント配線板に
おいて、グランド層に接続される実装パッドを含むパタ
ーン層は、そのパターン導体幅を、 160〜300 μｍの範
囲とすることが望ましい。その理由は、前記パターン導
体幅が 160μｍ未満では、バイアホールのランドの領域
を確保できず、バイアホールの剥離や欠損などの問題が
生じる。一方、前記パターン導体幅が 300μｍを超える
と配線密度の低下を招き、熱膨張率の相違によるクラッ
クの発生を招くからである。特に前記パターン導体幅が
160μｍ未満の場合には、スイッチングノイズのシール
ドが充分ではなく、電源のＯＮ、ＯＦＦによりノイズが
発生する（図３(b)(c)参照）。
おいて、グランド層に接続される実装パッドを含むパタ
ーン層は、そのパターン導体幅を、 160〜300 μｍの範
囲とすることが望ましい。その理由は、前記パターン導
体幅が 160μｍ未満では、バイアホールのランドの領域
を確保できず、バイアホールの剥離や欠損などの問題が
生じる。一方、前記パターン導体幅が 300μｍを超える
と配線密度の低下を招き、熱膨張率の相違によるクラッ
クの発生を招くからである。特に前記パターン導体幅が
160μｍ未満の場合には、スイッチングノイズのシール
ドが充分ではなく、電源のＯＮ、ＯＦＦによりノイズが
発生する（図３(b)(c)参照）。
【０００９】
（実施例１） (1) ガラスエポキシ銅張積層板（東芝ケミカル製）上に
感光性ドライフィルム（デュポン製）をラミネートし、
所望の導体回路パターンが描画されたマスクフィルムを
通して紫外線露光させ画像を焼き付いた。次いで、1,1,
1-トリクロロエタンで現像を行い、塩化第二銅エッチン
グ液を用いて非導体部の銅を除去した後、メチレンクロ
リドでドライフィルムを剥離した。これにより基板上に
複数の導体パターンからなる第１層導体回路（信号層）
を有する配線板を作成した。 (2) ＤＭＤＧ（ジエチレングリコールジメチルエーテ
ル）に溶解したクレゾールノボラック型エポキシ樹脂
（日本化薬製、分子量2500）の25％アクリル化物を70重
量部、ポリエーテルスルフォン（ＰＥＳ）30重量部、イ
ミダゾール硬化剤（四国化成製、商品名：2E4MZ-CN）４
重量部、感光性モノマーであるカプロラクトン変成トリ
ス（アクロキシエチル）イソシアヌレート（東亜合成
製、商品名；アロニックスＭ325 ）10重量部、光開始剤
としてのベンゾフェノン（関東化学製）５重量部、光増
感剤ミヒラーケトン（関東化学製）0.5 重量部、さらに
この混合物に対してエポキシ樹脂粒子を平均粒径５μｍ
を20重量部、平均粒径0.5 μｍを20重量部、合計40重量
部を混合した後、ＮＭＰ（ノルマルメチルピロリドン）
を添加しながら混合し、ホモディスパー攪拌機で粘度 2
000CPSに調整し、続いて、３本ロールで混練して感光性
接着剤溶液を得た。 (3) この感光性接着剤溶液を、前記(1) で作成した配線
板上に、ロールコーターを用いて塗布し、水平状態で20
分間放置してから、60℃で乾燥を行なった。 (4) 前記(3) の処理を施した配線板に、100 μｍφの黒
円が印刷されたフォトマスクフィルムを密着させ、超高
圧水銀灯500mj ／cm2 で露光した。これをＤＭＤＧでス
プレー現像することにより、配線板上に100 μｍφのバ
イアホールとなる開口を形成した。さらに、前記配線板
を超高圧水銀灯により約3000mj／cm2 で露光し、100 ℃
で１時間、その後150 ℃で５時間の加熱処理することに
よりフォトマスクフィルムに相当する寸法精度に優れた
開口を有する厚さ50μｍの樹脂層間接着剤層を形成し
た。 (5) 前記(4) の処理を施した配線板を、pH＝13に調整し
た過マンガン酸カリウム（KMnO4 、60 g／l ）に70℃で
15分間浸漬して層間樹脂絶縁層の表面を粗化することに
より、接着剤層の表面に微細なアンカーを有する粗化面
を形成した。そして、中和溶液（シプレイ製）に浸漬し
たのち水洗した。 (6) 前記(5) の処理を施して接着剤層の表面を粗化した
基板を、 PdCl2・2H2O（0.2g/l）、SnCl・2H2O（1.5g/
l）、 HCl（30g/l ）含む処理液で処理することによ
り、その接着剤層上に触媒核を付与した。このときの処
理時間は２分、処理温度は35℃とした。 (7) 前記(6) の処理を施した接着剤層上に、感光性レジ
ストを60μｍの厚さで塗布し、プリベーク、露光、現像
を行うことにより、接着剤層上にめっきレジストを形成
した。このレジストは、バイアホールの周囲にのみ形成
し、その他の領域にはレジストを形成しなかった。 (8) 次に、10％のH2SO4 溶液で基材を活性化処理した
後、レジスト非形成部分に一次無電解ニッケルめっきを
施した。このめっきでは、 NiSO4・6H2O（30g/l)、NaPH
2O2・H2O(15g/l)、NaH2C6H5O7（60g/l)という組成の薄
付け無電解ニッケルめっき浴を使用し、処理時間を60
分、処理温度を60℃とした結果、厚さ約２μｍの無電解
ニッケルめっき層を形成した。なお、このときのめっき
析出速度は２μｍ／hrであった。 (9) 次に、一次めっき膜を形成した基材を前処理液から
取り出した後、その基材を水洗することなく速やかに二
次めっき用の無電解銅めっき浴中に投入した。このめっ
きでは、HCHO（3.5cc/l)、NaOH（５g/l)、TEA(８g/l)、
CuSO4・5H2O（4.5g/l）、安定剤少量という浴組成の厚
付けのための二次の無電解銅めっき浴を使用し、処理時
間を３時間、処理温度を70℃とした結果、厚さ21μｍの
無電解銅めっき層（信号層に接続されるバイアホールと
グランド層）を形成した。 (10)次に、上記(2) と同様の接着剤を塗布して、露光、
現像し、バイアホールに開口する開口部とグランド層に
開口する開口部をそれぞれ形成した。グランド層に開口
する開口部のパターンは、バイアホールに開口する開口
部が複数個に区画されて互いに隔離し合うように、連環
状に接続された配置構成とした。 (11)上記(7) と同様にして、めっきレジストを設け、バ
イアホールに開口する部分とグランド層に開口する部分
が除去されためっきレジストを形成した。 (12)上記(8)(9)と同様にして無電解めっきを施し、信号
層に接続されるバイアホールと、グランド層に接続され
る実装パッドを含むパターン層を形成した。 (13)次に、液状ソルダーレジストを塗布して、露光、現
像し、上記のパターン層およびバイアホールが露出する
ように、ソルダーレジストを形成した。なお、信号層に
接続されるバイアホールは、バイア径が 100μｍ、ラン
ド径が 150μｍ、ソルダーレジスト開口径が 130μｍで
あった。また、グランド層に接続されるバイアホール
は、バイア径が 100μｍ、ソルダーレジスト開口径が 1
30μｍ、そして、グランド層に接続される実装パッドを
含むパターン層の導体幅が 250μｍであった。 (14)このようにして形成したバイアホール内に、はんだ
ボールを常法により形成した。
感光性ドライフィルム（デュポン製）をラミネートし、
所望の導体回路パターンが描画されたマスクフィルムを
通して紫外線露光させ画像を焼き付いた。次いで、1,1,
1-トリクロロエタンで現像を行い、塩化第二銅エッチン
グ液を用いて非導体部の銅を除去した後、メチレンクロ
リドでドライフィルムを剥離した。これにより基板上に
複数の導体パターンからなる第１層導体回路（信号層）
を有する配線板を作成した。 (2) ＤＭＤＧ（ジエチレングリコールジメチルエーテ
ル）に溶解したクレゾールノボラック型エポキシ樹脂
（日本化薬製、分子量2500）の25％アクリル化物を70重
量部、ポリエーテルスルフォン（ＰＥＳ）30重量部、イ
ミダゾール硬化剤（四国化成製、商品名：2E4MZ-CN）４
重量部、感光性モノマーであるカプロラクトン変成トリ
ス（アクロキシエチル）イソシアヌレート（東亜合成
製、商品名；アロニックスＭ325 ）10重量部、光開始剤
としてのベンゾフェノン（関東化学製）５重量部、光増
感剤ミヒラーケトン（関東化学製）0.5 重量部、さらに
この混合物に対してエポキシ樹脂粒子を平均粒径５μｍ
を20重量部、平均粒径0.5 μｍを20重量部、合計40重量
部を混合した後、ＮＭＰ（ノルマルメチルピロリドン）
を添加しながら混合し、ホモディスパー攪拌機で粘度 2
000CPSに調整し、続いて、３本ロールで混練して感光性
接着剤溶液を得た。 (3) この感光性接着剤溶液を、前記(1) で作成した配線
板上に、ロールコーターを用いて塗布し、水平状態で20
分間放置してから、60℃で乾燥を行なった。 (4) 前記(3) の処理を施した配線板に、100 μｍφの黒
円が印刷されたフォトマスクフィルムを密着させ、超高
圧水銀灯500mj ／cm2 で露光した。これをＤＭＤＧでス
プレー現像することにより、配線板上に100 μｍφのバ
イアホールとなる開口を形成した。さらに、前記配線板
を超高圧水銀灯により約3000mj／cm2 で露光し、100 ℃
で１時間、その後150 ℃で５時間の加熱処理することに
よりフォトマスクフィルムに相当する寸法精度に優れた
開口を有する厚さ50μｍの樹脂層間接着剤層を形成し
た。 (5) 前記(4) の処理を施した配線板を、pH＝13に調整し
た過マンガン酸カリウム（KMnO4 、60 g／l ）に70℃で
15分間浸漬して層間樹脂絶縁層の表面を粗化することに
より、接着剤層の表面に微細なアンカーを有する粗化面
を形成した。そして、中和溶液（シプレイ製）に浸漬し
たのち水洗した。 (6) 前記(5) の処理を施して接着剤層の表面を粗化した
基板を、 PdCl2・2H2O（0.2g/l）、SnCl・2H2O（1.5g/
l）、 HCl（30g/l ）含む処理液で処理することによ
り、その接着剤層上に触媒核を付与した。このときの処
理時間は２分、処理温度は35℃とした。 (7) 前記(6) の処理を施した接着剤層上に、感光性レジ
ストを60μｍの厚さで塗布し、プリベーク、露光、現像
を行うことにより、接着剤層上にめっきレジストを形成
した。このレジストは、バイアホールの周囲にのみ形成
し、その他の領域にはレジストを形成しなかった。 (8) 次に、10％のH2SO4 溶液で基材を活性化処理した
後、レジスト非形成部分に一次無電解ニッケルめっきを
施した。このめっきでは、 NiSO4・6H2O（30g/l)、NaPH
2O2・H2O(15g/l)、NaH2C6H5O7（60g/l)という組成の薄
付け無電解ニッケルめっき浴を使用し、処理時間を60
分、処理温度を60℃とした結果、厚さ約２μｍの無電解
ニッケルめっき層を形成した。なお、このときのめっき
析出速度は２μｍ／hrであった。 (9) 次に、一次めっき膜を形成した基材を前処理液から
取り出した後、その基材を水洗することなく速やかに二
次めっき用の無電解銅めっき浴中に投入した。このめっ
きでは、HCHO（3.5cc/l)、NaOH（５g/l)、TEA(８g/l)、
CuSO4・5H2O（4.5g/l）、安定剤少量という浴組成の厚
付けのための二次の無電解銅めっき浴を使用し、処理時
間を３時間、処理温度を70℃とした結果、厚さ21μｍの
無電解銅めっき層（信号層に接続されるバイアホールと
グランド層）を形成した。 (10)次に、上記(2) と同様の接着剤を塗布して、露光、
現像し、バイアホールに開口する開口部とグランド層に
開口する開口部をそれぞれ形成した。グランド層に開口
する開口部のパターンは、バイアホールに開口する開口
部が複数個に区画されて互いに隔離し合うように、連環
状に接続された配置構成とした。 (11)上記(7) と同様にして、めっきレジストを設け、バ
イアホールに開口する部分とグランド層に開口する部分
が除去されためっきレジストを形成した。 (12)上記(8)(9)と同様にして無電解めっきを施し、信号
層に接続されるバイアホールと、グランド層に接続され
る実装パッドを含むパターン層を形成した。 (13)次に、液状ソルダーレジストを塗布して、露光、現
像し、上記のパターン層およびバイアホールが露出する
ように、ソルダーレジストを形成した。なお、信号層に
接続されるバイアホールは、バイア径が 100μｍ、ラン
ド径が 150μｍ、ソルダーレジスト開口径が 130μｍで
あった。また、グランド層に接続されるバイアホール
は、バイア径が 100μｍ、ソルダーレジスト開口径が 1
30μｍ、そして、グランド層に接続される実装パッドを
含むパターン層の導体幅が 250μｍであった。 (14)このようにして形成したバイアホール内に、はんだ
ボールを常法により形成した。
【００１０】このようにして得られた多層プリント配線
板に関し、ＩＣチップを実装して、パルス波を入力し、
その出力波形をオシロスコープにて観察した。その結果
の概略図を図３(a) に示す。この図から明らかなよう
に、この発明にかかる多層プリント配線板は、信号層に
接続される実装パッドが、グランド層に接続される実装
パッドを含むパターンによって複数個に区画されている
ので、スイッチングノイズが発生しにくい。また、この
ような多層プリント配線板に関し、−65〜125 ℃のヒー
トサイクル試験を行った。その結果、1000サイクルの時
点では、パターン部分でのクラックの発生はなかった。
板に関し、ＩＣチップを実装して、パルス波を入力し、
その出力波形をオシロスコープにて観察した。その結果
の概略図を図３(a) に示す。この図から明らかなよう
に、この発明にかかる多層プリント配線板は、信号層に
接続される実装パッドが、グランド層に接続される実装
パッドを含むパターンによって複数個に区画されている
ので、スイッチングノイズが発生しにくい。また、この
ような多層プリント配線板に関し、−65〜125 ℃のヒー
トサイクル試験を行った。その結果、1000サイクルの時
点では、パターン部分でのクラックの発生はなかった。
【００１１】（比較例１）基本的には実施例１と同様で
あるが、グランド層に接続される実装パッドを、連環状
に接続されたパターン構成ではなく、直径 150μｍの円
形パッドとし、グランド層に接続される実装パッドと信
号層に接続される実装パッドを混在させた状態の多層プ
リント配線板を得た。このような多層プリント配線板に
関し、実施例１と同様にパルス波を入力し、その出力波
形を観察した。その結果を図３(b) に示す。この図から
明らかなように、従来技術にかかる実装パッド形状で
は、スイッチングノイズが発生しやすいことが判った。
あるが、グランド層に接続される実装パッドを、連環状
に接続されたパターン構成ではなく、直径 150μｍの円
形パッドとし、グランド層に接続される実装パッドと信
号層に接続される実装パッドを混在させた状態の多層プ
リント配線板を得た。このような多層プリント配線板に
関し、実施例１と同様にパルス波を入力し、その出力波
形を観察した。その結果を図３(b) に示す。この図から
明らかなように、従来技術にかかる実装パッド形状で
は、スイッチングノイズが発生しやすいことが判った。
【００１２】（比較例２）基本的には実施例１と同様
に、グランド層に接続される実装パッドを、連環状に接
続されたパターン構成としたが、そのパターンの導体幅
を、この発明の好適範囲よりも小さい 100μｍとした多
層プリント配線板を得た。このような多層プリント配線
板に関し、実施例１と同様にパルス波を入力し、その出
力波形を観察した。その結果を図３(c) に示す。この図
から明らかなように、上記パターンの導体幅が好適範囲
よりも小さいと、スイッチングノイズが発生しやすく、
ノイズのシールド効果が充分でないことが判った。
に、グランド層に接続される実装パッドを、連環状に接
続されたパターン構成としたが、そのパターンの導体幅
を、この発明の好適範囲よりも小さい 100μｍとした多
層プリント配線板を得た。このような多層プリント配線
板に関し、実施例１と同様にパルス波を入力し、その出
力波形を観察した。その結果を図３(c) に示す。この図
から明らかなように、上記パターンの導体幅が好適範囲
よりも小さいと、スイッチングノイズが発生しやすく、
ノイズのシールド効果が充分でないことが判った。
【００１３】（比較例３）基本的には実施例１と同様
に、グランド層に接続される実装パッドを、連環状に接
続されたパターン構成としたが、そのパターンの導体幅
を、この発明の好適範囲よりも大きい 400μｍとしたプ
リント配線板を得た。このようなプリント配線板に関
し、実施例１と同様にヒートサイクル試験を行った。そ
の結果、500 サイクルでクラックが発生し、耐熱衝撃性
が悪いことが判った。
に、グランド層に接続される実装パッドを、連環状に接
続されたパターン構成としたが、そのパターンの導体幅
を、この発明の好適範囲よりも大きい 400μｍとしたプ
リント配線板を得た。このようなプリント配線板に関
し、実施例１と同様にヒートサイクル試験を行った。そ
の結果、500 サイクルでクラックが発生し、耐熱衝撃性
が悪いことが判った。
【００１４】
【発明の効果】以上説明したように、本発明にかかる多
層プリント配線板は、信号層に接続される実装パッド
が、グランド層に接続される実装パッドを含むパターン
層によって複数個に区画されているので、スイッチング
ノイズが発生しにくく、しかも、高密度化が可能であ
る。
層プリント配線板は、信号層に接続される実装パッド
が、グランド層に接続される実装パッドを含むパターン
層によって複数個に区画されているので、スイッチング
ノイズが発生しにくく、しかも、高密度化が可能であ
る。
【図１】従来技術の多層プリント配線板における信号
層、グランド層の配置構成を示す平面図とＡ−Ａ′断面
図である。
層、グランド層の配置構成を示す平面図とＡ−Ａ′断面
図である。
【図２】この発明の多層プリント配線板における信号
層、グランド層の配置構成を示す平面図とＡ−Ａ′断面
図。
層、グランド層の配置構成を示す平面図とＡ−Ａ′断面
図。
【図３】(a) 実施例１、(b) 比較例１、(c) 比較例２に
おいて観察したオシロスコープによる出力波形を示す概
略図である。
おいて観察したオシロスコープによる出力波形を示す概
略図である。
１ 基板 ２ 信号層 ３ 接着剤層 ４ バイアホール ５ めっきレジスト ６ グランド層 ７ ソルダーレジスト ８ はんだボール
Claims (4)
- 【請求項１】 基板上に、グランド層および信号層が絶
縁層を介して積層され、その積層表面に、グランド層に
接続される実装パッドと信号層に接続される実装パッド
が形成されたプリント配線板において、 前記信号層に接続される実装パッドが、前記グランド層
に接続される実装パッドを含むパターン層によって複数
個に区画されて互いに隔離し合うように配置されること
を特徴とする多層プリント配線板。 - 【請求項２】 グランド層に接続される実装パッドは、
バイアホールを介してグランド層に接続され、そのバイ
アホールに位置する実装パッドに、はんだ体が形成され
ていることを特徴とする請求項１に記載の多層プリント
配線板。 - 【請求項３】 信号層に接続される実装パッドは、バイ
アホールを介して信号層に接続され、そのバイアホール
に位置する実装パッドに、はんだ体が形成されているこ
とを特徴とする請求項１に記載の多層プリント配線板。 - 【請求項４】 グランド層に接続される実装パッドを含
むパターン層は、そのパターン導体幅を、60〜300 μｍ
の範囲とすることを特徴とする請求項１に記載のプリン
ト配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25627595A JP3229919B2 (ja) | 1995-10-03 | 1995-10-03 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25627595A JP3229919B2 (ja) | 1995-10-03 | 1995-10-03 | 多層プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102678A true JPH09102678A (ja) | 1997-04-15 |
| JP3229919B2 JP3229919B2 (ja) | 2001-11-19 |
Family
ID=17290388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25627595A Expired - Lifetime JP3229919B2 (ja) | 1995-10-03 | 1995-10-03 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229919B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1030365A1 (en) * | 1997-10-17 | 2000-08-23 | Ibiden Co., Ltd. | Package substrate |
| WO2001028303A1 (fr) * | 1999-10-14 | 2001-04-19 | Ibiden Co., Ltd. | Structure filaire anti-electromagnetique pour panneau de connexions |
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
-
1995
- 1995-10-03 JP JP25627595A patent/JP3229919B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1030365A1 (en) * | 1997-10-17 | 2000-08-23 | Ibiden Co., Ltd. | Package substrate |
| US6392898B1 (en) | 1997-10-17 | 2002-05-21 | Ibiden Co., Ltd. | Package substrate |
| US6411519B2 (en) | 1997-10-17 | 2002-06-25 | Ibiden Co., Ltd. | Package substrate |
| US6487088B2 (en) | 1997-10-17 | 2002-11-26 | Ibiden Co., Ltd. | Package substrate |
| US6490170B2 (en) | 1997-10-17 | 2002-12-03 | Ibiden Co., Ltd. | Package substrate |
| EP1030365A4 (en) * | 1997-10-17 | 2007-05-09 | Ibiden Co Ltd | SUBSTRATE OF A HOUSING |
| EP1895589A2 (en) * | 1997-10-17 | 2008-03-05 | Ibiden Co., Ltd. | Semiconductor package substrate |
| USRE41051E1 (en) | 1997-10-17 | 2009-12-22 | Ibiden Co., Ltd. | Package substrate |
| USRE41242E1 (en) | 1997-10-17 | 2010-04-20 | Ibiden Co., Ltd. | Package substrate |
| EP1895589A3 (en) * | 1997-10-17 | 2013-04-03 | Ibiden Co., Ltd. | Semiconductor package substrate |
| WO2001028303A1 (fr) * | 1999-10-14 | 2001-04-19 | Ibiden Co., Ltd. | Structure filaire anti-electromagnetique pour panneau de connexions |
| JP2005135453A (ja) * | 2003-10-28 | 2005-05-26 | Elpida Memory Inc | メモリシステム及びメモリモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3229919B2 (ja) | 2001-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589255A (en) | Adhesive for electroless plating, printed circuit boards and method of producing the same | |
| JP3149352B2 (ja) | 基板の導体層の形成方法 | |
| JP2003023252A (ja) | 多層プリント配線板 | |
| JP2547938B2 (ja) | 感光性樹脂絶縁材 | |
| US5856068A (en) | Method for fabricating a printed circuit board by curing under superatmospheric pressure | |
| JP3229919B2 (ja) | 多層プリント配線板 | |
| JPH06268339A (ja) | フレックスリジッド多層プリント配線板およびその製造方法 | |
| JPH06275950A (ja) | 配線板の製造法 | |
| JP3143408B2 (ja) | プリント配線板の製造方法 | |
| JP3126331B2 (ja) | パッケージ基板 | |
| JP3420860B2 (ja) | 無電解めっき用接着剤の粗化方法およびプリント配線板の製造方法 | |
| JP2000188482A (ja) | 多層プリント配線板 | |
| JP3458809B2 (ja) | プリント配線板及びその製造方法 | |
| JP2826206B2 (ja) | プリント配線板 | |
| JPH05308194A (ja) | 多層印刷配線板の製造方法 | |
| JP2000138456A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH10107436A (ja) | プリント配線板とその製造方法 | |
| JPH06310856A (ja) | 多層配線板の製造法 | |
| JP2005085898A (ja) | プリント配線基板の製造方法 | |
| JPH11121932A (ja) | 多層配線板及び多層プリント配線板 | |
| JP2000114678A (ja) | プリント配線板 | |
| JPH0997979A (ja) | プリント配線板の製造方法 | |
| JP3995794B2 (ja) | 無電解めっき用接着剤およびプリント配線板 | |
| JPH04122086A (ja) | Ｅｍｉ対策配線板及びその製造方法 | |
| JPH11135676A (ja) | パッケージ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |