JPH0897741A - デジタルデータ受信装置 - Google Patents
デジタルデータ受信装置Info
- Publication number
- JPH0897741A JPH0897741A JP6229805A JP22980594A JPH0897741A JP H0897741 A JPH0897741 A JP H0897741A JP 6229805 A JP6229805 A JP 6229805A JP 22980594 A JP22980594 A JP 22980594A JP H0897741 A JPH0897741 A JP H0897741A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- cpu
- tcxo
- transmission clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【目的】 受信器に使用する温度補償型水晶発振器（Ｔ
ＣＸＯ）の発生するクロックを復調器の伝送クロック再
生回路とＣＰＵに兼用し、間欠非受信中もＴＣＸＯを動
作させることにより、高精度な伝送クロックの同期保持
と、ＣＰＵ専用の発振器を動作開始時のみ使用すること
により、低消費電力化を実現する。 【構成】 ＴＣＸＯ５と伝送クロック再生回路７との間
にコンデンサ８、帰還抵抗付きインバータ９、分周回路
１０を設け、ＴＣＸＯ５のクロック信号を伝送クロック
再生回路７で使用できるようにする。また、受信装置の
動作が停止し、ＴＣＸＯ５が停止している状態からＣＰ
Ｕ１１が動作を開始するための発振回路１４からクロッ
ク２６と、通常動作のためのＴＣＸＯ５からのクロック
２５とをスイッチ１５で切り換える。
ＣＸＯ）の発生するクロックを復調器の伝送クロック再
生回路とＣＰＵに兼用し、間欠非受信中もＴＣＸＯを動
作させることにより、高精度な伝送クロックの同期保持
と、ＣＰＵ専用の発振器を動作開始時のみ使用すること
により、低消費電力化を実現する。 【構成】 ＴＣＸＯ５と伝送クロック再生回路７との間
にコンデンサ８、帰還抵抗付きインバータ９、分周回路
１０を設け、ＴＣＸＯ５のクロック信号を伝送クロック
再生回路７で使用できるようにする。また、受信装置の
動作が停止し、ＴＣＸＯ５が停止している状態からＣＰ
Ｕ１１が動作を開始するための発振回路１４からクロッ
ク２６と、通常動作のためのＴＣＸＯ５からのクロック
２５とをスイッチ１５で切り換える。
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話、携帯電
話、コードレス電話、ＭＣＡなどに利用するデジタルデ
ータ受信装置に関する。
話、コードレス電話、ＭＣＡなどに利用するデジタルデ
ータ受信装置に関する。
【０００２】
【従来の技術】従来のデジタルデータ受信装置の一例を
図３に示す。図３において、３１は復調部集積回路、３
２はアンテナ、３３は受信器、３４は局部発振器、３５
は温度補償型水晶発振器（以下、ＴＣＸＯと略す。）、
３６は復調器、３７は伝送クロック再生回路、３８は発
振回路、４０は電源スイッチ、４１はＣＰＵ（中央処理
装置）、４２は発振回路である。また、４４は再生デー
タ、４５はクロック、４６は電源制御信号、４７は伝送
クロック、４８はクロック再生信号を示す。
図３に示す。図３において、３１は復調部集積回路、３
２はアンテナ、３３は受信器、３４は局部発振器、３５
は温度補償型水晶発振器（以下、ＴＣＸＯと略す。）、
３６は復調器、３７は伝送クロック再生回路、３８は発
振回路、４０は電源スイッチ、４１はＣＰＵ（中央処理
装置）、４２は発振回路である。また、４４は再生デー
タ、４５はクロック、４６は電源制御信号、４７は伝送
クロック、４８はクロック再生信号を示す。
【０００３】上記構成において、アンテナ３２、受信器
３３、復調器３６は受信した電波から再生データ４４を
発生する。ＴＣＸＯ３５は高精度のクロック４５を発生
し、局部発振器３４はクロック４５を分周、逓倍し、受
信する電波の周波数を選択するための信号を発生する。
またＴＣＸＯ３５の電源は、ＣＰＵ４１が制御する電源
制御信号４６、スイッチ４０により供給する。伝送クロ
ック再生回路３７は、可変分周回路を備えたデジタルＰ
ＬＬで構成され、受信中は復調器３６が検波したクロッ
ク再生信号４８に同期した伝送クロック４７を再生す
る。またデータ受信装置が着信待ち受け状態で間欠受信
（自機の着信データが送られてくる時間のみを周期的に
受信する）を行なう非受信時間では、伝送クロック再生
回路３７は、発振回路３８からのクロックを固定分周し
て伝送クロック４７を基地局との同期状態に保つ。ＣＰ
Ｕ４１は、発振回路４２のクロックにより動作する。
３３、復調器３６は受信した電波から再生データ４４を
発生する。ＴＣＸＯ３５は高精度のクロック４５を発生
し、局部発振器３４はクロック４５を分周、逓倍し、受
信する電波の周波数を選択するための信号を発生する。
またＴＣＸＯ３５の電源は、ＣＰＵ４１が制御する電源
制御信号４６、スイッチ４０により供給する。伝送クロ
ック再生回路３７は、可変分周回路を備えたデジタルＰ
ＬＬで構成され、受信中は復調器３６が検波したクロッ
ク再生信号４８に同期した伝送クロック４７を再生す
る。またデータ受信装置が着信待ち受け状態で間欠受信
（自機の着信データが送られてくる時間のみを周期的に
受信する）を行なう非受信時間では、伝送クロック再生
回路３７は、発振回路３８からのクロックを固定分周し
て伝送クロック４７を基地局との同期状態に保つ。ＣＰ
Ｕ４１は、発振回路４２のクロックにより動作する。
【０００４】このように、上記従来のデジタルデータ受
信装置では、間欠受信中に基地局との伝送クロックの再
生、伝送クロックの基地局との同期、間欠非受信中に伝
送クロックの同期保持がそれぞれ可能である。
信装置では、間欠受信中に基地局との伝送クロックの再
生、伝送クロックの基地局との同期、間欠非受信中に伝
送クロックの同期保持がそれぞれ可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のデジタルデータ受信装置では、間欠非受信中に伝送
クロックを高精度に保持するため、発振回路３８は高精
度のクロックを発生する必要があり、発振回路３８の小
型化、低価格化ができなかった。
来のデジタルデータ受信装置では、間欠非受信中に伝送
クロックを高精度に保持するため、発振回路３８は高精
度のクロックを発生する必要があり、発振回路３８の小
型化、低価格化ができなかった。
【０００６】また、ＣＰＵ４１は、発振回路４２のクロ
ックで動作するため、発振回路４２における消費電流を
低減することができなかった。
ックで動作するため、発振回路４２における消費電流を
低減することができなかった。
【０００７】本発明は、このような従来の問題を解決す
るものであり、受信機に使用しているＴＣＸＯが発生す
る高精度なクロックを伝送クロック再生回路、ＣＰＵで
共用し、間欠非受信中に伝送クロックを高精度に保持で
き、さらに復調部集積回路にＣＰＵを内蔵し、ＣＰＵの
動作クロックを集積回路内部で供給することにより、発
振回路での消費電流を低減することができる優れたデジ
タルデータ受信装置を提供することを目的とするもので
ある。
るものであり、受信機に使用しているＴＣＸＯが発生す
る高精度なクロックを伝送クロック再生回路、ＣＰＵで
共用し、間欠非受信中に伝送クロックを高精度に保持で
き、さらに復調部集積回路にＣＰＵを内蔵し、ＣＰＵの
動作クロックを集積回路内部で供給することにより、発
振回路での消費電流を低減することができる優れたデジ
タルデータ受信装置を提供することを目的とするもので
ある。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ＴＣＸＯと伝送クロック再生回路との間
にコンデンサ、帰還抵抗付きインバータ、分周回路を設
け、ＴＣＸＯのクロック信号を伝送クロック再生回路で
使用できるようにしたものである。
成するために、ＴＣＸＯと伝送クロック再生回路との間
にコンデンサ、帰還抵抗付きインバータ、分周回路を設
け、ＴＣＸＯのクロック信号を伝送クロック再生回路で
使用できるようにしたものである。
【０００９】本発明はまた、デジタルデータ受信装置が
停止し、ＴＣＸＯが停止している状態からＣＰＵが動作
を開始するためのクロックを提供する発振回路からの動
作クロックと、通常動作のためのＴＣＸＯからの動作ク
ロックとをスイッチで切り換えるようにしたものであ
る。
停止し、ＴＣＸＯが停止している状態からＣＰＵが動作
を開始するためのクロックを提供する発振回路からの動
作クロックと、通常動作のためのＴＣＸＯからの動作ク
ロックとをスイッチで切り換えるようにしたものであ
る。
【００１０】
【作用】したがって、本発明によれば、ＴＣＸＯの発生
するクロックの直流成分をコンデンサにより除去し、イ
ンバータによりＣＭＯＳレベルまで増幅し、分周回路を
経由して伝送クロック再生回路へ供給することにより、
ＴＣＸＯを局部発振器と伝送クロック再生回路とで共用
することができる。
するクロックの直流成分をコンデンサにより除去し、イ
ンバータによりＣＭＯＳレベルまで増幅し、分周回路を
経由して伝送クロック再生回路へ供給することにより、
ＴＣＸＯを局部発振器と伝送クロック再生回路とで共用
することができる。
【００１１】本発明はまた、電源をオフしている場合、
ＣＰＵ、ＴＣＸＯは停止しており、装置の動作はＣＰＵ
への電源オン割り込みにより開始する。ＣＰＵは動作開
始時にはＣＰＵが制御できる発振回路からのクロックに
より動作し、その後ＴＣＸＯを動作させ、クロックをＴ
ＣＸＯからの動作クロックに切り換え、ＣＰＵが制御す
る発振回路を停止することにより、消費電流の低減を図
ることができる。
ＣＰＵ、ＴＣＸＯは停止しており、装置の動作はＣＰＵ
への電源オン割り込みにより開始する。ＣＰＵは動作開
始時にはＣＰＵが制御できる発振回路からのクロックに
より動作し、その後ＴＣＸＯを動作させ、クロックをＴ
ＣＸＯからの動作クロックに切り換え、ＣＰＵが制御す
る発振回路を停止することにより、消費電流の低減を図
ることができる。
【００１２】
【実施例】図１は本発明の一実施例の構成を示すもので
ある。図１において、１は復調部集積回路、２はアンテ
ナ、３は受信器、４は局部発振器、５は温度補償型水晶
発振器（ＴＣＸＯ）、６は復調器、７は伝送クロック再
生回路、８はコンデンサ、９は帰還抵抗付きのインバー
タ、１０は分周回路、１１はＣＰＵ、１２は発振器電源
スイッチ、１３は装置電源スイッチ、１４は発振回路、
１５はクロック切り換えスイッチである。また、２１は
再生データ、２２はクロック、２３は電源スイッチ１２
の電源スイッチ制御信号、２４は電源スイッチ１３のオ
ン／オフ要求信号、２５、２６はＣＰＵ１１の動作クロ
ック、２７はクロック切り換え制御信号、２８は再生さ
れた伝送クロック、２９はクロック再生信号を示す。
ある。図１において、１は復調部集積回路、２はアンテ
ナ、３は受信器、４は局部発振器、５は温度補償型水晶
発振器（ＴＣＸＯ）、６は復調器、７は伝送クロック再
生回路、８はコンデンサ、９は帰還抵抗付きのインバー
タ、１０は分周回路、１１はＣＰＵ、１２は発振器電源
スイッチ、１３は装置電源スイッチ、１４は発振回路、
１５はクロック切り換えスイッチである。また、２１は
再生データ、２２はクロック、２３は電源スイッチ１２
の電源スイッチ制御信号、２４は電源スイッチ１３のオ
ン／オフ要求信号、２５、２６はＣＰＵ１１の動作クロ
ック、２７はクロック切り換え制御信号、２８は再生さ
れた伝送クロック、２９はクロック再生信号を示す。
【００１３】上記構成において、アンテナ２、受信機
３、復調器６は受信した電波から再生データ２１を発生
する。ＴＣＸＯ５は高精度のクロック２２を発生し、局
部発振器４はクロック２２を分周、逓倍し、受信する電
波の周波数を選択するための信号を発生する。またＴＣ
ＸＯ５の電源は、ＣＰＵ１１が制御する電源スイッチ制
御信号２３および発振器電源スイッチ１２により供給す
る。伝送クロック再生回路７は、ＴＣＸＯ５が発生する
クロック２２をコンデンサ８で直流成分を除去し、イン
バータ９でＣＭＯＳレベルに変換し、分周回路１０で発
生したクロックにより動作する。伝送クロック再生回路
７は、可変分周回路を備えたデジタルＰＬＬで構成さ
れ、受信中は復調器６が検波したクロック再生信号２９
に同期した伝送クロック２８を再生する。またデータ受
信装置が着信待ち受け状態で間欠受信（自機の着信デー
タが送られてくる時間のみを周期的に受信する）を行な
う非受信時間では、伝送クロック再生回路７は、ＴＣＸ
Ｏ５からの高精度なクロック２２を固定分周して伝送ク
ロック２８を基地局との同期状態に保つ。一方、ＣＰＵ
１１は、発振回路１４の動作クロック２６またはＴＣＸ
Ｏ５のクロック２２を分周した動作クロック２５により
動作し、クロックの切り換えは制御信号２７およびスイ
ッチ１５により行なう。
３、復調器６は受信した電波から再生データ２１を発生
する。ＴＣＸＯ５は高精度のクロック２２を発生し、局
部発振器４はクロック２２を分周、逓倍し、受信する電
波の周波数を選択するための信号を発生する。またＴＣ
ＸＯ５の電源は、ＣＰＵ１１が制御する電源スイッチ制
御信号２３および発振器電源スイッチ１２により供給す
る。伝送クロック再生回路７は、ＴＣＸＯ５が発生する
クロック２２をコンデンサ８で直流成分を除去し、イン
バータ９でＣＭＯＳレベルに変換し、分周回路１０で発
生したクロックにより動作する。伝送クロック再生回路
７は、可変分周回路を備えたデジタルＰＬＬで構成さ
れ、受信中は復調器６が検波したクロック再生信号２９
に同期した伝送クロック２８を再生する。またデータ受
信装置が着信待ち受け状態で間欠受信（自機の着信デー
タが送られてくる時間のみを周期的に受信する）を行な
う非受信時間では、伝送クロック再生回路７は、ＴＣＸ
Ｏ５からの高精度なクロック２２を固定分周して伝送ク
ロック２８を基地局との同期状態に保つ。一方、ＣＰＵ
１１は、発振回路１４の動作クロック２６またはＴＣＸ
Ｏ５のクロック２２を分周した動作クロック２５により
動作し、クロックの切り換えは制御信号２７およびスイ
ッチ１５により行なう。
【００１４】次に、装置電源スイッチ１３のオン／オフ
切り換えによる動作について図２を参照して説明する。
装置の電源オン／オフは、通電された復調部集積回路１
のＣＰＵ１１へ装置電源スイッチ１３が発生する割り込
みによりソフトウェア的に行なわれる。電源オン状態で
は、ＴＣＸＯ５は停止しているため、装置の電源オンで
はＣＰＵ１１は電源オン割り込みを受けた後、発振回路
１４を動作し、動作クロック２６を選択して処理を開始
する。ＣＰＵ１１は、直ちに電源スイッチ制御信号２３
により発振器電源スイッチ１２をオンしてＴＣＸＯ５の
電源をオンする。その後ＣＰＵ１１は、動作クロック２
６をＴＣＸＯ５からの動作クロック２５に切り換え、発
振回路１４を停止し、発振回路１４での消費電流を削減
し、通常動作へ移行する。一方、装置の電源オンからオ
フでの動作は、装置電源スイッチ１３が発生する割り込
みにより、発振回路１４を動作し、動作クロックを２５
から２６へ切り換える。その後ＣＰＵ１１は、電源スイ
ッチ制御信号２３により電源スイッチ１２をオフしてＴ
ＣＸＯ５の電源をオフする。さらにＣＰＵ１１は、装置
の停止処理を行なった後、電源オン割り込み待ち状態に
して、発振回路１４を停止処理を終了する。
切り換えによる動作について図２を参照して説明する。
装置の電源オン／オフは、通電された復調部集積回路１
のＣＰＵ１１へ装置電源スイッチ１３が発生する割り込
みによりソフトウェア的に行なわれる。電源オン状態で
は、ＴＣＸＯ５は停止しているため、装置の電源オンで
はＣＰＵ１１は電源オン割り込みを受けた後、発振回路
１４を動作し、動作クロック２６を選択して処理を開始
する。ＣＰＵ１１は、直ちに電源スイッチ制御信号２３
により発振器電源スイッチ１２をオンしてＴＣＸＯ５の
電源をオンする。その後ＣＰＵ１１は、動作クロック２
６をＴＣＸＯ５からの動作クロック２５に切り換え、発
振回路１４を停止し、発振回路１４での消費電流を削減
し、通常動作へ移行する。一方、装置の電源オンからオ
フでの動作は、装置電源スイッチ１３が発生する割り込
みにより、発振回路１４を動作し、動作クロックを２５
から２６へ切り換える。その後ＣＰＵ１１は、電源スイ
ッチ制御信号２３により電源スイッチ１２をオフしてＴ
ＣＸＯ５の電源をオフする。さらにＣＰＵ１１は、装置
の停止処理を行なった後、電源オン割り込み待ち状態に
して、発振回路１４を停止処理を終了する。
【００１５】このように、上記実施例によれば、伝送ク
ロック再生回路７をＴＣＸＯ５が発生する高精度なクロ
ックにより動作させるため、着信待ち受け状態にて行な
う間欠受信の非受信中でも高精度なクロックにより同期
保持が可能である。また受信器３と復調器６とでクロッ
クを共有化することにより発振回路の削減ができる。さ
らに、通常動作中は、ＣＰＵ１１の動作クロックをＴＣ
ＸＯ５から供給するため、ＣＰＵ１１の動作クロックを
供給する発振回路１４を停止することができ、低消費電
流化を実現できる。なお、ＴＣＸＯ５の発生する周波数
は、受信器３の局部発信器４のＰＬＬ比較周波数と、復
調器６の伝送クロック再生回路７のデジタルＰＬＬの比
較周波数の最小公倍数の整数倍とする。
ロック再生回路７をＴＣＸＯ５が発生する高精度なクロ
ックにより動作させるため、着信待ち受け状態にて行な
う間欠受信の非受信中でも高精度なクロックにより同期
保持が可能である。また受信器３と復調器６とでクロッ
クを共有化することにより発振回路の削減ができる。さ
らに、通常動作中は、ＣＰＵ１１の動作クロックをＴＣ
ＸＯ５から供給するため、ＣＰＵ１１の動作クロックを
供給する発振回路１４を停止することができ、低消費電
流化を実現できる。なお、ＴＣＸＯ５の発生する周波数
は、受信器３の局部発信器４のＰＬＬ比較周波数と、復
調器６の伝送クロック再生回路７のデジタルＰＬＬの比
較周波数の最小公倍数の整数倍とする。
【００１６】
【発明の効果】本発明は、上記実施例から明らかなよう
に、伝送クロック再生回路を、ＴＣＸＯが発生する高精
度なクロックをコンデンサ、インバータ、分周回路を通
して動作させ、受信器の局部発振器と共用するため、着
信待ち受け状態にて行なう間欠受信の非受信中でも高精
度なクロックにより同期保持が可能である。また受信器
と復調器とでクロックを共有化することにより発振回路
の削減ができる。さらに、通常動作中はＣＰＵの動作ク
ロックをＴＣＸＯからのクロックを分周して、集積回路
内部で供給するため、その間はＣＰＵ動作クロックを供
給する発振回路を停止することができ、低消費電流化を
実現できる。
に、伝送クロック再生回路を、ＴＣＸＯが発生する高精
度なクロックをコンデンサ、インバータ、分周回路を通
して動作させ、受信器の局部発振器と共用するため、着
信待ち受け状態にて行なう間欠受信の非受信中でも高精
度なクロックにより同期保持が可能である。また受信器
と復調器とでクロックを共有化することにより発振回路
の削減ができる。さらに、通常動作中はＣＰＵの動作ク
ロックをＴＣＸＯからのクロックを分周して、集積回路
内部で供給するため、その間はＣＰＵ動作クロックを供
給する発振回路を停止することができ、低消費電流化を
実現できる。
【図１】本発明の一実施例におけるデジタルデータ受信
装置の構成を示すブロック図
装置の構成を示すブロック図
【図２】同装置における主電源スイッチのオン／オフ切
り換えによる動作を示すフロー図
り換えによる動作を示すフロー図
【図３】従来例におけるデジタルデータ受信装置の構成
を示すブロック図
を示すブロック図
１ 復調部集積回路 ２ アンテナ ３ 受信器 ４ 局部発振器 ５ 温度補償型水晶発振器（ＴＣＸＯ） ６ 復調器 ７ 伝送クロック再生回路 ８ コンデンサ ９ 帰還抵抗付きインバータ １０ 分周回路 １１ ＣＰＵ １２ 発振器電源スイッチ １３ 装置電源スイッチ １４ 発振回路 １５ クロック切り換えスイッチ ２１ 再生データ ２２ クロック ２３ 電源スイッチ制御信号 ２４ オン／オフ要求信号 ２５、２６ は動作クロック ２７ クロック切り換え制御信号 ２８ 伝送クロック ２９ クロック再生信号
Claims (2)
- 【請求項１】 アンテナを通して電波を受信する受信器
と、受信した電波から再生データを復調する復調器と、
温度補償型水晶発振器からのクロックを用いて前記受信
器で受信する電波の周波数を選択する局部発振器と、前
記復調器が検波したクロック再生信号に同期した伝送ク
ロックを再生する伝送クロック再生回路と、前記温度補
償型水晶発振器と前記伝送クロック再生回路との間に直
列に接続されたコンデンサと帰還抵抗付きインバータと
分周回路と、前記温度補償型水晶発振器へ供給する電源
を制御するＣＰＵとを備えたデジタルデータ受信装置。 - 【請求項２】 温度補償型水晶発振器が停止していると
きにＣＰＵの動作クロックを供給する発振回路と、前記
ＣＰＵの動作クロックを温度補償型水晶発振器と前記発
振回路との間で切り換えるクロック切り換えスイッチと
を備えた請求項１記載のデジタルデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22980594A JP3154624B2 (ja) | 1994-09-26 | 1994-09-26 | デジタルデータ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22980594A JP3154624B2 (ja) | 1994-09-26 | 1994-09-26 | デジタルデータ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897741A true JPH0897741A (ja) | 1996-04-12 |
| JP3154624B2 JP3154624B2 (ja) | 2001-04-09 |
Family
ID=16897951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22980594A Expired - Fee Related JP3154624B2 (ja) | 1994-09-26 | 1994-09-26 | デジタルデータ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154624B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229580A (ja) * | 2005-02-17 | 2006-08-31 | Nec Corp | 携帯通信端末及びそのクロック制御方法 |
| WO2007058341A1 (ja) * | 2005-11-21 | 2007-05-24 | Fujitsu Ten Limited | 受信装置 |
| JP2009290886A (ja) * | 1998-07-30 | 2009-12-10 | Qualcomm Inc | デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ |
| JP2010028331A (ja) * | 2008-07-17 | 2010-02-04 | Panasonic Corp | 電波受信装置 |
| US20120036389A1 (en) * | 2002-09-16 | 2012-02-09 | Kartika Prihadi | Precision Oscillator for an Asynchronous Transmission System |
-
1994
- 1994-09-26 JP JP22980594A patent/JP3154624B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290886A (ja) * | 1998-07-30 | 2009-12-10 | Qualcomm Inc | デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ |
| JP2012055005A (ja) * | 1998-07-30 | 2012-03-15 | Qualcomm Inc | デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ |
| JP2013118690A (ja) * | 1998-07-30 | 2013-06-13 | Qualcomm Inc | デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ |
| JP2013153447A (ja) * | 1998-07-30 | 2013-08-08 | Qualcomm Inc | デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ |
| US20120036389A1 (en) * | 2002-09-16 | 2012-02-09 | Kartika Prihadi | Precision Oscillator for an Asynchronous Transmission System |
| US8307237B2 (en) * | 2002-09-16 | 2012-11-06 | Silicon Laboratories Inc | Precision oscillator for an asynchronous transmission system |
| JP2006229580A (ja) * | 2005-02-17 | 2006-08-31 | Nec Corp | 携帯通信端末及びそのクロック制御方法 |
| JP4687135B2 (ja) * | 2005-02-17 | 2011-05-25 | 日本電気株式会社 | 携帯通信端末及びそのクロック制御方法 |
| WO2007058341A1 (ja) * | 2005-11-21 | 2007-05-24 | Fujitsu Ten Limited | 受信装置 |
| JP2010028331A (ja) * | 2008-07-17 | 2010-02-04 | Panasonic Corp | 電波受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3154624B2 (ja) | 2001-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7751447B2 (en) | Synchronization of time base units | |
| US6330234B1 (en) | Method and apparatus for reducing current consumption | |
| JP3560489B2 (ja) | 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体 | |
| JPH06284069A (ja) | 移動無線機 | |
| KR100454941B1 (ko) | 이동통신단말기의 퀵 페이징 메시지 수신 장치 및 방법 | |
| JP3154624B2 (ja) | デジタルデータ受信装置 | |
| JP2852240B2 (ja) | 間欠受信装置 | |
| JP3830225B2 (ja) | ＩｒＤＡ変復調ＩＣ | |
| JP3073670B2 (ja) | 間欠受信動作受信機 | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JP4224685B2 (ja) | 移動無線通信装置 | |
| JPH07312549A (ja) | クロック補正方法及びその装置 | |
| JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
| JP3440286B2 (ja) | 携帯端末 | |
| JPS60170327A (ja) | シンセサイザ | |
| JPH06338784A (ja) | 位相同期回路 | |
| JP3439448B2 (ja) | 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体 | |
| JP3436498B2 (ja) | 周波数補正機能を備えたクロック発生回路 | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH0252465B2 (ja) | ||
| JP2750580B2 (ja) | データ受信機の局部発振方式 | |
| JP3193111B2 (ja) | 電子装置およびその電源供給方法 | |
| JPH0556030A (ja) | データ受信装置 | |
| JPH11225178A (ja) | 無線受信装置および方法 | |
| JP2008167371A (ja) | 受信装置、および、受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |