JPH0897446A - 光電変換半導体装置 - Google Patents

光電変換半導体装置

Info

Publication number
JPH0897446A
JPH0897446A JP6233872A JP23387294A JPH0897446A JP H0897446 A JPH0897446 A JP H0897446A JP 6233872 A JP6233872 A JP 6233872A JP 23387294 A JP23387294 A JP 23387294A JP H0897446 A JPH0897446 A JP H0897446A
Authority
JP
Japan
Prior art keywords
impedance
electrode
impurity region
pin diode
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6233872A
Other languages
English (en)
Inventor
Masataka Araogi
正隆 新荻
Yutaka Saito
豊 斉藤
Keiji Sato
恵二 佐藤
Kenji Kato
健二 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP6233872A priority Critical patent/JPH0897446A/ja
Publication of JPH0897446A publication Critical patent/JPH0897446A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】 ＰＩＮフォトダイオード電極とＰＩＮフォト
ダイオード外の導体部との結線方式を外部より行う構
成、電気回路にキャパシタンスを負荷した構成により、
低周波側のインピダンスを増加させることにより外光の
影響を受けずに作動できる構成。 【効果】 そうすることで、高周波領域でのインピーダ
ンスが小さく、低周波領域でのインピーダンスが大きく
て信号光以外の光の影響を受けにくい光電変換半導体装
置を実現可能とするものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＰＩＮダイオード、お
よびＰＩＮダイオードをもとに構成される光電変換半導
体装置に関するものである。
【０００２】
【従来の技術】従来、ＰＩＮダイオードにおいては、外
光（太陽光）の影響を除去する工夫が少なく、せいぜい
発光部の波長以外の光を遮光するような工夫のみであっ
た。従来のＰＩＮダイオードの構造は、図３に図示する
ごとく、第１導電型半導体基板のＮ- 型半導体基板１の
第１の面（以下表面と呼ぶ）に第２導電型半導体不純物
領域たるＰ+ 型不純物領域２とその電極であるアノード
電極５及び基板より高い濃度のＮ型であるＮ+ 型不純物
領域４とその電極であるカソード電極６をもち、裏面に
は基板より高い濃度のＮ型である裏面のＮ+ 型不純物領
域３がありＰ+−Ｎ- Ｎ+ よりなるＰＮ接合を形成して
いた（ＰＩＮとは、Ｎ- 型半導体基板１の不純物濃度が
１×１０12ａｔｏｍｓ／ｃｍ3 から１×１０13ａｔｏｍ
ｓ／ｃｍ3 程度のものをさしてイントリンシック（真性
半導体）のｉをとってＰＩＮとしている。）。
【０００３】ｉ層は、濃度が低くまたｉ層の厚さとして
は数１０から１００μｍであり、ＰＮ接合に逆バイアス
を加えた時の空乏層の伸びが大きく、検出する光や放射
線のエネルギ範囲を大きく取れることや、比較的大きな
バイアスを加えることができ、その時の接合容量が少な
いという点から高速応答に適しており広く使われてい
る。
【０００４】このＰＩＮダイオードの構成では、たとえ
ば外囲器１２との結線（すなわち導通）は、アノード電
極５の外囲器の導体部７はワイヤボンディング９によ
り、裏面のＮ+ 型不純物領域３と外囲器の導体部８とは
導電接着剤１０により行うことにより行われていた。
【０００５】このようなＰＩＮダイオードは光通信や光
ディスク、リモートコントロールなどの受光素子として
利用されている。
【０００６】
【発明が解決しようとする課題】しかし、従来の方式で
は以下の課題があった。 高抵抗基板を使用するため直列抵抗が高い。 送信側の発光以外の光を検出してしまう。 上記を防ぐため、発光部の波長以外の光を遮光する
ような工夫を施す必要がある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、以下の手段を取った。第１の手段として、高抵抗Ｎ
型基板の第１の面にＰ型不純物領域とＮ型不純物領域、
各々の電極としてのアノード電極およびカソード電極と
ＰＩＮダイオード外の導体部との結線をワイヤボンディ
ングなどの細線を利用し結線を行う。第２の手段の光電
変換半導体装置の電気回路において、直流成分の光だと
電流値が抑制され、交流成分の光だと反応するようにコ
ンデンサを利用した。
【０００８】
【作用】以上の手段により、以下のような作用が得られ
る。第１の手段を取ることで、高周波領域での直列抵抗
が減少しかつインピーダンスが低周波領域で増加する。
外光は低周波部分が顕著であるためインピーダンスの増
加により外光の影響を除去できる。
【０００９】第２の手段を取ることで、光電変換半導体
装置の電気回路において、キャパシタンスＣ（Ｆ）を付
加することによりインピーダンスの値は１／２πｆＣ
〔Ω〕により、信号周波数が高いほどイピーダンスは低
くなる特性を利用した。また、コンデンサの負荷によ
り、直流分を除いて交流分のみを伝達するようにした。
【００１０】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１は、本発明にかかわるＰＩＮダイオードの
１実施例を示す模式的断面図である。
【００１１】従来のＰＩＮダイオードは図３に示すよう
に、裏面のＮ+ 型不純物領域３と外囲器の導体部８とは
導電接着材１０により行われていた。本発明にかかわる
ＰＩＮダイオードでは、Ｎ+ と導体部の結線をワイヤボ
ンディング９などの細線で行う。つまり、Ｎ- 型半導体
基板１の表面にはＰ+ 型不純物領域２とその電極である
アノード電極５およびＮ+ 型不純物領域４とその電極で
あるカソード電極６を持ち、外囲器１２との結線は、ア
ノード電極５およびカソード電極６と外囲器の導体部７
および８とはそれぞれともにワイヤボンディング９、１
１により行われる。
【００１２】このような構成のＰＩＮダイオードの特性
を図２に示す。図２は、インピーダンス−周波数特性図
である。本発明のＰＩＮダイオードのインピーダンス−
周波数特性曲線は曲線２１であり、曲線２２は従来のＰ
ＩＮダイオードの特性である。この図２から、１００Ｋ
Ｈｚ付近をさかいに高周波領域では本発明のＰＩＮダイ
オードのインピーダンスが小さくなり、数１０ＫＨｚ以
下では本発明のＰＩＮダイオードのインピーダンスが急
激に増加していることがわかる。
【００１３】このような低周波領域でインピーダンスが
増加する理由として、外囲器１２との結線をアノード電
極５およびカソード電極６と外囲器の導体部７および８
とはそれぞれともにワイヤボンディング９、１１により
行なった場合、インピーダンス等価回路としては図４の
ように書ける。この等価回路図に示すように、ワイヤボ
ンディングにより結線した場合、ワイヤ自体がコンデン
サの役目を果たし、キャパシタンスＣ（Ｆ）を付加する
ことによりインピーダンスの値は１／２πｆＣ〔Ω〕に
より、信号周波数が高いほどイピーダンスは低くなる特
性（信号周波数が低いほどイピーダンスは高くなる）を
生じることにより起こったものである。
【００１４】このような本発明のＰＩＮダイオードをリ
モートコントロール装置の受光部に組み込んだところ、
従来のＰＩＮダイオードをリモートコントロール装置の
受光部に組み込んだものより外光の影響を受けず作動す
ることができた。
【００１５】また、同一ウェハ上に増幅回路等の他の回
路や回路素子を形成しそれらとＰＩＮダイオードを本発
明の方法でワイヤボンディングなどの細線で結線した場
合やＰＩＮダイオードと実装基板上の他の回路や回路素
子とを本発明の方法で結線した場合も同様の効果があっ
た。このように外囲器との結線をワイヤボンディングに
より行うことにより、このワイヤボンディング自体がコ
ンデンサの役目をするものと思われる。１チップで構成
した場合の断面構造を図５に示す。構成としては、ＰＩ
Ｎダイオード３０部とＣＭＯＳ回路５０部より構成され
る。ＰＩＮダイオード３０部とＣＭＯＳ回路５０部との
結線はワイヤボンディングにより行われている。その時
の回路の模式図を図６に示す。ＰＩＮダイオード３０と
ＣＭＯＳ回路５０がコンデンサを介して接続される。
【００１６】さらに、１チップで構成しＡｌ等の半導体
の配線で行った場合を図７に示す。この場合、ワイヤボ
ンディングのようにＬ分がとれないため、図７のように
配線を引き回すことによりＬ分を稼ぐ。アノード電極５
とＣＭＯＳ回路５０の接続する部分を距離を延ばすこと
によりＬ分を持たせる。このような方法によりワイヤボ
ンディングによらなくとも通常の半導体プロセスにおい
て外光の影響を受けず作動することができる光電変換半
導体を得ることができる。
【００１７】図８に本発明の光電変換半導体装置の代表
的電気回路を示す。電気回路にキャパシタンスを負荷し
た構成により、低周波側のインピーダンスを増加させる
ことにより外光の影響を受けずに作動できるようにし
た。光には直流成分と交流成分が混在し存在する。直流
成分は、高周波であり交流成分は低周波である。特に外
光（太陽光）の場合、直流成分であり、外光の影響を受
けないためには、低周波においてインピーダンスを高く
する必要がある。本発明では電気回路において、コンデ
ンサ３１を配置したところ、キャパシタンスＣ（Ｆ）を
付加することによりインピーダンスの値は１／２πｆＣ
〔Ω〕から信号周波数が高いほどイピーダンスは低くな
る特性があることにより外光の影響を除外した。
【００１８】次に、バイポーラトランジスタを用い外光
の影響を除外した電気回路図を図９示す。ＰＩＮダイオ
ード３０において受光し電位差が生じる。その生じた電
圧をＴＲ1 のバイポーラトランジスタ３２で直流成分だ
とＴＲ1 のｈFEが増加し、電流が飽和する。しかし、交
流成分では微弱なためｈFEでの電流は飽和しない。この
ことより、交流成分の光のみ通すことができる。（通過
微分量検出回路） また、定電流回路と通過微分量検出回路により低消費電
流化が可能となる。その時の電気回路図を図１０に示
す。
【００１９】さらに、低消費電力にするためＭＯＳによ
る光電変換半導体装置の電気回路を示す。図１１は、Ｍ
ＯＳの場合であるが、ＭＯＳ1 のゲート電極にコンデン
サを負荷する。前記したようにコンデンサを用いた場
合、直流分を除外し交流分のみ伝達する。
【００２０】図１２に、交流成分の光の時、電流が流
れ、一定電流により直流成分の光をしぼる電気回路を示
す。この回路には基準電圧部５１とマッチング回路５２
を付加してある。このような電気回路では、低消費電力
で回路を構成できる。
【００２１】
【発明の効果】この発明は、以上説明したような構成に
より下記の効果を有する。 低周波領域でのインピーダンスの増加を外乱の影響除
去に利用できる。 ＰＩＮダイオードの電極とＰＩＮダイオード外の導体
部との結線方式を外部より行うという簡単な方法で外乱
の影響除去に利用できる。 電気回路にキャパシタンスを負荷した構成により、低
周波側のインピダンスを増加させることにより外光の影
響を受けずに作動できる。
【図面の簡単な説明】
【図１】本発明によるＰＩＮダイオードの１実施例を示
す模式的断面図である。
【図２】本発明のＰＩＮダイオードのインピーダンス−
周波数特性図である。
【図３】従来のＰＩＮダイオードを示す断面図である。
【図４】本発明の素子を示す説明図である。
【図５】本発明の１チップによる接続法を示す断面図で
ある。
【図６】本発明の１チップによる接続法を示す回路図で
ある。
【図７】本発明のＡｌ配線による素子の平面図である。
【図８】本発明の電気回路を示すブロック図である。
【図９】本発明のバイポーラによる電気回路を示すブロ
ック図である。
【図１０】本発明の低消費電流回路を示すブロック図で
ある。
【図１１】本発明のＭＯＳによる電気回路を示すブロッ
ク図である。
【図１２】本発明の基準電圧回路、マッチング回路を付
加した時のロック図である。
【符号の説明】
１ Ｎ- 型半導体基板 ２ Ｐ+ 型不純物領域 ３ 裏面のＮ+ 型不純物領域 ４ Ｎ+ 型不純物領域 ５ アノード電極 ６ カソード電極 ７、８ 外囲器の導体部 ９、１１ ワイヤボンディング １０ 導電接着剤 ２０ 本発明のＰＩＮダイオードのインピーダンス曲線 ２１ 従来のＰＩＮダイオードのインピーダンス曲線 ３０ ＰＩＮダイオード ３１ コンデンサ ３２ バイポーラトランジスタ ３３ ＭＯＳトランジスタ ４０ 絶縁膜 ４１ Ｐウェル ４２ アルミニウム電極 ４３ ポリシリコンゲート ５０ ＣＭＯＳ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 健二 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板に第２導電型の
    不純物領域と第１導電型の不純物領域と電極を有する光
    電変換半導体装置において、第１導電型の不純物領域の
    電極と外部接続端子を金属線により接続し、第２導電型
    の不純物領域の電極と外部接続端子を金属線により接続
    することを特徴とする光電変換半導体装置。
  2. 【請求項２】 請求項１記載の光電変換半導体装置にお
    いて、金属線がボンディングワイヤーであることを特徴
    とする光電変換半導体装置。
  3. 【請求項３】 第１導電型の半導体基板に第２導電型の
    不純物領域と第１導電型の不純物領域と電極を有する光
    電変換半導体装置において、出力端子に容量成分を直列
    に有することを特徴とする光電変換半導体装置。
JP6233872A 1994-09-28 1994-09-28 光電変換半導体装置 Pending JPH0897446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6233872A JPH0897446A (ja) 1994-09-28 1994-09-28 光電変換半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6233872A JPH0897446A (ja) 1994-09-28 1994-09-28 光電変換半導体装置

Publications (1)

Publication Number Publication Date
JPH0897446A true JPH0897446A (ja) 1996-04-12

Family

ID=16961898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6233872A Pending JPH0897446A (ja) 1994-09-28 1994-09-28 光電変換半導体装置

Country Status (1)

Country Link
JP (1) JPH0897446A (ja)

Similar Documents

Publication Publication Date Title
US4490735A (en) Monolithic input stage of an optical receiver
KR920010314B1 (ko) 반도체 장치
FR2756679A1 (fr) Dispositif de redressement de tension a composants integres
JP3369391B2 (ja) 誘電体分離型半導体装置
US3324297A (en) Radiation-sensitive semi-conductor device having a substantially linear current-voltage characteristic
US3748547A (en) Insulated-gate field effect transistor having gate protection diode
US2595496A (en) Cascade-connected semiconductor amplifier
JP2008117962A (ja) 半導体リレー
US5514838A (en) Circuit structure with non-migrating silver contacts
JPH0897446A (ja) 光電変換半導体装置
US3119072A (en) Rectifying circuits
US5032885A (en) Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element
GB967365A (en) Semiconductor devices
US3582830A (en) Semiconductor device intended especially for microwave photodetectors
JPH0864857A (ja) 光電変換半導体装置
JP2995778B2 (ja) 集積回路
EP0395862A2 (en) Semiconductor device comprising a lead member
JPH07273370A (ja) 光半導体装置
JPS6348869A (ja) 半導体装置
JPS61172376A (ja) 半導体装置
JPH1174367A (ja) 半導体装置及び増幅器
US3242016A (en) Rectifying devices
JPH02294070A (ja) 受光素子内蔵集積回路装置
JPH07106524A (ja) 半導体集積回路装置
JPS63280463A (ja) 半導体装置