JPH0897258A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0897258A
JPH0897258A JP22829494A JP22829494A JPH0897258A JP H0897258 A JPH0897258 A JP H0897258A JP 22829494 A JP22829494 A JP 22829494A JP 22829494 A JP22829494 A JP 22829494A JP H0897258 A JPH0897258 A JP H0897258A
Authority
JP
Japan
Prior art keywords
identification data
semiconductor device
wafer
semiconductor
electrical characteristics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22829494A
Other languages
English (en)
Inventor
Toshiaki Komoto
敏明 弘本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP22829494A priority Critical patent/JPH0897258A/ja
Publication of JPH0897258A publication Critical patent/JPH0897258A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】ウエハ上に形成された半導体装置のうち、必要
な電気的特性の半導体装置のみを選択的(ランク別)に
組立てられるようにすると共に、残ったランクの半導体
装置はその後に組み立てる時まで小型の装置で保管でき
る半導体装置の製造方法を提供することを目的とする。 【構成】ウェハ上に形成された各半導体装置の一部に識
別データ領域を設け、ウェハ状態で測定した各半導体装
置の電気的特性に基づいた識別データ穴をレーザ加工に
より識別データ領域に複数個形成し、ウェハを個々の半
導体チップに分割した後に、識別データを読み取って特
定の識別データの半導体チップのみを組み立て、残った
半導体チップはエキスパンドテープに貼着されたチップ
状態のままで保管した後、必要に応じて識別データを読
み取って組み立てるようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、詳しくは半導体装置を効率よく組み立てるための
製造方法に関する。
【0002】
【従来の技術】従来、ウェハ中に形成された半導体装置
を組み立てる場合には、ウェハ状態で各半導体装置の電
気的特性を測定し、不良の半導体装置にはインクでマー
キングを行い、インクを乾燥させた後、半導体装置をダ
イシング工程と言われる工程により分割し、エキスパン
ド工程と言われる工程により各半導体装置を分離して、
マーキングのない半導体装置(良品)のみをピックアッ
プして組み立てることにより、個々の半導体装置を得て
いた。
【0003】図3はウェハ上の半導体装置の中で特性不
良の半導体装置を識別表示する従来の方法を示す。ウェ
ハ1上に半導体装置1aが格子状に形成され、図示しな
い半導体装置の測定装置により電気的特性を測定して、
所定の電気的特性を得られなかった半導体装置1aは不
良品とされる。不良品の半導体装置1aには先端からイ
ンクの出るマーキング装置3により不良マーク3aが付
けられ、ウェハ1上の各半導体装置1aの電気的特性を
測定し終えた後、不良マーク3aは乾燥されて定着す
る。
【0004】その後、ウェハ1上の半導体装置1aのチ
ップサイズに合わせて縦横に溝を切るダイシング(スク
ライブとも言う)を行い、伸張性のあるテープ(エキス
パンドテープ)に貼着した状態で上方よりローラを押し
当てて溝部を破砕して個々の半導体チップ1aに分割
し、更にこの状態のエキスパンドテープを図示しないエ
キスパンド装置を用いて引き伸ばすことにより、個々の
半導体チップ1a間が分離される。個々に分離された半
導体チップ1aのうち、良品と判断された半導体装置1
aは図示しないピックアップ装置により選択されて、半
導体チップ1aを樹脂により封止する組立工程が行わ
れ、最後に再度電気的特性を測定や標印等を行って完成
品の半導体装置となっていた。
【0005】一方、ウェハ1上に形成された半導体装置
1aの電気的特性をウェハ状態で測定する場合には、製
造工程におけるプロセス的ばらつきにより、ウェハ間は
勿論のこと、ウェハ1内においても電気的特性にばらつ
きがあると共に、測定装置のための配線に不要な配線容
量等が付加されて最終製品の特性と完全には一致しない
ことがあるので、ばらつきや測定装置での誤差を考慮し
て緩めのリミットで測定して良品と不良品の判定を行
い、全ての良品の組立を完了した後に、再度電気的特性
を測定して所定の特性の半導体装置を得るようにしてい
る。
【0006】
【発明が解決しようとする課題】図3に示すような半導
体装置の製造方法は、ウェハ1上に形成された個々の半
導体装置1aの電気的特性により良品と不良品とを判定
するだけの場合には問題なかったが、例えば、コンピュ
ータ機器のように、最大限の性能を要求される装置に使
用する場合には、使用されるマイクロコンピュータやメ
モリ等の最高動作速度や消費電流及び入出力特性等の性
能により半導体装置を分類(ランク分け)する必要があ
り、ウェハ状態では製品の仕様に対して充分に余裕のあ
る電気的特性で半導体装置を測定し、良品と判定された
半導体装置を一度全て組み立てた後に、最終的な測定に
より半導体装置をランク分けしなければならなかったの
で、すぐに使用しないランクの半導体装置も多く組み立
てられてしまっていた。
【0007】必要なランク以外の半導体装置は、特性を
維持するため窒素ガス等の雰囲気中で保管するか真空パ
ックして保管する等しておかなければならないので、保
管のために大きな装置及び広い保管場所が必要になると
いう問題が有った。また、形成されたウェハの電気的特
性がばらついている場合や要求される電気的特性が特に
限定されている場合には、すぐに使用される半導体装置
よりも保管される半導体装置の方が多くなってしまう場
合さえあった。
【0008】更に、従来の方法では、インク中の溶剤が
良品の半導体装置上に飛散したり、3a″に示すように
インクが良品の上にたれてしまったりして良品を不良品
と判断してしまったりすると共に、3a′に示すように
マーキングの大きさが小さい場合には不良品を良品とし
てピックアップして組み立ててしまうという問題もあっ
た。
【0009】そこで本発明はこれらの問題を解決し、必
要な電気的特性の半導体装置のみを必要な時に組立てら
れるようにすると共に、残ったランクの半導体装置が必
要になった場合に備えて、他のランクの半導体装置を容
易かつ場所を取らないで保存できるようにする半導体装
置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記の問題を解決するた
めに、請求項1の記載に係わる半導体装置の製造方法
は、ウェハ上に形成された半導体装置において、各半導
体装置の一部に識別データ領域を設け、識別データ領域
にウェハ状態で測定した各半導体装置の電気的特性の測
定結果に基づいた識別データ穴をレーザ加工により複数
個形成し、ウェハを個々の半導体装置に分割した後に半
導体装置の識別データを読み取って、識別データ毎に半
導体装置を選択的に組み立てることを特徴とする。
【0011】
【作用】本発明の製造方法によれば、必要な電気的特性
の半導体装置のみを選択的に組み立てられる。
【0012】
【実施例】以下、本発明の実施例である半導体装置の製
造方法を図1及び図2を参照しながら詳細に説明する。
尚、本明細書では、全図面を通して、同一または同様の
部位には同一の符号を付して説明する。図1は本発明に
おける半導体装置の識別方法を示す説明図であり、図1
(a)はウェハ1上に形成された半導体装置1a内に識
別データ領域4を設けているようす示し、図1(b)は
識別データ領域4を拡大して示し、図1(c)は図1
(b)の識別データ領域4をY1−Y2で切断した場合
の断面を示している。
【0013】図1(a)において、ウェハ1上に格子状
に縦横に形成された半導体装置1aの所定の位置に識別
データ領域4を設けると共に、電気的特性の測定結果に
応じて識別データ領域4内に識別データ穴4bがYAG
レーザ等のレーザを照射することにより形成されてい
る。図1(b)に示す識別データ穴4bは、識別データ
領域4内に半導体装置の配線等を形成するのと同様にし
て形成された3つの認識パターン4aの中央部を、認識
パターン4aを切断する(切断された部分を点線で示
す)ようにレーザ照射して形成している。図1(c)に
おいて識別データ領域4は、シリコン等からなる半導体
基板1bの上部にシリコンの酸化膜等の保護膜1cが形
成され、保護膜1cの上部にアルミニュームやポリサイ
ド等からなる配線層で認識パターン4aが形成され、更
にその上部を保護膜1dが覆うように形成されている。
識別データ穴4bは保護膜1dと共に認識パターン4a
を取り除くように形成されているので、認識パターン4
aと識別データ穴4bとの光の反射率が異なるようにな
っている。従って、識別データを容易に検出することが
でき、半導体装置のランクを判別することができるよう
になっている。
【0014】各半導体素子1aを組み立てる際には、従
来と同様にダイシング(スクライブとも言う)及びエキ
スパンド装置を用いて個々の半導体チップ1a間を分離
した後、上方より光をあてて識別データを読み込み、識
別データに応じて選択的に半導体チップ1aをピックア
ップして組み立てることにより、必要なランクの半導体
チップ1aのみを組立てて出荷することができる。
【0015】また、選択されなかったランクの半導体チ
ップ1aは、品質を維持するため、エキスパンドテープ
に貼着された状態のままで窒素ガス等の雰囲気中で保管
するか真空パックして保管する等すれば良いので、組み
立てた半導体装置を保管する場合に比べて保管のための
装置は大幅に小型で良く、広い保管場所も必要なくな
る。図1の場合は識別パターン4aが3つ有るので、不
良品を含めて8種類の組み合わせをすることができ、各
半導体装置の電気的特性に応じてこの識別データ穴4b
を形成することにより、半導体装置を8種類に分類(ラ
ンク分け)することができるようになっている。2つ以
上の認識パターン4aがあれば同様にランク分けできる
のは勿論である。
【0016】図2は本発明に使用する他の識別データの
形成方法を示す説明図である。図2(a)はウェハ上に
形成された半導体装置の識別データ領域4内に数字や文
字等の識別データ穴4b(図2では数字の3)を連続的
なレーザ照射により形成したようすを示す。図2(b)
は識別データ領域4を図2(a)のY3−Y4で切断し
た場合の断面を示し、図1(c)で示した識別データ領
域4の構造に加えて、第2の識別パターン4cと保護膜
1eが形成されており、識別データ穴4bは上層の識別
パターン4aのみを取り除くように形成されている。
【0017】尚、前述のような識別パターン4a及び4
c等を設けない平坦な識別データ領域4を設け、識別デ
ータ穴4bのみを形成したときの保護膜1cの平坦面と
識別データ穴4bとの光の反射率が異なるのを利用し
て、画像処理技術によりパターン認識して半導体装置を
ピックアップするようにしてもよい。また、図2の場合
には、連続的なレーザ照射でなく、不連続なレーザ照射
により数字や文字等を形成するようにしても良い。
【0018】
【発明の効果】以上に詳細を説明したように本発明によ
れば、必要な電気的特性の半導体装置のみを選択的に組
み立てられるので、すぐには使用としない半導体装置を
も組み立てていた場合に比べて小型の装置で半導体装置
を保管できるようになり、大幅に保管場所を削減できる
という効果がある。また、残ったランクの半導体装置は
所定の状態で保管されているので、半導体装置の品質劣
化を気にすることもなくいつでも組み立てることができ
るという効果を有する。
【図面の簡単な説明】
【図1】 本発明における半導体装置の識別方法を示す
説明図である。 (a)半導体装置内の識別データ領域を示す説明図であ
る。 (b)識別データ領域を拡大して示す説明図である。 (c)識別データ領域の断面を示す説明図である。
【図2】 本発明の他の識別データの形成方法を示す説
明図である。 (a)識別データ領域に形成された識別データを示す説
明図である。 (b)識別データ領域の断面を示す説明図である。
【図3】ウェハ上の半導体装置の中で特性不良の半導体
装置を識別表示する従来の方法を示す説明図である。
【符号の説明】
1 :ウェハ 1a:半導体装置(半導体チップ) 1b:半導体基板 1c:保護膜 3 :マーキング装置 3a、3a′、3a″:不良マーク 4 :識別データ領域 4a:識別パターン 4b:識別データ穴 4c:第2の識別パターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ウェハ上に形成された半導体装置におい
    て、各半導体装置の一部に識別データ領域を設け、前記
    識別データ領域にウェハ状態で測定した前記各半導体装
    置の電気的特性の測定結果に基づいた識別データ穴をレ
    ーザ加工により複数個形成し、前記ウェハを個々の半導
    体装置に分割した後に前記半導体装置の前記識別データ
    を読み取って、前記識別データ毎に前記半導体装置を選
    択的に組み立てることを特徴とする半導体装置の製造方
    法。
JP22829494A 1994-09-22 1994-09-22 半導体装置の製造方法 Pending JPH0897258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22829494A JPH0897258A (ja) 1994-09-22 1994-09-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22829494A JPH0897258A (ja) 1994-09-22 1994-09-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0897258A true JPH0897258A (ja) 1996-04-12

Family

ID=16874216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22829494A Pending JPH0897258A (ja) 1994-09-22 1994-09-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0897258A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069991A (ja) * 2011-09-26 2013-04-18 Mitsubishi Electric Corp 半導体チップテスト方法、半導体チップテスト装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069991A (ja) * 2011-09-26 2013-04-18 Mitsubishi Electric Corp 半導体チップテスト方法、半導体チップテスト装置
US9153502B2 (en) 2011-09-26 2015-10-06 Mitsubishi Electric Corporation Semiconductor chip testing method and semiconductor chip testing device

Similar Documents

Publication Publication Date Title
US7255273B2 (en) Descriptor for identifying a defective die site
JP2000077550A (ja) 半導体パッケ―ジの製造方法
JP2000235636A5 (ja)
JPH0897258A (ja) 半導体装置の製造方法
JPH01212429A (ja) 半導体素子
JPH05326696A (ja) 半導体ウエハー
JPH01194331A (ja) マーキングによるダイボンディング方法
JPH05299484A (ja) 半導体ウェハ
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
JP2003115424A (ja) 半導体装置およびその識別方法、並びに半導体装置の製造装置
JPS6247142A (ja) 半導体装置のマ−キング法
KR910002829B1 (ko) 반도체장치
JP2964522B2 (ja) 半導体ウェハーおよびその製造方法と半導体チップの選別方法
KR100224708B1 (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
JPS58128722A (ja) 半導体ウエハ
JPH0513529A (ja) 半導体集積回路
US7154116B2 (en) Rewiring substrate strip with a number of semiconductor component positions
JPH04171709A (ja) 半導体装置
JPH07135226A (ja) 半導体装置の製造方法
JP2001257264A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
JPH1145839A (ja) 半導体装置及びその製造方法
JP2009272474A (ja) 半導体装置の製造方法
JPS63306635A (ja) 半導体チップのマ−キング法
JPS63237909A (ja) 半導体装置の製造方法
JPS58178530A (ja) 半導体集積回路装置の製造方法