JPH0897246A - 半導体チップのボンディング方法及び加圧ヘッド構造 - Google Patents

半導体チップのボンディング方法及び加圧ヘッド構造

Info

Publication number
JPH0897246A
JPH0897246A JP22927994A JP22927994A JPH0897246A JP H0897246 A JPH0897246 A JP H0897246A JP 22927994 A JP22927994 A JP 22927994A JP 22927994 A JP22927994 A JP 22927994A JP H0897246 A JPH0897246 A JP H0897246A
Authority
JP
Japan
Prior art keywords
semiconductor chip
pressure
pressing
head
pressure head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22927994A
Other languages
English (en)
Inventor
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22927994A priority Critical patent/JPH0897246A/ja
Publication of JPH0897246A publication Critical patent/JPH0897246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体チップをパッケージ基板に実装する半
導体チップのボンディング方法及び加圧ヘッド構造に関
し、半導体チップを配線基板に半導体チップの厚さや配
線基板の厚さのばらつき等に影響されずに確実に接着で
きることを目的とする。 【構成】 配線基板11のパッド11a に仮接着された半導
体チップ12のそれぞれの実装高さに合わせて加圧ヘッド
２の加圧面のセット高さを調節し、次いで前記加圧ヘッ
ドを降下させて前記半導体チップを加圧、加熱して本接
着するか、あるいは加圧ヘッドのそれぞれの加圧力を検
出し、該検出出力を該加圧ヘッドを昇降する昇降手段に
フィードバックして該加圧ヘッドの降下ストロークを増
減制御し所定の加圧力で前記半導体チップを加圧、加熱
して本接着するように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを配線基
板に実装する半導体チップのボンディング方法及び加圧
ヘッド構造に関する。
【０００２】配線基板上に複数の半導体チップを実装し
て半導体アッセンブリを製造する場合、集積度を高める
ため、半導体チップの電極と配線基板のパッドとをワイ
ヤボンディングによらずに直接、導電接着することが多
い。その場合、半導体チップの電極上に金属粒などでな
るバンプを形成しておき、それをボンディング装置のボ
ンディングヘッドで真空吸着し、配線基板との間に絶縁
性接着剤を介在して配線基板のチップ搭載部に位置決め
載置し、続いてそのボンディングヘッドで半導体チップ
を加熱圧着することで接着している。しかし、接着不良
による導電接続不良や接着強度不良などが発生するた
め、接着の信頼性を高めるボンディング方法とその構造
が要望されている。
【０００３】
【従来の技術】図５の要部側面図に示すように、配線基
板11に接着する半導体チップ12は前工程において電極
（図示略）上にバンプ13が形成され、さらに別工程でバ
ンプ先端に熱硬化導電性接着剤（銀ペースト）14を転写
付着しガラス平板に押さえつけて高さを均一にレベリン
グしプレキュアが施されている。
【０００４】一方の配線基板11は別工程において、その
チップ搭載部に補強用の熱硬化絶縁性接着剤（エポキシ
樹脂）15がスクリーン印刷により塗布されている。半導
体チップ12を配線基板11に接着するには、配線基板11を
ボンディング装置21のボンディングステージ21b 上にセ
ットし、ボンディングヘッド21a 先端の真空吸着面に半
導体チップ12を吸着した後、配線基板11のチップ搭載部
のパッド11a に対して位置決めし、ボンディングヘッド
21a を垂直に降ろして半導体チップ12を載置する。ボン
ディングステージ21b は図示しない平行度調節手段によ
り載置面の傾きを自在に調節でき、予め、配線基板11の
チップ搭載部と半導体チップ12とが平行に接着するよう
に調節してある。
【０００５】ボンディングヘッド21a には、図示しない
電熱シーズヒータが内設され所定の温度に自動制御され
ている。また、ボンディングヘッド21a は半導体チップ
12を先端吸着面に真空吸着すると、図示しない平面位置
決め／垂直昇降手段によって所定のチップ搭載部に移動
して位置決めされ、一定の降下ストロークで垂直に降下
し半導体チップ12をそのチップ搭載部に載置する。
【０００６】つづいて、ボンディングヘッド21a から半
導体チップ12に熱伝導し、熱硬化導電性接着剤14及び補
強用の熱硬化絶縁性接着剤15を加圧、加熱し、熱硬化し
た導電性接着剤14でバンプ13とパッド11a とを導電接続
するとともに、熱硬化絶縁性接着剤15で半導体チップ12
を配線基板11に接着・実装している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のボンディング方法によれば、ボンディングステージ
に平行度調節手段があって配線基板のチップ搭載部と半
導体チップとが平行になるようにステージ載置面の傾き
が調節できても、ウェーハの製造ロットにより半導体チ
ップの厚さがばらついていたり、配線基板が多層配線さ
れていてチップ搭載部の厚さが場所によってばらついて
いると、半導体チップの実装高さＨ、即ちステージ載置
面からの半導体チップ表面（ボンディングヘッドに加圧
される面）までの高さがばらつき、同じボンディングヘ
ッドが一率一定の降下ストロークで複数の半導体チップ
を接着すると、ボンディングヘッドの降下ストロークが
ボンディングヘッドの加圧面（吸着面）と半導体チップ
表面との間隔Ｄに一致せず、場所によって加圧力に差が
生じる。
【０００８】そのため、ボンディングヘッドの吸着面と
半導体チップ表面との接触が不十分になって熱伝導が悪
くなり、熱硬化が十分に行われずに接着不良による導電
接続不良や接着強度不良が生じるといった問題があっ
た。
【０００９】上記問題点に鑑み、本発明は半導体チップ
を配線基板に半導体チップの厚さや配線基板の厚さのば
らつきなどに影響されずに確実に接着できる半導体チッ
プのボンディング方法及びその構造を提供することを目
的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体チップのボンディング方法において
は、配線基板のパッドに仮接着された半導体チップのそ
れぞれの実装高さに合わせて加圧ヘッドの加圧面のセッ
ト高さを調節し、次いで加圧ヘッドを降下させて半導体
チップを加圧、加熱して本接着するように構成する。
【００１１】あるいは、加圧ヘッドのそれぞれの加圧力
を検出し、該検出出力を該加圧ヘッドを昇降する昇降手
段にフィードバックして該加圧ヘッドの降下ストローク
を増減制御し所定の加圧力で前記半導体チップを加圧、
加熱して本接着するように構成する。
【００１２】また、前記方法による半導体チップの加圧
ヘッド構造は、サーボモータと加圧ヘッドとが配線基板
のチップ搭載部に仮接着される半導体チップのそれぞれ
に対応して配設されており、加圧ヘッドは、サーボモー
タの回転軸に螺合され且つ正転／逆転に追動して昇降す
るセット高さ調節手段と、このセット高さ調節手段に取
着されて昇降し且つ所定温度に制御されて半導体チップ
を加圧、加熱する加圧部とを備え構成する。
【００１３】あるいは、前記方法による半導体チップの
加圧ヘッド構造は、サーボモータの回転軸と加圧部との
間に圧力検出手段を備えてなり、圧力検出手段は、加圧
部が半導体チップを押圧する加圧力を検出して該サーボ
モータにフィードバックし、加圧部の加圧面のセット高
さが半導体チップのそれぞれの実装高さに合わせて調節
されるように構成する。
【００１４】
【作用】加圧ヘッドにセット高さ調節手段を付設するこ
とにより、セット高さ調節手段を伸縮してそれ自体の全
長を調節することで、半導体チップの厚さ及び配線基板
の各チップ搭載部の厚さのばらつきに応じて補正し、加
圧ヘッドの加圧面と半導体チップ表面との間隔Ｄを加圧
ヘッドの降下ストロークに一致させることができるた
め、どこのチップ搭載部にある半導体チップに対しても
一率一定の加圧力で加圧することができる。
【００１５】あるいは、加圧ヘッドにロードセルのよう
な圧力検出手段を付設することにより、加圧ボンディン
グ中の実際の加圧力を加圧力検出手段で検出し、圧力検
出手段の電気出力を加圧ヘッドを昇降する昇降手段にフ
ィードバックすることで、例えば、サーボモータの回転
により昇降する加圧部の降下ストロークを実際の加圧力
に応じて増減することができる。加圧力が高ければ降下
ストロークを小さくし、逆に低ければ大きくして一定の
加圧力に自動調節することができるため、どこのチップ
搭載部においても一率一定の加圧力で加圧することがで
きる。
【００１６】上記、いずれの場合も、場所によって半導
体チップの厚さ及び配線基板の各チップ搭載部の厚さが
ばらついていても、どの半導体チップに対しても加圧ヘ
ッドの加圧力を一率一定にできるため、各半導体チップ
と確実に接触して熱伝導が十分に行われる。したがっ
て、接着剤の熱硬化が十分に行われ、接着不良による導
電接続不良や接着強度不良の発生をなくすことができ
る。
【００１７】
【実施例】以下、図面に示した実施例に基づいて本発明
の要旨を詳細に説明する。なお、従来の図５と同じ構成
部品には同一符号を付している。
【００１８】本発明の半導体チップのボンディング方法
は、半導体チップの仮接着工程と本接着工程とに分かれ
る。先ず、仮接着工程においては、従来のボンディング
装置を用いる。ボンディングヘッドにより複数の半導体
チップを配線基板の複数のチップ搭載部に個々に載置し
仮接着する。
【００１９】即ち、図１の仮接着工程の要部側面図（仮
接着中の状態を示す）に示すように、ボンディングステ
ージ21b 上に配線基板11を位置決めセットする。他方、
ボンディングヘッド21a 先端の吸着面に真空吸着した半
導体チップ12を配線基板11のチップ搭載部に形成したパ
ッド11a に対し位置決めし、ボンディングヘッド21aを
降ろして半導体チップ12をチップ搭載部に載置し軽く押
圧することにより、配線基板11に予め、塗布してある補
強用の熱硬化絶縁性接着剤15の粘性で半導体チップ12を
チップ搭載部に仮接着する。
【００２０】なお、半導体チップ12の図示しない電極に
形成したバンプ13には、従来と同じように熱硬化導電性
接着剤14が転写付着され、その高さをレベリングしてプ
レキュアが施されており、仮接着時、チップ搭載部のパ
ッド11a は熱硬化導電性接着剤14を介して当接状態にあ
る。また、この仮接着工程ではボンディングヘッド21a
による加熱は行わず、両接着剤14,15 の熱硬化は行わな
い。
【００２１】つぎの本接着工程は、本発明のマルチ加圧
装置を用いて行う。これを以下第１、第２、第３の実施
例に基づき説明する。なお、マルチ加圧装置はそれぞれ
複数の加圧ヘッドを備えているが、各図はその中の１個
の加圧ヘッドを示す。
【００２２】本接着工程の第１実施例においては、図２
の要部側面図に示すように、マルチ加圧装置は、加圧装
置本体１に複数の加圧ヘッド２を配線基板11のチップ搭
載部に仮接着された半導体チップ12のそれぞれに対応し
て配設する。
【００２３】この加圧ヘッド２は、複数のサーボモータ
2aと、このサーボモータ2aのそれぞれの回転軸先端のね
じ部2a-1に、上端に設けたねじ孔を螺合し且つ加圧装置
本体１に一体取着した固定部材1aによって回り止めされ
てサーボモータ2aが正逆回転すると、ねじのリードによ
りねじ孔を進退（昇降）する昇降手段を有するセット高
さ調節手段2b、例えばＪＩＳ規格のＢ7504に準じたマイ
クロメータヘッドと、このマイクロメータヘッド2bのス
ピンドル2b-1の下端に結合されて、所定温度に制御され
る電熱シーズヒータ2c-1をそれぞれに内設した複数の加
圧部2cとで構成する。
【００２４】先ず、本接着に先立ち、配線基板11のパッ
ド11a に仮接着された半導体チップ12のそれぞれの実装
高さに合わせて加圧部2cの加圧面のセット高さを調節す
る。即ち、マイクロメータヘッド2bのシンブル2b-2を手
回ししながら加圧部2cの加圧面2c-2を半導体チップ12の
上面に接触させ、そこから目盛り2b-4を見ながらシンブ
ル2b-2を逆手回しして加圧ヘッド２の加圧面2c-2と半導
体チップ12表面との間隔Ｄを所定値、例えば２ｍｍにし
てロックナット2b-3でロックする。
【００２５】これにより、各半導体チップ12毎の実装高
さＨのばらつき、即ち半導体チップ12のそれぞれの厚さ
のばらつき及び配線基板11のチップ搭載部のそれぞれの
厚さのばらつきを補正し、すべての半導体チップ12に対
応する加圧ヘッド２の加圧面2c-2のセット高さを間隔Ｄ
に一致させることができる。
【００２６】つぎに、すべてのサーボモータ2aを駆動
し、それぞれの加圧部を間隔Ｄの同じ降下ストロークで
降ろし、すべての半導体チップ12を一括で加圧、加熱
し、配線基板11のパッド11a と接触状態にある熱硬化導
電性接着剤14及び補強用の熱硬化絶縁性接着剤15を熱硬
化し、正式に本接着する。
【００２７】このように、セット高さ調節手段（マイク
ロメータヘッド）自体の長さ（高さ）を伸縮し半導体チ
ップのそれぞれの実装高さに合わせて補正し、すべての
加圧面のセット高さを間隔Ｄに一致させ、加圧部を間隔
Ｄの同一降下ストロークで降下することにより、各半導
体チップに対する加圧力を一率一定にできるため、各半
導体チップと確実な接触が保たれ、どこのチップ搭載部
の半導体チップに対しても熱伝導が十分に行われる。し
たがって、接着剤の熱硬化が十分に行われて接着不良に
よる導電接続不良や接着強度不良をなくすことができ
る。
【００２８】つぎに、本接着工程の第２実施例を、図３
の要部側面図を用いて説明する。この第２実施例のマル
チ加圧装置は、前記第１の実施例と同じように加圧装置
本体１に複数の加圧ヘッド２、即ち2-1 を配線基板11の
チップ搭載部に仮接着された半導体チップ12のそれぞれ
に対応して配設するが、図２のセット高さ調節手段2bの
替わりに圧力検出手段2dを備える点が異なる。
【００２９】この第２の実施例の加圧ヘッド2-1 は、サ
ーボモータ2aと、このサーボモータ2aの回転軸と加圧部
2cとの間にあって半導体チップ12の押圧するときの加圧
力を検出して電気出力に変換する圧力検出手段2d、即ち
ロードセルと、このロードセル2dの検出出力を受けて加
圧部2cの降下ストロークを増減し所定の加圧力になるよ
うにサーボモータ2aにフィードバックし正転／逆転駆動
するモータ駆動制御回路とで構成する。
【００３０】なお、ここで用いるロードセル2dは、圧力
を受けて変形する弾性体（起歪体）に電気抵抗歪みゲー
ジ（例えば、金属抵抗歪みゲージ）をはり付けた公知の
荷重トランスジューサである。
【００３１】このように、加圧部の実際の加圧力を検出
して加圧部を昇降するサーボモータにフィードバックし
降下ストロークを増減調節することにより、各加圧部の
加圧力を一定にできるため、上記第１実施例と同じよう
に半導体チップとの接触が確実に保持され、どの半導体
チップに対しても熱伝導が十分に行われるため、接着剤
の熱硬化が十分に行われて接着不良による導電接続不良
や接着強度不良をなくすことができる。
【００３２】さらに、本接着工程の第３実施例を、図４
の要部側面図を用いて説明する。この第３実施例のマル
チ加圧装置は、第１実施例と第２実施例とを組み合わせ
構成する。なお、同一部品には同一符号を付してその機
能の詳細説明を省略する。
【００３３】即ち、仮接着された複数の半導体チップ12
のそれぞれに対応し加圧装置本体１に取着する加圧ヘッ
ド２、即ち2-2 は、サーボモータ2aと、このサーボモー
タ2aの回転軸先端のねじ部2a-1に螺合連結し且つ加圧装
置本体１に一体取着された固定部材1aに回り止めされる
ことによりサーボモータ2aの正逆回転にしたがって一定
のストロークで昇降するロードセル2dと、このロードセ
ル2dに取着するセット高さ調節手段（マイクロメータヘ
ッド) 2bと、このマイクロメータヘッド2bのスピンドル
2b-1に取着する加圧部2cと、モータ駆動制御回路2eとで
構成する。
【００３４】このように構成することにより、第１実施
例と同様の方法により、高さ調節手段自体を伸縮し半導
体チップの実装高さのばらつきを略々補正するだけで、
加圧部の実際の加圧力を検出してサーボモータにフィー
ドバックし、加圧部の降下ストロークを増減制御するこ
とにより、各加圧部の加圧力を一定にできるため、上記
実施例と同じ作用、効果を奏する。
【００３５】
【発明の効果】以上、詳述したように本発明によれば、
半導体チップの実装高さのばらつきに影響されることな
く半導体チップを配線基板に確実に接着できるため、接
着の信頼度が向上し品質の高いＬＳＩなどの半導体装置
を製造することができるといった産業上極めて有用な効
果を発揮する。
【図面の簡単な説明】
【図１】 本発明による仮接着工程の要部側面図
【図２】 本発明による本接着工程の第１実施例の要部
側面図
【図３】 本発明による本接着工程の第２実施例の要部
側面図
【図４】 本発明による本接着工程の第３実施例の要部
側面図
【図５】 従来技術による要部側面図
【符号の説明】
11 配線基板 11a パッド 12 半導体チップ ２ 加圧ヘッド 2a サーボモータ 2b セット高さ調節手段（マイクロメータヘッド） 2c 加圧部 2d 圧力検出手段（ロードセル）

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 配線基板のパッドに仮接着された半導体
    チップのそれぞれの実装高さに合わせて加圧ヘッドの加
    圧面のセット高さを調節し、次いで前記加圧ヘッドを降
    下させて前記半導体チップを加圧、加熱して本接着する
    ことを特徴とする半導体チップのボンディング方法。
  2. 【請求項２】 前記加圧ヘッドのそれぞれの加圧力を検
    出し、該検出出力をフィードバックして所定の加圧力に
    なるように該加圧ヘッドの降下ストロークを増減制御す
    ることを特徴とする請求項１記載の半導体チップのボン
    ディング方法。
  3. 【請求項３】 加圧ヘッドが配線基板のチップ搭載部に
    仮接着された半導体チップのそれぞれに対応して配設さ
    れており、 前記加圧ヘッドは、サーボモータと、該サーボモータの
    回転軸に上端が螺合され正転／逆転に追動するセット高
    さ調節手段と、該セット高さ調節手段の下端に取着され
    加圧面のセット高さが調節された状態で共に昇降し且つ
    所定温度に制御されて前記半導体チップを加圧、加熱す
    る加圧部とを備えてなることを特徴とする半導体チップ
    の加圧ヘッド構造。
  4. 【請求項４】 前記サーボモータの回転軸と前記加圧部
    との間にあって該加圧部が半導体チップを押圧する加圧
    力を検出する圧力検出手段と、該圧力検出手段の検出出
    力を受けて前記サーボモータの回転をフィードバック制
    御するモータ駆動制御回路とを備えてなり、 前記加圧部の加圧面の降下ストロークが半導体チップの
    それぞれの実装高さに合わせて自動的に調節されること
    を特徴とする請求項３記載の半導体チップの加圧ヘッド
    構造。
JP22927994A 1994-09-26 1994-09-26 半導体チップのボンディング方法及び加圧ヘッド構造 Pending JPH0897246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22927994A JPH0897246A (ja) 1994-09-26 1994-09-26 半導体チップのボンディング方法及び加圧ヘッド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22927994A JPH0897246A (ja) 1994-09-26 1994-09-26 半導体チップのボンディング方法及び加圧ヘッド構造

Publications (1)

Publication Number Publication Date
JPH0897246A true JPH0897246A (ja) 1996-04-12

Family

ID=16889630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22927994A Pending JPH0897246A (ja) 1994-09-26 1994-09-26 半導体チップのボンディング方法及び加圧ヘッド構造

Country Status (1)

Country Link
JP (1) JPH0897246A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100357881B1 (ko) * 1999-03-09 2002-10-25 앰코 테크놀로지 코리아 주식회사 반도체 장치의 제조장비 및 그 제어방법
JP2007128982A (ja) * 2005-11-01 2007-05-24 Nec Corp 半導体バンプ接続構造体及びその製造方法
JP2012114382A (ja) * 2010-11-29 2012-06-14 Alpha- Design Kk ボンディング装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100357881B1 (ko) * 1999-03-09 2002-10-25 앰코 테크놀로지 코리아 주식회사 반도체 장치의 제조장비 및 그 제어방법
JP2007128982A (ja) * 2005-11-01 2007-05-24 Nec Corp 半導体バンプ接続構造体及びその製造方法
JP2012114382A (ja) * 2010-11-29 2012-06-14 Alpha- Design Kk ボンディング装置

Similar Documents

Publication Publication Date Title
US6981317B1 (en) Method and device for mounting electronic component on circuit board
US10199349B2 (en) Mounting device and mounting method
JP2005093838A (ja) 半導体集積回路装置の製造方法
JP6931311B2 (ja) 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
JP3030201B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
US20190311964A1 (en) Method for manufacturing semiconductor device, and mounting device
JP6639915B2 (ja) 半導体実装装置および半導体実装方法
JP2000286297A (ja) 電子部品の実装方法及びその装置
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
JP2003115510A (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
JPH0897246A (ja) 半導体チップのボンディング方法及び加圧ヘッド構造
JP2000286298A (ja) 電子部品の実装方法及びその装置
JPH08293525A (ja) リード付き基板の接合方法
JP4943936B2 (ja) 電子部品の実装装置及び実装方法
JPH1167842A (ja) 電子部品の実装装置および実装方法
JP7268929B2 (ja) 実装装置及び実装方法
JP4796610B2 (ja) 半導体集積回路装置の製造方法
JP3780214B2 (ja) Ｉｃの加圧圧着方法
EP3841609A1 (en) Profiled thermode
JP4768188B2 (ja) チップ実装方法および装置
WO2016125763A1 (ja) 実装装置および実装方法
JP3914332B2 (ja) 半導体装置の製造方法
JPH08320498A (ja) 液晶表示パネルの端子接続構造
JP2003133707A (ja) 電子部品の装着方法及び装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021022