JPH0896701A - 電界放出型装置及びその製造方法 - Google Patents

電界放出型装置及びその製造方法

Info

Publication number
JPH0896701A
JPH0896701A JP25434194A JP25434194A JPH0896701A JP H0896701 A JPH0896701 A JP H0896701A JP 25434194 A JP25434194 A JP 25434194A JP 25434194 A JP25434194 A JP 25434194A JP H0896701 A JPH0896701 A JP H0896701A
Authority
JP
Japan
Prior art keywords
electrode
hole
field emission
cathode
central axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25434194A
Other languages
English (en)
Other versions
JP3304645B2 (ja
Inventor
Takayuki Hirano
貴之 平野
Tatsuya Sasaoka
龍哉 笹岡
Hidetoshi Watanabe
英俊 渡辺
Naoko Takeda
直子 武田
Yuichi Iwase
祐一 岩瀬
Eisuke Negishi
英輔 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25434194A priority Critical patent/JP3304645B2/ja
Publication of JPH0896701A publication Critical patent/JPH0896701A/ja
Application granted granted Critical
Publication of JP3304645B2 publication Critical patent/JP3304645B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 基板24上に、第一の絶縁層28、下地膜27、カ
ソード電極17、第二の絶縁層18、下地膜29及びゲート電
極19が順次被着している。そして、ゲート電極19及びそ
の下地膜29にカソードホール20が、第二の絶縁層18に貫
通孔18aが、中心軸線を一致して形成され、カソード電
極17上の貫通孔18a内に略円錐台形を呈するエミッタコ
ーン21が形成されて背面パネル16を構成する。貫通孔18
aの周面の下端17a、上端19bの半径a、bとカソード
ホール20の半径rとの関係は、 0.20≦(a−r)/r≦1.00,0.20≦(b−r)/r≦
1.00としてある。 【効果】 エミッタコーンの下端と貫通孔の周面の下端
とは充分に離間し、エミッタコーンは所定の形状、寸法
に高精度で形成され、ゲート電極とカソード電極とが短
絡を起こさず、その材料がゲート電極に付着せず、ゲー
ト電極のカソードホール上への突き出る寸法が小さく、
ゲート電極の機械的強度の低下に伴う破損が防止され
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電界放出型装置及びそ
の製造方法に関し、例えば、電界放出型表示装置(FE
D:Field Emission Display)及びその製造方法に関す
る。
【0002】
【従来の技術】FEDは、絶縁層を挟んで互いに交差す
るように帯状に配されたゲート電極とカソード電極とを
有する。上記交差部分には、ゲート電極にカソードホー
ルと呼ばれる貫通孔が多数設けられ、このカソードホー
ルの直下の絶縁層部分にはカソードホールに連通する貫
通孔が設けられている。そして、絶縁層の貫通孔には、
カソード電極上に略円錐形を呈する電界放出型カソード
(エミッタコーン)が形成されている。
【0003】表示に当たっては、選択された電極交差部
分にて、ゲート電極に正の電圧を、カソード電極に負の
電圧を印加することにより、エミッタコーンの頂点から
電子を放出させ、螢光パネル上にゲート電極と平行に配
された透明電極に放出電子を到達させて螢光体を励起
し、これを発光させて表示を行う。このような機構か
ら、エミッタコーンは、形状、寸法、特に頂点が鋭いこ
とと高さの寸法精度が高いこととが、良好な表示をする
ために必要である。
【0004】ゲート電極のカソードホール及び絶縁層の
貫通孔は、フォトリソグラフィの手法によって形成され
る。特開昭62−172631号公報には、ゲート電極
のカソードホール形成は六弗化硫黄(SF6 )のプラズ
マを利用した反応性イオンエッチングにより、絶縁層の
貫通孔形成は弗化水素酸と弗化アンモニウムとからなる
エッチング溶液によるウエットエッチングにより、夫々
形成することが開示されている。
【0005】反応性イオンエッチングは指向性の強い異
方性エッチングであり、ウエットエッチングは指向性の
実質的にない等方性エッチングである。このため、図20
に示すカソードホール40は高い寸法精度を以て形成され
るが、図21に示す絶縁層38の貫通孔38aは下方が急激に
縮径する彎曲した周面となるように形成される。これら
の図中、44は基板、48は第一の絶縁層、37はカソード電
極、39はゲート電極、50はレジストマスクである。
【0006】第二の絶縁層38は、厚さが例えば1μm程
度あり、その貫通孔38aは等方性エッチングによってい
るので、形状、寸法の再現性が充分ではない。そのた
め、貫通孔中に次の工程で形成されるエミッタコーン
(放出電極部)は、例えば後に図22によって説明するよ
うに、同図中の41Aのように、円錐形とは可成り異なっ
た形状になり易い。また、貫通孔38aの寸法によっては
(貫通孔とカソードホールとの径の差が僅かである
と)、エミッタコーンの構成部分がゲート電極39のカソ
ードホール40の周面に堆積し、ゲート電極とカソード電
極とが短絡を起こすこともあり得る。
【0007】
【発明が解決しようとする課題】本発明は、上記の事情
に鑑みてなされたものであって、放出電極部の形状、寸
法が高精度を以て再現性良く形成される電界放出型装置
及びその製造方法を提供することを目的としている。
【0008】
【課題を解決するための手段】本発明は、第一の電極
(例えば後述のカソード電極17)と開口(例えば後述の
カソードホール20)が形成された第二の電極(例えば後
述のゲート電極19)とが絶縁体(例えば後述の第二の絶
縁層18)を介して互いに対向し、この絶縁体に設けられ
かつ前記開口に中心軸線(例えば後述の中心軸線CL)
を一致して連通する貫通孔(例えば後述の貫通孔18a)
内に、前記第一の電極に接して、エネルギー粒子(例え
ば後述の電子e)を放出する放出電極部(例えば後述の
エミッタコーン21)が形成された構造物を有する電界放
出型装置において、前記貫通孔の周囲に存在する前記絶
縁体の内周面が前記第一の電極及び前記第二の電極に夫
々接する第一の端部(例えば後述の端部17a)及び第二
の端部(例えば後述の端部19b)から前記中心軸線迄の
距離(例えば後述のa、b)が、いずれも、前記開口に
面する前記第二の電極の内周面から前記中心軸線迄の距
離(例えば後述のr)に較べて、前記第二の電極の前記
内周面と前記中心軸線との距離の20%〜100 %だけ大き
いことを特徴とする電界放出型装置に係る。
【0009】なお、本発明において上記電界放出装置と
は、上記エネルギー粒子を放出する装置のみならず、こ
のエネルギー放出装置と後述する例えば螢光体パネルと
を組み合わせた表示装置等の装置をも含むものである。
【0010】本発明において、第一の端部及び第二の端
部から中心軸線迄の距離が、いずれも、開口に面する第
二の電極の内周面から前記中心軸線迄の距離に較べて、
前記第二の電極の前記内周面と前記中心軸線との距離の
30%以上大きいことが望ましい。
【0011】また、本発明において、第一の端部及び第
二の端部から中心軸線迄の距離が、いずれも、開口に面
する第二の電極の内周面から前記中心軸線迄の距離に較
べて、前記第二の電極の前記内周面と前記中心軸線との
距離の75%以下大きいことが望ましい。
【0012】また、本発明において、開口及び貫通孔が
断面円形を呈し、放出電極部が略円錐形を呈することが
望ましい。
【0013】また、本発明において、第一及び第二の電
極とこれらの下地層(例えば後述の第一、第二の絶縁層
18、28)との間に、これら下地層との密着性をよくする
層(例えば後述の下地膜27、29)を設けることができ
る。
【0014】更に、本発明は、前述した構造物と、この
構造物に対向して配された螢光体パネルとからなる電界
放出型表示装置として構成することができる。
【0015】本発明はまた、前述した電界放出型装置を
製造するに際し、第二の電極に開口を形成する第一工程
と、この第一工程に続いて絶縁体に貫通孔を形成する第
二工程と、前記絶縁体の前記貫通孔を、前述した各寸法
関係になるように拡張する第三工程と、拡張された前記
貫通孔にて第一の電極上に放出電極部を形成する第四工
程とを有する、電界放出型装置の製造方法をも提供する
ものである。
【0016】本発明の製造方法において、第一工程及び
第二工程を異方性エッチングによって行い、第三工程を
等方性エッチングによって行うことが望ましい。
【0017】上記において、第二工程と第三工程との間
に、前記第二工程で絶縁体の貫通孔内壁面に堆積した重
合物を除去する工程を設けることが望ましい。また、こ
の重合物の除去を、酸素プラズマ処理によって容易に行
うことができる。
【0018】
【実施例】以下、本発明の実施例を説明する。
【0019】図1〜図19は、本発明を高精細カラー電界
放出型表示装置に適用した実施例を示すものである。
【0020】(FEDパネルの概略)先ず、図3及び図
4について、FED(電界放出型ディスプレイ)の構成
を概略的に説明する。
【0021】FEDは、カソードの大きさが数μm以下
程度である微小サイズの所謂スピント(Spindt)型の電
界放出型マイクロカソードを用いて電子を取り出し、こ
れを螢光体面に加速照射することによって発光表示させ
る薄型の平面表示装置である。
【0022】図4に、その一例としての分解斜視図を示
す。このFEDにおいては、例えばR(赤)、G
(緑)、B(青)の三原色の各螢光体素子がITO(In
dium Tin Oxide:インジウム及び錫の混合酸化物)等か
らなる透明電極1R、1G、1Bを介してストライプ状
に配列されてカラー螢光面23が形成された光透過性の螢
光面パネル14と、電界放出型カソード(エミッタコー
ン)21(図3参照)を有する電極構体15が形成された背
面パネル16とがシール材等により気密に封止され、所定
の真空度に保持される。
【0023】背面パネル16は、珪素からなる基板24上
に、第一の絶縁層28、カソード電極17、第二の絶縁層1
8、ゲート電極19がこの順に被着してなっている。第
一、第二の絶縁層28、18は二酸化珪素(SiO2 )から
なり、電極17、19及びエミッタコーン21は珪化タングス
テン(WSiX )からなっている。電極17、19は、絶縁
層28、18との密着性を良好にするために、夫々下地膜2
7、29(図1参照)を設けることができる。この場合、
下地膜27、29は、燐をドープした非晶質珪素によって構
成するのが好適であるが、これらは本発明に必須不可欠
なものではない。
【0024】螢光面パネル14と背面パネル16とは、その
間隔を一定に保持するために所定の高さの柱(所謂ピラ
ー)10を介して封止される。このピラー10は、三原色の
螢光体素子R、G、Bからなるトリオ間に設けられてい
る。
【0025】電極構体15は、背面パネル16の内面上に例
えば図4において、x軸で示す方向に延長する帯状のカ
ソード電極17がストライプ状に平行に配列され、これら
のカソード電極17上に第二の絶縁層18を介してカソード
電極17の延長方向と略直交するy軸方向に、帯状のゲー
ト電極19がストライプ状に平行に配列されたものであ
る。
【0026】そして、各カソード電極17とゲート電極19
との互いの交差部22には、螢光面におけるR、G、Bで
示す三原色の各螢光体素子に対応するように、所定の開
口幅wを有するカソードホール20が例えば複数個開けら
れている。これらのカソードホール20下の第二の絶縁層
に形成された貫通孔18a内においてカソード電極17上
に、例えば図3にその要部の概略的拡大斜視図を示すよ
うに、円錐状のエミッタコーン21が夫々被着形成されて
電極構体15が構成されている。
【0027】このFEDによりカラー表示を行う方法と
しては、選択された交差部22の各カソードと一色の螢光
体とを対応させる方法と、各カソードと複数の色の螢光
体とを対応させる所謂色選別方法がある。この場合の色
選別の動作を図5及び図6を用いて説明する。
【0028】図5において、螢光面パネル10の内面の複
数のストライプ状の透明電極1上には各色に対応する
R、G、Bの螢光体が順次配列されて形成され、各色の
電極は夫々赤色は3R、緑色は3G、青色は3Bの端子
に集約されて導出されている。
【0029】対向する背面パネル16上には、上記したよ
うにカソード電極17及びゲート電極19が直交してストラ
イプ状に設けられ、このカソード電極17−ゲート電極19
間に108〜109 V/mの電界強度を加えると、各電極の
交差部22に形成されたエミッタコーン21から電子eが放
出される。
【0030】一方、透明電極1(即ち、アノード電極)
とカソード電極17との間には 100〜1000Vの電圧を印加
して、電子を加速し、螢光体を発光させる。図5の例に
おいては、赤色螢光体Rにのみ電圧を印加して、電子e
を矢印で示すように加速させた場合を示している。
【0031】このように、三端子化された各色R、G、
Bを時系列で選択することによってカラー表示を行うこ
とができる。各カソード電極列上のある一点のカソー
ド、ゲート及びアノード(螢光体ストライプ)のNTS
C方式での色選別タイミングチャートを図6に示す。
【0032】各カソード電極17を1Hの周期で線順次駆
動させるときに、各色螢光体R、G、Bに対し夫々周期
HのうちH/3ずつ+hVの信号を与える一方、ゲート
信号及びカソード信号をH/3周期でゲート信号として
+αV、カソード信号として−αV〜−βVを同期して
夫々与え、ゲート−カソード間電圧VPP=+2αVのと
きに電子を放出して、H/3毎に選択されるR、G、B
の各螢光体を発光させて色選別を行うことができ、これ
によりフルカラー表示を行うことができる。
【0033】本実施例において注目すべきことは、第二
の絶縁層の貫通孔の寸法を図1に示すようにして背面パ
ネル16を構成していることである。
【0034】カソード電極17上の第二の絶縁層18の断面
円形の貫通孔18aは、第二の絶縁層上のゲート電極19の
断面円形のカソードホール20と中心軸線CLを一致させ
てある。そして、貫通孔18aに臨む第二の絶縁層18の内
周面で、カソード電極17に接する第一の端部17aと中心
軸線CLとの距離a、及び同ゲート電極19に接する第二
の端部19bと中心軸線CLとの距離bは、いずれも、カ
ソードホール20の半径rとの関係を、 0.20≦(a−r)/r≦1.00、 0.20≦(b−r)/
r≦1.00 としている。
【0035】即ち、貫通孔18aの第一の端部17a、第二
の端部19aのカソードホール20の周面からの後退の程度
を、カソードホール半径に対して20%〜100 %としてい
る。貫通孔18aの寸法をこのように設定することによ
り、エミッタコーン21を所定の略円錐形に安定して形成
でき、かつ、エミッタコーン21がカソードホール20にて
ゲート電極19に接触することがない(従って電極17、19
間に短絡が起きない)。
【0036】図22及び図23は、上記の条件から外れた状
態で貫通孔内にエミッタコーンを設ける工程を示し、図
22は(a−r)/rが0.20未満である場合を、図23は
(b−r)/rが0.20未満である場合を示す。
【0037】図21に示したフォトレジスト50を除去し、
真空蒸着によって電界放出型カソードを貫通孔18a内に
形成する。このとき、ゲート電極19上には、蒸着層51が
形成されるが、蒸着層51は、カソードホール20上に次第
に被さるように形成され、遂にはカソードホール20上の
全域にも亘って形成され、蒸着層51に略円錐形の空間51
aが形成される。
【0038】これに伴って、貫通孔18a内に形成される
エミッタコーンは、略円錐形に形成される筈であるが、
(a−r)/rが0.20未満と小さいため、図22に示すよ
うに、エミッタコーンは、カソード電極17上からではな
く、貫通孔18aの傾斜内周面から堆積し始め易くなるた
め、形成されるエミッタコーン41Aは、その高さや形状
にばらつきが生じ易くなる。
【0039】他方、(b−r)/rが0.20未満である
と、図23に示すように、カソードホール20の周面からの
第二の貫通孔の第二の端部19bの後退が僅かになって両
者が近付くため、エミッタコーン41Bを構成する材料が
カソードホール20の内周面にも付着し易く、その結果、
ゲート電極19とカソード電極17とが短絡するようになり
易い。
【0040】(a−r)/r及び(b−r)/rは、い
ずれも0.30以上であることがエミッタコーンを略円錐形
にかつ高い寸法精度で形成することを特に安定してでき
る。また、(a−r)/r及び(b−r)/rは、1.00
を超えて大きくなると、カソードホール上でのカソード
電極の張り出し量が多くなって機械的に弱くなり、製造
過程で破損し易くなる。なお、bをaよりも大きくする
ことは、製造上殆ど不可能である。(a−r)/r及び
(b−r)/rは、0.75以下であることが機械的強度の
上で好都合である。
【0041】次に、(a−r)/r及び(b−r)/r
の値によるエミッタコーンの形状安定性、両電極17、19
間の耐ショート性及び耐破損性に対する影響を、図2
(A)、(B)によって説明する。図中、◎印は理想的
な状態(100個中、形状のバラツキが実質的に無く、短
絡、破損が皆無)を、○印は 100個中98個が形状のバラ
ツキが実質的に無く、かつ短絡、破損を起こさなかった
ことを、△印は 100個中50個が形状のバラツキが実質的
に無く、かつ短絡、破損を起こさなかったことを、×印
は形状にバラツキが明らかに認められ、かつ 100個中70
個が短絡、破損を起こしたことを示している。
【0042】図2の結果から、(a−r)/r及び(b
−r)/rの値は、いずれも0.20〜1.00とするのが良
く、特に0.30〜0.75とするのが好ましいことが理解でき
る。
【0043】次に、ゲート電極にカソードホールを形成
する工程及び第二の絶縁層に貫通孔を設ける工程を、図
7〜図12によって説明する。
【0044】基板として用いる材料には特に限定はない
が、平坦性、平滑性の優れた材料で一般的にガラスや珪
素などが用いられる。本実施例のように、珪素などの導
電性材料を用いる場合、基板とカソード電極との間にこ
れらを絶縁する絶縁分離層(第一の絶縁層)を形成する
必要がある。珪素基板を用いた場合は、基板を熱酸化す
ることによりこの二酸化珪素(SiO2 )の絶縁分離層
を形成できる。ゲート電極及びカソード電極の材料に
は、良好な導電性を持ち、絶縁材料や基板との密着性が
良く、絶縁層とエッチング選択比の大きなものが望まし
い。本実施例では、ライン電極材料には珪化タングステ
ン(WSiX )を用いた。更に燐をドープした非晶質珪
素の膜をWSiX 層とSiO2 絶縁層との間に密着性を
良くするために設けた。
【0045】先ず、図7に示すように、珪素の基板24上
に、熱酸化によって形成された二酸化珪素の第一の絶縁
層28(厚さ 1.0μm)、燐をドープした非晶質珪素の下
地膜27(厚さ 0.2μm)、珪化タングステンの帯状のカ
ソード電極17(厚さ 0.2μm)、二酸化珪素の第二の絶
縁層(厚さ 1.0μm)、下地膜27と同様の下地膜29(厚
さ 0.2μm)、カソード電極17と直交する帯状の珪化タ
ングステンのゲート電極(厚さ 0.2μm)がこの順に被
着してなる積層体を用意し、ゲート電極上にカソードホ
ール形成用のフォトレジスト50を形成する。
【0046】フォトレジスト50は、レジスト層をスピン
コートにより全面に 1.0〜2.0 μmの厚さに塗布し、縮
小露光装置等による露光、現像を行って両電極の交差部
に径0.8μmの開口50aを複数形成してなるものであ
る。
【0047】図中、仮想線で示す30は、エミッタコーン
形成後に、カソード電極19上に堆積した蒸着層(後述の
図14の51)を除去し易くするための厚さ 150nm程度のニ
ッケルの薄膜であり、電界放出型カソード形成後にニッ
ケル薄膜30を溶かして上記蒸着層を除去する。薄膜30は
ニッケルの膜に替えてアルミニウムの膜としても良い。
但し、この薄膜30は、本発明に必須不可欠なものではな
い。
【0048】次に、図8に示すように、フォトレジスト
の開口50aの形状に、ゲート電極19及びその下地膜29
を、垂直性の良い(指向性の強い)異方性エッチングに
よりエッチングしてカソードホール20を形成する。この
エッチングは、反応ガスとして塩素と酸素との混合ガス
を使用しての反応性イオンエッチング法によることがで
きる。
【0049】次に、同じフォトマスクをその儘使用し、
図9に示すように、第二の絶縁層18を異方性ドライエッ
チングによってエッチングし、カソード電極17に至る迄
の貫通孔18bを形成する。このエッチングは、CHF3
とCH2 2 との混合ガスを反応ガスとして使用する反
応性イオンエッチング法によって行う。このエッチング
で、貫通孔18bの内面に有機ポリマーが堆積してなる重
合物の堆積層60が生成する。
【0050】上記2つのエッチングでは、カソードホー
ル20及び第二の絶縁層18に後に形成する貫通孔18a(図
1、図11参照)を垂直性良く形成すること、及び被エッ
チング材料とフォトレジストとのエッチングの選択比が
大きいことが望ましい。
【0051】次に、前記の重合物堆積層60を酸素プラズ
マにより、図10に示すように除去する。なお、この酸素
プラズマ処理に際しては、ゲート電極が存在しない箇所
では第二の絶縁層18の表面が露出しているので、後述の
等方性エッチングにおける第二の絶縁層18の表面を保護
するために、フォトレジスト50はその儘残しておくこと
が望ましい。
【0052】次に、等方性エッチングによって第二の絶
縁層18の貫通孔18bを半径方向に前述した寸法(a、b
とrとの関係)に拡張し、図11に示す貫通孔18aとす
る。この等方性エッチングは、弗酸に緩衝剤として弗化
アンモニウムを添加したエッチング液によるウエットエ
ッチングや、等方性ドライエッチング(例えば円筒形プ
ラズマエッチング)によって達成でき、貫通孔18aの径
を所望の任意の径に選択できる。
【0053】次に、フォトレジスト50を除去して図12の
状態とし、次いで第二の絶縁層18の貫通孔内にエミッタ
コーンを形成する。エミッタコーンの形成は、例えば真
空蒸着法その他の堆積法によって行うことができる。こ
の例では、エミッタコーンの材料をモリブデンとし、真
空蒸着法によってエミッタコーンを形成した。
【0054】先に、図22、図23によって説明したよう
に、ゲート電極上にもエミッタコーン材料が堆積し、遂
にはエミッタコーン材料がカソードホール上をも含めて
ゲート電極を覆うようになる。図13はエミッタコーン形
成の初期状態を示している。ゲート電極19上にエミッタ
コーン材料51がカソードホール20の周縁に突き出るよう
に堆積し、これに伴って貫通孔18a内でカソード電極17
上に円錐台形のエミッタコーン下部21aが形成されてい
く。
【0055】上記堆積が進行していくと、遂には図14に
示すように、カソードホール20上をも含めてゲート電極
19上をエミッタコーン材料が覆い、そのカソードホール
上に略円錐形の空間51aが形成される。そしてこの空間
51aに対応してエミッタコーン21がカソード電極17上に
形成される。
【0056】次に、ゲート電極上のエミッタコーン材料
51の層を除去し、図1に示した背面パネル16とする。こ
れは電気分解によって可能である。ゲート電極19上に仮
想線で示すニッケルの薄膜30を設けた場合は、これを電
気化学的に除去することにより、層51を簡単に除去する
ことができる。薄膜30をアルミニウムの薄膜とした場合
は、これを水酸化ナトリウム水溶液で除去することがで
きる。
【0057】ニッケルの薄膜は、カソードホール、第二
の絶縁層の貫通孔の形成後に設けることができる。図15
は、このようにした図12と同様の拡大断面図である。こ
の場合、ニッケル薄膜31は、基板を回転させながら斜め
方向(例えば角度θが15度程度)に蒸着し、ゲート電極
19上にカソードホール20の周縁に僅か突き出るように設
ける。このようにして、この突き出た寸法だけ図1の半
径aを小さくし、エミッタコーンの下端を貫通孔18aの
内周面下端から充分に離間させてエミッタコーンを略円
錐形により安定して形成することができる。図14には、
このようにしてニッケル薄膜31を設けた場合のエミッタ
コーンを仮想線で示してある。
【0058】次に、図4に示した螢光面パネルの製造手
順について説明する。
【0059】先ず、FED用の螢光面パネル14の内面全
面に、例えばITOからなる透明導電層をスパッタ法又
は電子ビーム加熱蒸着法(EB蒸着法)にて被着形成し
た後、この透明導電層上にフォトレジストを全面塗布す
る。次にリソグラフィ技術に基いて、予め作製しておい
たクロムマスクパターン(所定のストライプパターン及
びガード電極パターンを含む)を用い、紫外光によるプ
ロキシミティ露光法又は密着露光法、レーザ露光法、E
B露光法等によりフォトレジストをパターン露光し、現
像、エッチング及びレジスト剥離工程を経て、被電着用
のITO透明電極1R、1G、1B等を形成する。
【0060】次に、上記のように形成されたパネル14に
対し、図16に示す如く、被電着用ストライプ電極1R、
1G、1Bのトリオ間に、真空を支えるためのピラー10
を多層印刷法等により高さ数 100μmに形成する。
【0061】次に、このパネルを図17のように、所要の
色の螢光粉体を分散させた電着槽11に入れ、攪拌子13等
による均一攪拌の下で各色に対応するストライプ状透明
電極に対して順次赤、緑及び青色螢光体の電着を行う。
攪拌子13による場合以外に、攪拌羽根、モータを用いる
ポンプ循環等による攪拌を行ってもよい。
【0062】即ち、先ず、例えば図16に示す如きパネル
を、赤色螢光粉体を分散した電着液12を収容した電着槽
11に入れる。そして、水溶性或いは非水溶性電着液12中
で、螢光体を被着しない電極(この場合1G及び1B)
に、0又はこの螢光体を被着する電極(この場合1R)
とは逆バイアスの電圧を印加する。
【0063】このような透明電極1の形成方法として
は、ストライプ状の透明電極1を順次被着形成した後、
同色に対応する電極同士を共通接続して形成することが
できる。即ち、先ず、ITO等の透明導電層を全面的に
被着した後、全面的にフォトレジストを塗布してストラ
イプ状のクロムマスクパターン等を用いてプロキシミテ
ィ露光法、密着露光法又はステッパー法等により露光し
た後、現像、エッチング及びレジスト剥離工程を経て、
例えば赤、緑及び青に対応して1R、1G及び1Bが順
次形成されたストライプ状の透明電極1を形成する。
【0064】3R、3G及び3Bは夫々赤、緑及び青に
対応して導出される端子を示し、夫々各透明電極1のう
ち一つの電極を他の電極に比し延長して形成することに
よって構成する。この例において、左端から赤、緑及び
青より成る1トリオ毎に各端子を導出させた例である
が、導出位置はこれに限ることなく、またその間隔も2
トリオ毎とする等種々の変形が可能である。
【0065】そして、このように透明電極1が形成され
た螢光面パネル14を、所要の色の螢光粉体を分散させた
電着液12を注入した電着槽11内に図17に示す如く配置し
て、この螢光粉体の色に対応する透明電極1に対して順
次赤、緑及び青の各色螢光体の電着を行う。螢光体とし
ては、例えば赤色としてY2 2 S:Eu,CdS等、
緑色としてZnS:Cu,Al等、青色としてZnS:
Ag,Cl等、また他の色として例えばZnS:Mn、
2 3 :Eu、ZnO:Zn等、溶媒に溶出し易い粉
体を除いて殆どの半導体及び絶縁体を電着法に用いるこ
とができる。図17において58は電着の際に螢光面パネル
上の電極1とは逆の極性とする対極、70Aは電着用の電
源、70B及び70Cは夫々逆バイアス印加用の電源を示
す。
【0066】このような構成において、先ずパネル14を
赤色螢光粉体を分散した電着液12、例えば陰極電着にお
いては電解質として硝酸アルミニウム、硝酸マグネシウ
ム、硝酸ランタニウム、水酸化ナトリウム、水酸化カリ
ウム及び硝酸トリウム等、また分散材としてグリセリ
ン、溶媒としてイソプロピルアルコール、アセトン等を
含む電着液12に入れ、端子3Rを介して第1のストライ
プ状透明電極1Rに負電位(直流電圧)、端子3G、3
Bを介して他のストライプ状透明電極1G、1Bに0又
は正電位(逆バイアス電圧)を印加し、その対極58に正
電位を印加して、電極1R上にのみ赤色螢光粉体を電着
し、赤色螢光膜を形成する。
【0067】その後、ストライプ状透明電極1間及び前
述のピラー10にファンデルワールス力等の非静電的作用
により付着した微量の螢光粉体等を除去するためパネル
14をアルコール等で洗浄し、次いで熱風乾燥する。
【0068】次に、緑色螢光粉体を分散した電着液12に
この螢光面パネル14を入れ、端子3Gを介して緑色に対
応する各透明電極1Gに負電位、他の透明電極1R及び
1Bに0又は正電位(逆バイアス電圧)、更に対極58に
正電位を与えて電極1G上にのみ緑色螢光粉体を電着
し、上述の赤色螢光膜には全く混色なく緑色螢光膜を形
成することができる。この場合も、上記と同様に、アル
コール等で洗浄した後熱風乾燥する。
【0069】更に、パネル14を青色螢光粉体を分散した
電着液12に入れ、端子3Bを介して青色に対応する各透
明電極1Bに負電位、他の透明電極1R及び1Gに0又
は正電位(逆バイアス電圧)、更に対極58に正電位を与
えて電極1B上にのみ青色螢光粉体を電着し、上述の赤
色螢光膜及び緑色螢光膜には全く混色なく青色螢光膜を
形成することができる。この場合も、上記と同様に、ア
ルコール等で洗浄した後熱風乾燥する。
【0070】以上の工程を経て、図19及び図4のよう
に、赤、緑、青色螢光体R、G、Bを幅狭なストライプ
電極1R、1G、1B上に夫々選択的に塗布することが
できる。
【0071】なお、陰極電着においては、水等の電気分
解及び電解質(フリーイオン)の陰極における電気化学
的反応により陰極側に水素等が発生し、ITO膜を還元
させてしまうことがあるが、これは、電着液の前処理
(水分除去は電解処理等によるH2 除去で、Al3+及び
La3+等の電解質フリーイオンの除去は電着液の上澄液
交換等で行う。)によって、これを避けることは可能で
ある。
【0072】上記した工程において、各螢光体の塗膜値
は電着時間、電界強度、螢光体量、攪拌強度等で制御で
き、例えば、48×48mm角の有効画面にあるITOストラ
イプ電極〔ピッチ 330μm、ストライプ幅50μm、スト
ライプ間距離50μm、トリオ(赤、緑、青)間距離80μ
m、ストライプ厚 200〜300nm 、一色あたり 145本、総
計 435本〕に15μmの螢光体を付着させるには、直流電
位が5〜7.5 Vである場合、1〜2分間の電着時間で良
い。
【0073】このように電圧に範囲を持たせているの
は、赤、緑、青を電着塗布する場合、対向電極となる電
極が異なる(電極間距離も変わる)からである。因み
に、赤、緑、青用のストライプ電極1R、1G、1Bの
センター部に赤色螢光体を電着塗布する場合は、相隣り
あう電極、つまり赤、青用ストライプ電極1R、1Bが
対向電極(電極間距離は同一)となるため、夫々の電極
に同じ電位(7.5V前後)をかければ良い。
【0074】その他の色に関しては、電極間距離に応じ
て電位を調整する(最適電界強度に微調整する)ことに
より、電着が精度良く行われる(対向電極にかける電位
差の範囲は電極間距離に応じて異なってくるため、一義
的には決めることができないが、少なくとも 500V以下
であり、好ましくは1〜50Vの範囲である)。
【0075】以上に説明したように、本実施例によれ
ば、FED用の螢光面形成において、選択電極部(被電
着用ストライプ電極)に対して非選択電極(同一平面上
に設定した他の被電着用電極、又は被電着用電極間に予
め設けた電極等であり、これらが対向電極となる。)部
分に直流バイアス電圧を印加・微調制御する電着法を適
用しているので、以下のような顕著な効果が得られる。
【0076】(1)隣合う電極パターン(片側電極パタ
ーンでも良い。)を対向電極として作用させ、ピラー等
の立体的障害物が存在していても、所定の電極上への電
着塗布が可能となり、かつ、真空度を損なわない螢光体
を電着することができる。
【0077】(2)選択電極以外の電極に直流逆バイア
ス電圧を与える(これは、電着に必要な対向電極の電圧
が同時に逆バイアス電圧ともなる。)ことによって、微
細幅、微細ピッチでも混色の発生及び被電着用ストライ
プ電極間等への螢光体付着を防止できる。
【0078】(3)電極がリソグラフィ又は印刷法等で
形成されるために電極間距離の精度が飛躍的に向上する
と共に、直流電圧の微調制御で選択電極部近傍の電界制
御を容易に行え、高精細(狭幅)ストライプ上への螢光
体の均一塗布が可能となる。
【0079】(4)螢光面パネルの同一平面上に選択電
極と対向電極を設置できるので、電着槽、電着装置の薄
型化及び電着液の少量化を実現できる。また、液量の少
量化のために、均一攪拌が容易となる。
【0080】なお、上記したように端子3R、3G、3
Bの如く三端子化処理をすると、R、G、Bのカラー電
着塗布を順次行えることと、FEDとして時系列色選択
によるカラー表示を可能にすることとの双方を実現でき
るので、有利である。
【0081】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【0082】例えば、上述したエミッタコーンや各電極
の材料には、他の適宜の材料を使用して良く、カラーの
種類や個数も任意であって良い。
【0083】なお、本発明はFEDに適用するのに好適
であるが、その他の方式のディスプレイにも適用可能で
あり、その応用範囲は広いものである。
【0084】
【発明の作用効果】本発明は、第一の電極と開口が設け
られた第二の電極との間に、前記開口と中心軸線を一致
して貫通孔を設けた絶縁体が介在していて、前記貫通孔
の周囲に存在する前記絶縁体の内周面が前記第一の電極
及び前記第二の電極に夫々接する第一の端部及び第二の
端部から前記中心軸線迄の距離が、いずれも、前記開口
に面する第二の電極の内周面から前記中心軸線迄の距離
に較べて、前記第二の電極の前記内周面と前記中心軸線
との距離の20〜100 %だけ大きくしてあるので、次の作
用効果が奏せられる。
【0085】前記の距離の差を20%以上とすることによ
り、前記貫通孔内で前記第一の電極上に形成されるエネ
ルギー放出電極部の下端が前記貫通孔の内周面から充分
に離間できるので、前記エネルギー放出電極部は、その
形状、寸法を高精度を以て形成される。その結果、この
電極部から放出されるエネルギー粒子は、良好な再現性
を以て放電される。
【0086】更に、前記エネルギー粒子放出電極部の形
成時に、この電極部を構成する材料が前記第二の電極の
前記開口に臨む箇所に付着することがなく、前記第一及
び第二の電極間で短絡を起こすというトラブルが起こら
なくなる。
【0087】前記の距離の差を 100%以下とすることに
より、前記第二の電極の前記開口上に突き出る寸法が大
きくなり過ぎず、この突き出しによる前記第二の電極の
機械的強度低下に伴う破損が防止される。その結果、電
界放出装置は、高い歩留りを以て製造されることにな
る。
【図面の簡単な説明】
【図1】本発明の実施例によるエネルギー粒子放出電極
部(エミッタコーン)周辺の拡大断面図である。
【図2】同エミッタコーン周辺の寸法と電界放出装置の
特性との関係を示すグラフで、同図(A)はエミッタコ
ーンの形状安定性を、同図(B)は耐ショート性及び耐
破損性を示す。
【図3】同電界放出型ディスプレイの要部の概略拡大斜
視図である。
【図4】同電界放出型ディスプレイの一例の分解斜視図
である。
【図5】同R、G、B三端子の切り換えによる色選別時
の説明図である。
【図6】同色選別時のタイミングチャートを示す図であ
る。
【図7】同背面パネルパターニングの第一工程を示す拡
大概略断面図である。
【図8】同背面パネルパターニングの第二工程を示す拡
大概略断面図である。
【図9】同背面パネルパターニングの第三工程を示す拡
大概略断面図である。
【図10】同背面パネルパターニングの第四工程を示す拡
大概略断面図である。
【図11】同背面パネルパターニングの第五工程を示す拡
大概略断面図である。
【図12】同背面パネルパターニングの第六工程を示す拡
大概略断面図である。
【図13】同エミッタコーン形成の初期状態を示す概略拡
大断面図である。
【図14】同エミッタコーン形成の要領を示す概略拡大断
面図である。
【図15】同エミッタコーン材料堆積層除去のためのニッ
ケル薄膜を設けた図13と同様の概略拡大断面図である。
【図16】同カラー螢光面の電極パターンを示す拡大概略
断面図である。
【図17】同カラー螢光面に螢光体を被着するための電着
装置の概略図である。
【図18】同カラー螢光面の製造工程の一段階を示す断面
図である。
【図19】同カラー螢光面の製造工程の更に他の一段階を
示す断面図である。
【図20】従来法によるゲート電極パターニングの要領を
示す概略拡大断面図である。
【図21】同第二の絶縁層に貫通孔を形成した状態の概略
拡大断面図である。
【図22】本発明から外れた条件{(a−r)/r<0.2
0}で形成されたエミッタコーンを示す概略拡大断面図
である。
【図23】本発明から外れた条件{(b−r)/r<0.2
0}で形成されたエミッタコーンを示す概略拡大断面図
である。
【符号の説明】
1R、1G、1B・・・透明電極(ストライプ電極) 10・・・ピラー 14・・・螢光面パネル 16・・・背面パネル 17・・・・カソード電極 17a、19a・・・貫通孔端部 18・・・第二の絶縁層 18a・・・貫通孔 19・・・ゲート電極 20・・・カソードホール 21・・・エミッタコーン 22・・・交差部 23・・・カラー螢光面 24・・・基板 27、29・・・下地膜 28・・・第一の絶縁層 60・・・重合物堆積層 CL・・・中心軸線 R・・・赤色螢光体 G・・・緑色螢光体 B・・・青色螢光体 e・・・電子
フロントページの続き (72)発明者 武田 直子 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 岩瀬 祐一 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 根岸 英輔 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第一の電極と開口が形成された第二の電
    極とが絶縁体を介して互いに対向し、この絶縁体に設け
    られかつ前記開口に中心軸線を一致して連通する貫通孔
    内に、前記第一の電極に接して、エネルギー粒子を放出
    する放出電極部が形成された構造物を有する電界放出型
    装置において、 前記貫通孔の周囲に存在する前記絶縁体の内周面が前記
    第一の電極及び前記第二の電極に夫々接する第一の端部
    及び第二の端部から前記中心軸線迄の距離が、いずれ
    も、前記開口に面する前記第二の電極の内周面から前記
    中心軸線迄の距離に較べて、前記第二の電極の前記内周
    面と前記中心軸線との距離の20%〜100 %だけ大きいこ
    とを特徴とする電界放出型装置。
  2. 【請求項2】 第一の端部及び第二の端部から中心軸線
    迄の距離が、いずれも、開口に面する第二の電極の内周
    面から前記中心軸線迄の距離に較べて、前記第二の電極
    の前記内周面と前記中心軸線との距離の30%以上大き
    い、請求項1に記載された電界放出型装置。
  3. 【請求項3】 第一の端部及び第二の端部から中心軸線
    迄の距離が、いずれも、開口に面する第二の電極の内周
    面から前記中心軸線迄の距離に較べて、前記第二の電極
    の前記内周面と前記中心軸線との距離の75%以下大き
    い、請求項1又は2に記載された電界放出型装置。
  4. 【請求項4】 開口及び貫通孔が断面円形を呈し、放出
    電極部が略円錐形を呈する、請求項1、2又は3に記載
    された電界放出型装置。
  5. 【請求項5】 第一及び第二の電極とこれらの下地層と
    の間に、これら下地層との密着性をよくする層が設けら
    れている、請求項1〜4のいずれか1項に記載された電
    界放出型装置。
  6. 【請求項6】 請求項1に記載された構造物と、この構
    造物に対向して配された螢光体パネルとからなる電界放
    出型表示装置として構成された、請求項1〜5のいずれ
    か1項に記載された電界放出型装置。
  7. 【請求項7】 請求項1〜6のいずれか1項に記載され
    た電界放出型装置を製造するに際し、 第二の電極に開口を形成する第一工程と、 この第一工程に続いて絶縁体に貫通孔を形成する第二工
    程と、 前記絶縁体の前記貫通孔を、請求項1、2又は3に記載
    された寸法になるように拡張する第三工程と、 拡張された前記貫通孔にて第一の電極上に放出電極部を
    形成する第四工程とを有する、電界放出型装置の製造方
    法。
  8. 【請求項8】 第一工程及び第二工程を異方性エッチン
    グによって行い、第三工程を等方性エッチングによって
    行う、請求項7に記載された、電界放出型装置の製造方
    法。
  9. 【請求項9】 第二工程と第三工程との間に、前記第二
    工程で絶縁体の貫通孔内壁面に堆積した重合物を除去す
    る工程を有する、請求項7又は8に記載された、電界放
    出型装置の製造方法。
  10. 【請求項10】 重合物の除去を、酸素プラズマ処理によ
    って行う、請求項9に記載された、電界放出型装置の製
    造方法。
JP25434194A 1994-09-22 1994-09-22 電界放出型装置の製造方法 Expired - Fee Related JP3304645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25434194A JP3304645B2 (ja) 1994-09-22 1994-09-22 電界放出型装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25434194A JP3304645B2 (ja) 1994-09-22 1994-09-22 電界放出型装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0896701A true JPH0896701A (ja) 1996-04-12
JP3304645B2 JP3304645B2 (ja) 2002-07-22

Family

ID=17263661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25434194A Expired - Fee Related JP3304645B2 (ja) 1994-09-22 1994-09-22 電界放出型装置の製造方法

Country Status (1)

Country Link
JP (1) JP3304645B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1018131A1 (en) * 1996-06-07 2000-07-12 Candescent Technologies Corporation Gated electron emission device and method of fabrication thereof
KR100814849B1 (ko) * 2006-08-29 2008-03-20 삼성에스디아이 주식회사 발광 장치, 발광 장치의 전자 방출 유닛 제조 방법 및 이발광 장치를 백라이트 유닛으로 사용하는 액정 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1018131A1 (en) * 1996-06-07 2000-07-12 Candescent Technologies Corporation Gated electron emission device and method of fabrication thereof
EP1018131B1 (en) * 1996-06-07 2010-10-20 Canon Kabushiki Kaisha Gated electron emission device and method of fabrication thereof
KR100814849B1 (ko) * 2006-08-29 2008-03-20 삼성에스디아이 주식회사 발광 장치, 발광 장치의 전자 방출 유닛 제조 방법 및 이발광 장치를 백라이트 유닛으로 사용하는 액정 표시장치

Also Published As

Publication number Publication date
JP3304645B2 (ja) 2002-07-22

Similar Documents

Publication Publication Date Title
US5614353A (en) Methods for fabricating flat panel display systems and components
US5894188A (en) Dual-layer metal for flat panel display
KR100298381B1 (ko) 전계방출형디스플레이
JP2002265942A (ja) 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置
US5869928A (en) Method of manufacturing a flat panel field emission display having auto gettering
US6116975A (en) Field emission cathode manufacturing method
JPH08287819A (ja) 電界効果電子放出素子及びその製造方法
JP2002270099A (ja) 平面型表示装置におけるノッキング処理方法、及び、平面型表示装置用基板におけるノッキング処理方法
US5656886A (en) Technique to improve uniformity of large area field emission displays
US6737792B2 (en) Field emission cathode, electron emission device and electron emission device manufacturing method
JPH09274845A (ja) 電子放出素子と電子放出素子用収束電極およびその製造方法
US5780960A (en) Micro-machined field emission microtips
US5830527A (en) Flat panel display anode structure and method of making
JP3304645B2 (ja) 電界放出型装置の製造方法
US5611719A (en) Method for improving flat panel display anode plate phosphor efficiency
US5836799A (en) Self-aligned method of micro-machining field emission display microtips
US5593562A (en) Method for improving flat panel display anode plate phosphor efficiency
JP2000067736A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JPH08153464A (ja) 粒子放出装置の製造方法及び電界放出型装置の製造方法
US5938493A (en) Method for increasing field emission tip efficiency through micro-milling techniques
JP2000123713A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JP3348450B2 (ja) 表示装置の製造方法
JP2004087158A (ja) 表示装置
KR940011723B1 (ko) Fed의 제조방법
KR100323979B1 (ko) 전계방출소자와그제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees