JPH0894383A - 変位検出器 - Google Patents
変位検出器Info
- Publication number
- JPH0894383A JPH0894383A JP22703394A JP22703394A JPH0894383A JP H0894383 A JPH0894383 A JP H0894383A JP 22703394 A JP22703394 A JP 22703394A JP 22703394 A JP22703394 A JP 22703394A JP H0894383 A JPH0894383 A JP H0894383A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- displacement
- timer
- transient response
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
対象物の変位を高精度ならびに高感度で検出することが
できる変位検出器を提供する。 【構成】 ブリッジ回路２と、基準クロック発生手段
４、タイマ手段５、パルス発生手段６、Ａ／Ｄ変換手段
７、偏差演算手段８を備えたディジタル処理手段３から
なる変位検出器１。
できる変位検出器を提供する。 【構成】 ブリッジ回路２と、基準クロック発生手段
４、タイマ手段５、パルス発生手段６、Ａ／Ｄ変換手段
７、偏差演算手段８を備えたディジタル処理手段３から
なる変位検出器１。
Description
【０００１】
【産業上の利用分野】この発明はパルスで駆動される検
出コイルの過渡応答電圧に基づいて変位を検出する変位
検出器に関する。
出コイルの過渡応答電圧に基づいて変位を検出する変位
検出器に関する。
【０００２】
【従来の技術】従来の変位検出器において、可変インダ
クタンス型センサを用い、検出コイルのインダクタンス
変化をパルス駆動の過渡応答電圧で検出するよう構成さ
れたものは知られている。図５に可変インダクタンス型
変位センサの要部構成図を示し、（ａ）図は変位センサ
の構成図、（ｂ）図は等価ブリッジ回路図を示す。ま
た、図６に図５の変位センサを用いた従来の変位検出器
のブロック構成図を示す。
クタンス型センサを用い、検出コイルのインダクタンス
変化をパルス駆動の過渡応答電圧で検出するよう構成さ
れたものは知られている。図５に可変インダクタンス型
変位センサの要部構成図を示し、（ａ）図は変位センサ
の構成図、（ｂ）図は等価ブリッジ回路図を示す。ま
た、図６に図５の変位センサを用いた従来の変位検出器
のブロック構成図を示す。
【０００３】変位センサ２１は、中立位置から両方向に
変位する非磁性体からなるコア２３と、コア２３の変位
方向に対称に配置され、コア２３の変位に対応してイン
ダクタンスが差動で変化する検出コイル２２Ａおよび検
出コイル２２Ｂから構成され、検出コイル２２Ａおよび
検出コイル２２Ｂの一端を接続し、検出コイル２２Ａお
よび検出コイル２２Ｂの他端をそれぞれ基準抵抗ＲFの
一端に接続し、さらに２個の基準抵抗ＲFの他端同士を
接続して接地（ＧＮＤ）し、電気的な等価回路である
（ｂ）図のブリッジ回路２が構成される。
変位する非磁性体からなるコア２３と、コア２３の変位
方向に対称に配置され、コア２３の変位に対応してイン
ダクタンスが差動で変化する検出コイル２２Ａおよび検
出コイル２２Ｂから構成され、検出コイル２２Ａおよび
検出コイル２２Ｂの一端を接続し、検出コイル２２Ａお
よび検出コイル２２Ｂの他端をそれぞれ基準抵抗ＲFの
一端に接続し、さらに２個の基準抵抗ＲFの他端同士を
接続して接地（ＧＮＤ）し、電気的な等価回路である
（ｂ）図のブリッジ回路２が構成される。
【０００４】また、検出コイル２２Ａおよび検出コイル
２２Ｂの接続部と、２個の基準抵抗ＲFの接続部との間
にパルス信号ＶI（波高値ＶI）を印加し、検出コイル２
２Ａと基準抵抗ＲFの接続部、および検出コイル２２Ｂ
と基準抵抗ＲF接続部がそれぞれ検出端子Ｓ１、Ｓ２と
して取り出される。
２２Ｂの接続部と、２個の基準抵抗ＲFの接続部との間
にパルス信号ＶI（波高値ＶI）を印加し、検出コイル２
２Ａと基準抵抗ＲFの接続部、および検出コイル２２Ｂ
と基準抵抗ＲF接続部がそれぞれ検出端子Ｓ１、Ｓ２と
して取り出される。
【０００５】（ｂ）図の等価回路において、検出コイル
２２Ａ、２２ＢのインダクタンスをそれぞれＬ１、Ｌ２
とすると、パルス信号ＶIを印加したによるブリッジ回
路２の検出端子Ｓ１、Ｓ２は、それぞれ接地端子（ＧＮ
Ｄ）を基準としたＬＲ積分回路が構成され、検出電圧Ｖ
S1、ＶS2は波高値ＶIに対するアナログの過渡応答電圧
となる。なお、検出端子Ｓ１、Ｓ２の検出電圧ＶAは検
出電圧ＶS1とＶS2の偏差（ＶS1−ＶS2）となる。
２２Ａ、２２ＢのインダクタンスをそれぞれＬ１、Ｌ２
とすると、パルス信号ＶIを印加したによるブリッジ回
路２の検出端子Ｓ１、Ｓ２は、それぞれ接地端子（ＧＮ
Ｄ）を基準としたＬＲ積分回路が構成され、検出電圧Ｖ
S1、ＶS2は波高値ＶIに対するアナログの過渡応答電圧
となる。なお、検出端子Ｓ１、Ｓ２の検出電圧ＶAは検
出電圧ＶS1とＶS2の偏差（ＶS1−ＶS2）となる。
【０００６】図６において、従来の変位検出器３０は、
変位センサ２１、変位センサ２１からの検出電圧ＶS1と
検出電圧ＶS2のそれぞれのボトム電圧ＶB1、ＶB2を保持
するボトムホールド回路２４Ａ、２４Ｂ、ボトム電圧Ｖ
B1、ＶB2に含まれるノイズ等の高周波不要帯域成分を除
去するローパスフィルタ２５Ａ、２５Ｂ、差動増幅器２
６から構成される。
変位センサ２１、変位センサ２１からの検出電圧ＶS1と
検出電圧ＶS2のそれぞれのボトム電圧ＶB1、ＶB2を保持
するボトムホールド回路２４Ａ、２４Ｂ、ボトム電圧Ｖ
B1、ＶB2に含まれるノイズ等の高周波不要帯域成分を除
去するローパスフィルタ２５Ａ、２５Ｂ、差動増幅器２
６から構成される。
【０００７】ボトムホールド回路２４Ａ、２４Ｂは、そ
れぞれ変位センサ２１が検出した変位に対応する検出電
圧ＶS1と検出電圧ＶS2の過渡応答電圧の最低値を保持
し、ローパスフィルタでノイズ等を除去した電圧
ＶMB1、ＶMB2の偏差（ＶMB1−ＶMB2）を差動増幅器２６
で増幅して検出電圧ＶDが得られる。
れぞれ変位センサ２１が検出した変位に対応する検出電
圧ＶS1と検出電圧ＶS2の過渡応答電圧の最低値を保持
し、ローパスフィルタでノイズ等を除去した電圧
ＶMB1、ＶMB2の偏差（ＶMB1−ＶMB2）を差動増幅器２６
で増幅して検出電圧ＶDが得られる。
【０００８】このように、従来の変位検出器３０はボト
ムホールド回路２４Ａ、２４Ｂおよび差動増幅器２６を
設け、変位センサ２１が検出した過渡応答電圧（検出電
圧ＶS1、ＶS2）の最低値（ボトム電圧ＶB1、ＶB2）を保
持し、さらにボトム電圧ＶB1、ＶB2をローパスフィルタ
２５Ａ、２５Ｂを通過させた電圧ＶMB1、ＶMB2の偏差
（ＶMB1−ＶMB2）を差動増幅器２６で増幅して検出電圧
ＶDが得られるよう構成されるので、変位を高感度に検
出することができる。
ムホールド回路２４Ａ、２４Ｂおよび差動増幅器２６を
設け、変位センサ２１が検出した過渡応答電圧（検出電
圧ＶS1、ＶS2）の最低値（ボトム電圧ＶB1、ＶB2）を保
持し、さらにボトム電圧ＶB1、ＶB2をローパスフィルタ
２５Ａ、２５Ｂを通過させた電圧ＶMB1、ＶMB2の偏差
（ＶMB1−ＶMB2）を差動増幅器２６で増幅して検出電圧
ＶDが得られるよう構成されるので、変位を高感度に検
出することができる。
【０００９】
【発明が解決しようとする課題】従来の変位検出器３０
は、過渡応答電圧（検出電圧ＶS1、ＶS2）を検出するタ
イミングを設定する手段を備えておらず、過渡応答電圧
（検出電圧ＶS1、ＶS2）の最低値を検出するためのボト
ムホールド回路２４Ａ、２４Ｂを設けたり、ノイズ除去
のためのローパスフィルタ２５Ａ、２５Ｂが必要とな
り、ハード部品が増加してコストアップを招いたり、部
品実装スペースが大きくなり変位検出器の小型化が図れ
ない課題がある。
は、過渡応答電圧（検出電圧ＶS1、ＶS2）を検出するタ
イミングを設定する手段を備えておらず、過渡応答電圧
（検出電圧ＶS1、ＶS2）の最低値を検出するためのボト
ムホールド回路２４Ａ、２４Ｂを設けたり、ノイズ除去
のためのローパスフィルタ２５Ａ、２５Ｂが必要とな
り、ハード部品が増加してコストアップを招いたり、部
品実装スペースが大きくなり変位検出器の小型化が図れ
ない課題がある。
【００１０】また、ハード部品のばらつきや経時変化に
より、ボトムホールド回路２４Ａ、２４Ｂのボトム電圧
（ＶB1、ＶB2）、および差動増幅器の検出電圧（ＶD）
がばらついたり、変動したりして変位を精度よく検出で
きない課題がある。
より、ボトムホールド回路２４Ａ、２４Ｂのボトム電圧
（ＶB1、ＶB2）、および差動増幅器の検出電圧（ＶD）
がばらついたり、変動したりして変位を精度よく検出で
きない課題がある。
【００１１】この発明はこのような課題を解決するため
なされたもので、その目的はハード部品を削減し、検出
精度および信頼性に優れた変位検出器を提供することに
ある
なされたもので、その目的はハード部品を削減し、検出
精度および信頼性に優れた変位検出器を提供することに
ある
【００１２】
【課題を解決するための手段】前記を解決するため請求
項１に係る変位検出器のディジタル処理手段は、Ａ／Ｄ
変換手段およびタイマ手段を備え、過渡応答電圧をディ
ジタル信号に変換するとともに、タイマ信号に基づいて
過渡応答電圧の開始タイミングおよびディジタル信号の
検出タイミングを設定し、ディジタル信号およびタイマ
信号に基づいて変位量に対応した信号を検出することを
特徴とする。
項１に係る変位検出器のディジタル処理手段は、Ａ／Ｄ
変換手段およびタイマ手段を備え、過渡応答電圧をディ
ジタル信号に変換するとともに、タイマ信号に基づいて
過渡応答電圧の開始タイミングおよびディジタル信号の
検出タイミングを設定し、ディジタル信号およびタイマ
信号に基づいて変位量に対応した信号を検出することを
特徴とする。
【００１３】また請求項２に係る変位検出器のディジタ
ル処理手段は、比較手段およびタイマ手段を備え、過渡
応答電圧と基準値を比較して所定のディジタル信号を発
生するとともに、タイマ信号に基づいて所定のディジタ
ル信号の持続タイミングを設定し、所定のディジタル信
号およびタイマ信号に基づいて変位量に対応した信号を
検出することを特徴とする。
ル処理手段は、比較手段およびタイマ手段を備え、過渡
応答電圧と基準値を比較して所定のディジタル信号を発
生するとともに、タイマ信号に基づいて所定のディジタ
ル信号の持続タイミングを設定し、所定のディジタル信
号およびタイマ信号に基づいて変位量に対応した信号を
検出することを特徴とする。
【００１４】
【作用】請求項１に係る変位検出器は、ディジタル処理
手段にＡ／Ｄ変換手段およびタイマ手段を備え、過渡応
答電圧をディジタル信号に変換するとともに、タイマ信
号に基づいて過渡応答電圧の開始タイミングおよびディ
ジタル信号の検出タイミングを設定し、ディジタル信号
およびタイマ信号に基づいて変位量に対応した信号を検
出するので、ばらつきが少なく、検出精度に優れた変位
検出ができる。
手段にＡ／Ｄ変換手段およびタイマ手段を備え、過渡応
答電圧をディジタル信号に変換するとともに、タイマ信
号に基づいて過渡応答電圧の開始タイミングおよびディ
ジタル信号の検出タイミングを設定し、ディジタル信号
およびタイマ信号に基づいて変位量に対応した信号を検
出するので、ばらつきが少なく、検出精度に優れた変位
検出ができる。
【００１５】また、請求項２に係る変位検出手段は、デ
ィジタル処理手段に比較手段およびタイマ手段を備え、
過渡応答電圧と基準値を比較して所定のディジタル信号
を発生するとともに、タイマ信号に基づいて所定のディ
ジタル信号の持続タイミングを設定し、所定のディジタ
ル信号およびタイマ信号に基づいて変位量に対応した信
号を検出するので、ばらつきが少なく、検出精度に優れ
た変位検出ができる。
ィジタル処理手段に比較手段およびタイマ手段を備え、
過渡応答電圧と基準値を比較して所定のディジタル信号
を発生するとともに、タイマ信号に基づいて所定のディ
ジタル信号の持続タイミングを設定し、所定のディジタ
ル信号およびタイマ信号に基づいて変位量に対応した信
号を検出するので、ばらつきが少なく、検出精度に優れ
た変位検出ができる。
【００１６】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１は請求項１に係る変位検出器の要部ブ
ロック構成図である。なお、変位検出器１に使用される
変位センサは図５の（ａ）図で説明したものと同一構成
であり、変位センサと２個の基準抵抗ＲFで形成したブ
リッジ回路２で等価的に表す。
て説明する。図１は請求項１に係る変位検出器の要部ブ
ロック構成図である。なお、変位検出器１に使用される
変位センサは図５の（ａ）図で説明したものと同一構成
であり、変位センサと２個の基準抵抗ＲFで形成したブ
リッジ回路２で等価的に表す。
【００１７】図１において、変位検出器１は、ブリッジ
回路２、ディジタル処理手段３を備える。ブリッジ回路
２は図５の（ｂ）図で説明したものと同じ構成であり、
パルス信号ＶIを印加し、変位に応じて変化する検出コ
イルのインダクタンスＬ１、Ｌ２（Ｌ＋ΔＬ、Ｌ−Δ
Ｌ）に対応した過渡応答電圧ＶS1、ＶS2を発生する。
回路２、ディジタル処理手段３を備える。ブリッジ回路
２は図５の（ｂ）図で説明したものと同じ構成であり、
パルス信号ＶIを印加し、変位に応じて変化する検出コ
イルのインダクタンスＬ１、Ｌ２（Ｌ＋ΔＬ、Ｌ−Δ
Ｌ）に対応した過渡応答電圧ＶS1、ＶS2を発生する。
【００１８】変位により検出コイルのインダクタンスが
それぞれＬ１（＝Ｌ＋ΔＬ）、Ｌ２（＝Ｌ−ΔＬ）とす
ると、パルス信号ＶIの立下りパルスによる過渡応答電
圧ＶS 1、ＶS2は数１で表される。
それぞれＬ１（＝Ｌ＋ΔＬ）、Ｌ２（＝Ｌ−ΔＬ）とす
ると、パルス信号ＶIの立下りパルスによる過渡応答電
圧ＶS 1、ＶS2は数１で表される。
【００１９】
【数１】
【００２０】ディジタル処理手段３はマイクロプロセッ
サおよびソフトプログラムで構成される各種の演算機
能、処理機能等を備え、基準クロック発生手段４、タイ
マ手段５、パルス発生手段６、Ａ／Ｄ変換手段７、偏差
演算手段８を備える。
サおよびソフトプログラムで構成される各種の演算機
能、処理機能等を備え、基準クロック発生手段４、タイ
マ手段５、パルス発生手段６、Ａ／Ｄ変換手段７、偏差
演算手段８を備える。
【００２１】基準クロック発生手段４は高精度の水晶振
動子等を用いた発振器で構成され、ディジタル処理手段
３を構成する機能ブロックの動作に必要な高精度の基準
クロックＣLを供給する。
動子等を用いた発振器で構成され、ディジタル処理手段
３を構成する機能ブロックの動作に必要な高精度の基準
クロックＣLを供給する。
【００２２】タイマ手段５は基準クルックＣLを分周し
た高精度のタイマを備え、パルス発生手段６から出力さ
れるパルス信号ＶIの立下り（あるいは立上り）をトリ
ガとして計時を開始する。また、タイマ手段５は予め設
定された所定時間ＴKを有し、計時が開始されてから所
定時間ＴKが経過するとタイミング信号ＴkをＡ／Ｄ変換
手段７に出力するよう構成する。
た高精度のタイマを備え、パルス発生手段６から出力さ
れるパルス信号ＶIの立下り（あるいは立上り）をトリ
ガとして計時を開始する。また、タイマ手段５は予め設
定された所定時間ＴKを有し、計時が開始されてから所
定時間ＴKが経過するとタイミング信号ＴkをＡ／Ｄ変換
手段７に出力するよう構成する。
【００２３】パルス発生手段６は基準クロックＣLを分
周し、例えばブリッジ回路２のインダクタンスＬおよび
標準抵抗ＲFで決定される時定数τ（＝Ｌ／ＲF）よりも
充分長いパルス幅（デューティ）のパルス信号ＶIを発
生し、パルス信号ＶIをタイマ手段５およびブリッジ回
路２に供給する。
周し、例えばブリッジ回路２のインダクタンスＬおよび
標準抵抗ＲFで決定される時定数τ（＝Ｌ／ＲF）よりも
充分長いパルス幅（デューティ）のパルス信号ＶIを発
生し、パルス信号ＶIをタイマ手段５およびブリッジ回
路２に供給する。
【００２４】Ａ／Ｄ変換手段７はＡ／Ｄ変換機能を備
え、ブリッジ回路２で検出したアナログの過渡応答電圧
ＶS1、ＶS2をそれぞれ対応するディジタル信号ＶD1、Ｖ
D2に変換して偏差検出手段８に供給する。なお、Ａ／Ｄ
変換手段７は、アナログ信号を、例えば８ビット（２５
６ステップの分解能）のディジタル信号に変換するよう
構成する。
え、ブリッジ回路２で検出したアナログの過渡応答電圧
ＶS1、ＶS2をそれぞれ対応するディジタル信号ＶD1、Ｖ
D2に変換して偏差検出手段８に供給する。なお、Ａ／Ｄ
変換手段７は、アナログ信号を、例えば８ビット（２５
６ステップの分解能）のディジタル信号に変換するよう
構成する。
【００２５】また、Ａ／Ｄ変換手段７はタイマ手段５か
らタイミング信号Ｔkが入力された場合に過渡応答電圧
ＶS1、ＶS2に対応したディジタル信号ＶD1、ＶD2を出力
するよう構成し、パルス信号ＶIの立下りから所定時間
Ｔk経過したアナログの過渡応答電圧ＶS1、ＶS2をディ
ジタル信号ＶD1、ＶD2として出力する。
らタイミング信号Ｔkが入力された場合に過渡応答電圧
ＶS1、ＶS2に対応したディジタル信号ＶD1、ＶD2を出力
するよう構成し、パルス信号ＶIの立下りから所定時間
Ｔk経過したアナログの過渡応答電圧ＶS1、ＶS2をディ
ジタル信号ＶD1、ＶD2として出力する。
【００２６】偏差演算手段８は偏差演算機能を備え、デ
ィジタル信号ＶD1とディジタル信号ＶD2の偏差（ＶD1−
ＶD2）を演算し、検出電圧ＶDを出力する。
ィジタル信号ＶD1とディジタル信号ＶD2の偏差（ＶD1−
ＶD2）を演算し、検出電圧ＶDを出力する。
【００２７】図３に図１に対応した所定時間Ｔkの過渡
応答電圧ＶS1、ＶS2波形図を示す。図３はパルス信号Ｖ
Iの立下りパルスでブリッジ回路２を駆動した過渡応答
電圧波形を示しているが、パルス信号ＶIの立上りパル
スで駆動するよう構成することもできる。なお、所定時
間Ｔkの過渡応答電圧ＶS1、ＶS2は、数１を用いて数２
のように表すことができる。
応答電圧ＶS1、ＶS2波形図を示す。図３はパルス信号Ｖ
Iの立下りパルスでブリッジ回路２を駆動した過渡応答
電圧波形を示しているが、パルス信号ＶIの立上りパル
スで駆動するよう構成することもできる。なお、所定時
間Ｔkの過渡応答電圧ＶS1、ＶS2は、数１を用いて数２
のように表すことができる。
【００２８】
【数２】
【００２９】従って、偏差演算手段８の検出電圧ＶDは
数３で表される。
数３で表される。
【００３０】
【数３】
【００３１】また、数２を（ＲF×ＴK）／（Ｌ＋Δ
Ｌ）、（ＲF×ＴK）／（Ｌ−ΔＬ）のついて整理し、イ
ンダクタンス変化分ΔＬについて解くと数４が得られ
る。
Ｌ）、（ＲF×ＴK）／（Ｌ−ΔＬ）のついて整理し、イ
ンダクタンス変化分ΔＬについて解くと数４が得られ
る。
【００３２】
【数４】
【００３３】数４より、変位による検出コイルのインダ
クタンス変化分ΔＬは、過渡応答電圧ＶS1とパルス信号
ＶI（波高値ＶI）の比、および過渡応答電圧ＶS2とパル
ス信号ＶI（波高値ＶI）の比に対応した値として検出す
ることができる。
クタンス変化分ΔＬは、過渡応答電圧ＶS1とパルス信号
ＶI（波高値ＶI）の比、および過渡応答電圧ＶS2とパル
ス信号ＶI（波高値ＶI）の比に対応した値として検出す
ることができる。
【００３４】図２は請求項２に係る変位検出器の要部ブ
ロック構成図である。図２において、変位検出器１１
は、ブリッジ回路２、ディジタル処理手段１２を備え
る。ディジタル処理手段１２はマイクロプロセッサおよ
びソフトプログラムで構成される各種の演算機能、処理
機能等を備え、基準クロック発生手段４、タイマ手段１
５、パルス発生手段６、比較手段１３、比較手段１４を
備える。
ロック構成図である。図２において、変位検出器１１
は、ブリッジ回路２、ディジタル処理手段１２を備え
る。ディジタル処理手段１２はマイクロプロセッサおよ
びソフトプログラムで構成される各種の演算機能、処理
機能等を備え、基準クロック発生手段４、タイマ手段１
５、パルス発生手段６、比較手段１３、比較手段１４を
備える。
【００３５】基準クロック発生手段４およびパルス発生
手段６は図１に示すものと同一構成であり、説明を省略
する。タイマ手段１５は基準クルックＣLを分周した高
精度のタイマを備え、パルス発生手段６から出力される
パルス信号ＶIの立下り（あるいは立上り）をトリガと
して計時を開始し、比較手段１３からの比較信号Ｈaお
よび比較手段１４からの比較信号Ｈbが入力されると、
計時開始から比較信号Ｈaおよび比較信号Ｈbが入力され
た時点までの経過時間Ｔa、Ｔbのタイミング信号Ｔa、
Ｔbを出力するよう構成する。
手段６は図１に示すものと同一構成であり、説明を省略
する。タイマ手段１５は基準クルックＣLを分周した高
精度のタイマを備え、パルス発生手段６から出力される
パルス信号ＶIの立下り（あるいは立上り）をトリガと
して計時を開始し、比較手段１３からの比較信号Ｈaお
よび比較手段１４からの比較信号Ｈbが入力されると、
計時開始から比較信号Ｈaおよび比較信号Ｈbが入力され
た時点までの経過時間Ｔa、Ｔbのタイミング信号Ｔa、
Ｔbを出力するよう構成する。
【００３６】比較手段１３および比較手段１４は比較機
能および判定機能を備え、比較手段１３はアナログの過
渡応答電圧ＶS1と予めＲＯＭ等のメモリに設定したディ
ジタル基準値αOを比較し、過渡応答電圧ＶS1がディジ
タル基準値αO以下の場合に、例えばＨレベルの比較信
号Ｈaをタイマ手段１５に提供し、一方、比較手段１４
も同様にアナログの過渡応答電圧ＶS2と予めＲＯＭ等の
メモリに設定したディジタル基準値βOを比較し、過渡
応答電圧ＶS2がディジタル基準値βO以下の場合には例
えばＨレベルの比較信号Ｈbをタイマ手段１５に提供す
るよう構成する。
能および判定機能を備え、比較手段１３はアナログの過
渡応答電圧ＶS1と予めＲＯＭ等のメモリに設定したディ
ジタル基準値αOを比較し、過渡応答電圧ＶS1がディジ
タル基準値αO以下の場合に、例えばＨレベルの比較信
号Ｈaをタイマ手段１５に提供し、一方、比較手段１４
も同様にアナログの過渡応答電圧ＶS2と予めＲＯＭ等の
メモリに設定したディジタル基準値βOを比較し、過渡
応答電圧ＶS2がディジタル基準値βO以下の場合には例
えばＨレベルの比較信号Ｈbをタイマ手段１５に提供す
るよう構成する。
【００３７】図４に図２に対応した過渡応答電圧ＶS1、
ＶS2波形図を示す。過渡応答電圧ＶS1が予め設定された
ディジタル基準値αO以下になると、パルス波形ＶIの立
下りからの経過時間Ｔaのタイミング信号Ｔaを発生し、
過渡応答電圧ＶS2がディジタル基準値βO以下になる
と、パルス波形ＶIの立下りからの経過時間Ｔbのタイミ
ング信号Ｔbを発生する。
ＶS2波形図を示す。過渡応答電圧ＶS1が予め設定された
ディジタル基準値αO以下になると、パルス波形ＶIの立
下りからの経過時間Ｔaのタイミング信号Ｔaを発生し、
過渡応答電圧ＶS2がディジタル基準値βO以下になる
と、パルス波形ＶIの立下りからの経過時間Ｔbのタイミ
ング信号Ｔbを発生する。
【００３８】ディジタル処理手段１２は、過渡応答電圧
ＶS1がディジタル基準値αOとなる経過時間Ｔa、および
過渡応答電圧ＶS2がディジタル基準値βOとなる経過時
間Ｔbを検出した後、図示しない演算手段で数１の演算
を行って検出電圧ＶDが数５から得られる。
ＶS1がディジタル基準値αOとなる経過時間Ｔa、および
過渡応答電圧ＶS2がディジタル基準値βOとなる経過時
間Ｔbを検出した後、図示しない演算手段で数１の演算
を行って検出電圧ＶDが数５から得られる。
【００３９】
【数５】
【００４０】また、数２のＶS1＝αO、ＴK＝Ｔa、およ
びＶS2＝βO、ＴK＝Ｔbとしてインダクタンス変化分Δ
Ｌについて解くと数６が得られる。
びＶS2＝βO、ＴK＝Ｔbとしてインダクタンス変化分Δ
Ｌについて解くと数６が得られる。
【００４１】
【数６】
【００４２】数６より、変位による検出コイルのインダ
クタンス変化分ΔＬは、ディジタル基準値αOとパルス
信号ＶI（波高値ＶI）の比、およびディジタル基準値β
Oとパルス信号ＶI（波高値ＶI）の比に対応した値とし
て検出することができる。
クタンス変化分ΔＬは、ディジタル基準値αOとパルス
信号ＶI（波高値ＶI）の比、およびディジタル基準値β
Oとパルス信号ＶI（波高値ＶI）の比に対応した値とし
て検出することができる。
【００４３】なお、実施例にはパルス信号ＶIの立下り
パルス印加時の過渡応答電圧ＶS1、ＶS2に基づいて検出
電圧ＶDを検出する構成を示したが、パルス信号ＶIの立
上がりパルス印加時の過渡応答電圧ＶS1、ＶS2に基づい
て検出電圧ＶDを検出する構成とすることもできる。
パルス印加時の過渡応答電圧ＶS1、ＶS2に基づいて検出
電圧ＶDを検出する構成を示したが、パルス信号ＶIの立
上がりパルス印加時の過渡応答電圧ＶS1、ＶS2に基づい
て検出電圧ＶDを検出する構成とすることもできる。
【００４４】
【発明の効果】以上説明したように、請求項１に係る変
位検出器は、ディジタル処理手段にＡ／Ｄ変換手段およ
びタイマ手段を備え、過渡応答電圧をディジタル信号に
変換するとともに、タイマ信号に基づいて過渡応答電圧
の開始タイミングおよびディジタル信号の検出タイミン
グを設定し、ディジタル信号およびタイマ信号に基づい
て変位量に対応した信号を検出することができるので、
ばらつきが小さく、精度の高い変位検出ができる。な
お、比較手段を過渡応答電圧ＶS1、ＶS2がそれぞれ所定
値以下もしくは所定値以上の時に、Ｈレベルの比較信号
を出力するように構成し、タイマ手段でその持続時間を
計時して出力するようにすることもできる。
位検出器は、ディジタル処理手段にＡ／Ｄ変換手段およ
びタイマ手段を備え、過渡応答電圧をディジタル信号に
変換するとともに、タイマ信号に基づいて過渡応答電圧
の開始タイミングおよびディジタル信号の検出タイミン
グを設定し、ディジタル信号およびタイマ信号に基づい
て変位量に対応した信号を検出することができるので、
ばらつきが小さく、精度の高い変位検出ができる。な
お、比較手段を過渡応答電圧ＶS1、ＶS2がそれぞれ所定
値以下もしくは所定値以上の時に、Ｈレベルの比較信号
を出力するように構成し、タイマ手段でその持続時間を
計時して出力するようにすることもできる。
【００４５】また請求項２に係る変位検出器は、ディジ
タル処理手段に比較手段およびタイマ手段を備え、過渡
応答電圧と基準値を比較して所定のディジタル信号を発
生するとともに、タイマ信号に基づいて所定のディジタ
ル信号の持続タイミングを設定し、所定のディジタル信
号およびタイマ信号に基づいて変位量に対応した信号を
検出することができるので、ばらつきが小さく、精度の
高い変位検出ができる。
タル処理手段に比較手段およびタイマ手段を備え、過渡
応答電圧と基準値を比較して所定のディジタル信号を発
生するとともに、タイマ信号に基づいて所定のディジタ
ル信号の持続タイミングを設定し、所定のディジタル信
号およびタイマ信号に基づいて変位量に対応した信号を
検出することができるので、ばらつきが小さく、精度の
高い変位検出ができる。
【００４６】よって、ハード部品が少なく、検出精度お
よび信頼性に優れた変位検出器を提供することができ
る。
よび信頼性に優れた変位検出器を提供することができ
る。
【図１】請求項１に係る変位検出器の要部ブロック構成
図
図
【図２】請求項２に係る変位検出器の要部ブロック構成
図
図
【図３】図１に対応した所定時間Ｔkの過渡応答電圧Ｖ
S1、ＶS2波形図
S1、ＶS2波形図
【図４】図２に対応した過渡応答電圧ＶS1、ＶS2波形図
【図５】可変インダクタンス型変位センサの要部構成図
【図６】図５の変位センサを用いた従来の変位検出器の
ブロック構成図
ブロック構成図
１，１１…変位検出器、２…ブリッジ回路、３，１２…
ディジタル処理手段、４…基準クロック発生手段、５，
１５…タイマ手段、６…パルス発生手段、７…Ａ／Ｄ変
換手段、８…偏差演算手段、１３，１４…比較手段、２
１…変位センサ、２２Ａ，２２Ｂ…検出コイル、２３…
コア、ＣL…基準クロック、Ｔa，Ｔb，ＴK…タイミング
信号、ＶS1，ＶS2…過渡応答電圧、ＶI…パルス信号
（波高値ＶI）、ＶD1，ＶD2，ＶD…検出電圧、αO，βO
…ディジタル基準値。
ディジタル処理手段、４…基準クロック発生手段、５，
１５…タイマ手段、６…パルス発生手段、７…Ａ／Ｄ変
換手段、８…偏差演算手段、１３，１４…比較手段、２
１…変位センサ、２２Ａ，２２Ｂ…検出コイル、２３…
コア、ＣL…基準クロック、Ｔa，Ｔb，ＴK…タイミング
信号、ＶS1，ＶS2…過渡応答電圧、ＶI…パルス信号
（波高値ＶI）、ＶD1，ＶD2，ＶD…検出電圧、αO，βO
…ディジタル基準値。
Claims (2)
- 【請求項１】 中立位置から両方向に変位可能なコア、
中立位置から前記コアの変位方向に対称に配置され、コ
アの変位に対応してインダクタンスが差動で変化する２
個の検出コイルからなる可変インダクタンス型センサ
と、前記２個の検出コイルのそれぞれに直列に接続され
てブリッジ回路を形成する２個の基準抵抗と、前記ブリ
ッジ回路を駆動するパルス発生手段と、前記ブリッジ回
路から出力される過渡応答電圧をディジタル処理して前
記変位を検出するディジタル処理手段を備えた変位検出
器において、 前記ディジタル処理手段はＡ／Ｄ変換手段およびタイマ
手段を備え、前記過渡応答電圧をディジタル信号に変換
するとともに、タイマ信号に基づいて前記過渡応答電圧
の開始タイミングおよび前記ディジタル信号の検出タイ
ミングを設定し、前記ディジタル信号および前記タイマ
信号に基づいて前記変位量に対応した信号を検出するこ
とを特徴とする変位検出器。 - 【請求項２】 中立位置から両方向に変位可能なコア、
中立位置から前記コアの変位方向に対称に配置され、コ
アの変位に対応してインダクタンスが差動で変化する２
個の検出コイルからなる可変インダクタンス型センサ
と、前記２個の検出コイルのそれぞれに直列に接続され
てブリッジ回路を形成する２個の基準抵抗と、前記ブリ
ッジ回路を駆動するパルス発生手段と、前記ブリッジ回
路から出力される過渡応答電圧をディジタル処理して前
記変位を検出するディジタル処理手段を備えた変位検出
器において、 前記ディジタル処理手段は比較手段およびタイマ手段を
備え、前記過渡応答電圧と基準値を比較して所定のディ
ジタル信号を発生するとともに、タイマ信号に基づいて
前記所定のディジタル信号の持続タイミングを設定し、
前記所定のディジタル信号および前記タイマ信号に基づ
いて前記変位量に対応した信号を検出することを特徴と
する変位検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22703394A JPH0894383A (ja) | 1994-09-21 | 1994-09-21 | 変位検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22703394A JPH0894383A (ja) | 1994-09-21 | 1994-09-21 | 変位検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0894383A true JPH0894383A (ja) | 1996-04-12 |
Family
ID=16854477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22703394A Withdrawn JPH0894383A (ja) | 1994-09-21 | 1994-09-21 | 変位検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0894383A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780514A1 (de) | 2005-10-26 | 2007-05-02 | Bosch Rexroth Aktiengesellschaft | Messvorrichtung und Antriebsregler |
| DE102011104307A1 (de) * | 2011-06-16 | 2012-12-20 | Austriamicrosystems Ag | Anordnung und Verfahren zum Betreiben eines Sensors, insbesondere eines Brückensensors, und eine Sensoranordnung |
-
1994
- 1994-09-21 JP JP22703394A patent/JPH0894383A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780514A1 (de) | 2005-10-26 | 2007-05-02 | Bosch Rexroth Aktiengesellschaft | Messvorrichtung und Antriebsregler |
| DE102011104307A1 (de) * | 2011-06-16 | 2012-12-20 | Austriamicrosystems Ag | Anordnung und Verfahren zum Betreiben eines Sensors, insbesondere eines Brückensensors, und eine Sensoranordnung |
| DE102011104307B4 (de) * | 2011-06-16 | 2013-09-26 | Austriamicrosystems Ag | Anordnung und Verfahren zum Betreiben eines Sensors, insbesondere eines Brückensensors, und eine Sensoranordnung |
| US9568528B2 (en) | 2011-06-16 | 2017-02-14 | Ams Ag | Arrangement and method for operating a sensor, in particular a bridge sensor, and a sensor arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0975982B1 (en) | Impedance detection apparatus and method | |
| US4246497A (en) | Phase measuring circuit | |
| JPH01502933A (ja) | 周波数カウント装置および方法 | |
| US5608318A (en) | Inductive sensor circuit with coil resistance compensation | |
| EP1024348B1 (en) | Low-frequency noise removing method and a related CMOS sensing circuit | |
| EP0303442A2 (en) | Multi-frequency capacitance sensor | |
| JP2000009409A (ja) | インダクタンス変化検出回路 | |
| JPH0894383A (ja) | 変位検出器 | |
| US6407631B2 (en) | Charge-type sensor amplifying circuit | |
| JP2802814B2 (ja) | 抵抗測定器 | |
| JP3330450B2 (ja) | 変位検出器 | |
| JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
| JP3133143B2 (ja) | 電磁流量計 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| JPH05333069A (ja) | 電気抵抗測定方法 | |
| KR102128024B1 (ko) | 리플을 저감하는 저항 감지 장치 및 방법 | |
| JP2001235352A (ja) | 電磁流量計 | |
| US6842134B2 (en) | Highly accurate digital to analog converter | |
| JPS6184519A (ja) | 位置信号検出装置 | |
| JP3082636B2 (ja) | 歪み測定装置 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH05157642A (ja) | 計測装置 | |
| JP2546681B2 (ja) | 温度補償回路 | |
| JPH0113043B2 (ja) | ||
| JPH09205367A (ja) | 積分型ａ／ｄ変換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |