JPH089115A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】高速な読み取りを行うことが可能で、しかも複
数種類の解像度での読み取りを画像処理を行うことなし
に実現することを可能とする。 【構成】フォトダイオードの配置密度が低い２つのライ
ンセンサを、それぞれのフォトダイオードのピッチの１
／２に相当する長さだけフォトダイオードの配列方向に
ずらして平行に配置してＣＣＤパッケージ１を構成す
る。選択回路２は、合成処理制御部３の制御の下に、低
解像度な読み取りを行うときには２つのラインセンサの
うちの一方の出力信号を選択出力する。また選択回路２
は、高解像度な読み取りを行うときには２つのラインセ
ンサの出力信号を交互に選択出力することにより２つの
ラインセンサの出力信号を合成した画像信号を生成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばファクシミリ装
置などに適用され、画像をラインセンサなどを用いて１
ライン毎に順次読み取る画像読取装置に関する。

【０００２】

【従来の技術】縮小光学系等を廃し、画像を１：１の大
きさで読み取るようにした画像読取装置では、ラインセ
ンサにおける光電変換素子の配置密度が得られる解像度
に一致する。すなわち例えば、光電変換素子が８個／mm
で配置されていれば、得られる解像度は８ppm （pel pe
r mm）となる。このため、高い解像度での読み取りを行
おうとすれば、光電変換素子をより高密度に配置してな
るラインセンサを用いる必要がある。

【０００３】ところが、光電変換素子の配置密度を高め
ようとすると、１つ１つの光電変換素子を小型化しなけ
ればならず、受光部分（アパーチャ）の面積が小さくな
る。光電変換素子におけるある単位時間当たりの電荷蓄
積量は、入射光量を一定とするならばアパーチャの面積
にほぼ比例する。すなわち、アパーチャの面積が１／２
となれば、単位時間当たりの電荷蓄積量はおよそ１／２
となる。逆に言えば、所定の電荷量を蓄積するまでに要
する時間は、アパーチャの面積にほぼ反比例する。

【０００４】このため、光電変換素子の配置密度が高い
ほど、十分な電荷を蓄積するまでに必要な時間が長くな
り、読取速度が低下してしまうという不具合があった。
なお、読取画像を照明するための光源の光量を増加すれ
ば読取速度を向上することが可能であるが、光源の寿命
を縮めてしまうなどの不具合が生じるため好ましくな
い。

【０００５】また従来の画像読取装置では、得られる解
像度がラインセンサの光電変換素子の配置密度によって
一義的に決まるため、異なる複数種類の解像度で選択的
に読み取りを行うことができない。

【０００６】そこで従来は、ラインセンサで得られる画
像信号に対して画像処理を施し、異なる解像度の画像信
号を生成しているが、このような画像処理を行うために
は構成が複雑化し、また余計な処理時間を要するために
読取速度の低下を来すという不具合があった。

【０００７】

【発明が解決しようとする課題】以上のように従来の画
像読取装置では、高解像度を得るために光電変換素子の
配置密度が高いラインセンサを用いると、アパーチャが
小さいために読取速度の低下を来すという不具合や、ラ
インセンサにおける光電変換素子の配置密度に対応する
解像度とは異なる解像度を得るためには画像処理によっ
て対処しなければならず、構成の複雑化や読取速度の低
下を来すという不具合があった。

【０００８】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、高速な読み取
りを行うことが可能で、しかも複数種類の解像度での読
み取りを画像処理を行うことなしに実現することができ
る画像読取装置を提供することにある。

【０００９】

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、それぞれ多数の例えばフォトダイオード
などの光電変換素子を、所定の密度（例えば８個／mm）
でほぼ等間隔、かつほぼ直線状に配置してなるｎ個（例
えば２個）の例えばフォトダイオード群などの光電変換
素子群と、このｎ個の光電変換素子群のそれぞれに対応
して設けられ、対応する光電変換素子群を構成している
多数の光電変換素子のそれぞれの出力を連ねて素子群信
号を生成する、例えばシフトゲート、アナログシフトレ
ジスタおよび出力バッファからなる素子群信号生成手段
と、この素子群信号生成手段のそれぞれで生成されたｎ
個の素子群信号のうちの少なくとも１つを選択するとと
もに、この選択した素子群信号を合成して画像信号を生
成する、例えば選択回路および合成処理制御部からなる
画像信号生成手段とを備え、かつ前記ｎ個の光電変換素
子群を、前記光電変換素子の配列方向に沿った方向につ
いては、前記光電変換素子の配置間隔の１／ｎに相当す
る長さずつ互いにずらして配置した。

【００１０】

【作用】このような手段を講じたことにより、それぞれ
多数の光電変換素子を、所定の密度でほぼ等間隔、かつ
ほぼ直線状に配置してなるｎ個の光電変換素子群と、こ
のｎ個の光電変換素子群のそれぞれに対応して設けら
れ、対応する光電変換素子群を構成している多数の光電
変換素子のそれぞれの出力を連ねて素子群信号を生成す
る素子群信号生成手段とにより、ｎ個の素子群信号が生
成される。そして画像信号生成手段により、前記ｎ個の
素子群信号のうちの少なくとも１つが選択され、この選
択された素子群信号が合成されて画像信号が生成され
る。

【００１１】ここでｎ個の光電変換素子群は、前記光電
変換素子の配列方向に沿った方向については、前記光電
変換素子の配置間隔の１／ｎに相当する長さずつ互いに
ずらして配置されているので、前記光電変換素子の配列
方向に沿った方向についてはおのおの違う位置の読み取
りを行うことになり、前記ｎ個の素子群信号のうちの少
なくとも１つを合成することにより、最大で各素子群信
号における光電変換素子の密度のｎ倍の解像度の画像信
号が生成される。また合成する素子群信号の数を任意に
設定することにより、解像度が任意に変更される。

【００１２】また、このように光電変換素子の密度に対
応する解像度のｎ倍の解像度での読み取りが可能であり
ながら、各光電変換素子群における光電変換素子のピッ
チは最大の解像度における画素のピッチに比較して大き
いため、前記光電変換素子のアパーチャが大きく設定で
きる。

【００１３】

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１は本実施例に係る画像読取装置の要部
構成を示す機能ブロック図である。図中、１はＣＣＤパ
ッケージであり、フォトダイオード群11-1，11-2、シフ
トゲート12-1，12-2，13-1，13-2、アナログシフトレジ
スタ14-1，14-2，15-1，15-2および出力バッファ16-1，
16-2を一体的に集積してなる。

【００１４】フォトダイオード群11-1，11-2はそれぞ
れ、図２に示すように多数のフォトダイオード21-1，21
-2が１ｍｍ当たり８個の密度で、直線状に等間隔で配置
して構成されている。そしてフォトダイオード群11-1と
フォトダイオード群11-2とは、互いに平行に配置されて
いる。またフォトダイオード21-1，21-2の配列方向に沿
った方向については、フォトダイオード21-1とフォトダ
イオード21-2とはフォトダイオード21-1どうしまたは、
フォトダイオード21-2どうしのピッチ（１／８ｍｍ）の
１／２に相当する長さ（１／１６ｍｍ）だけずらした状
態で配置されている。

【００１５】さて、フォトダイオード群11-1、シフトゲ
ート12-1，13-1、アナログシフトレジスタ14-1，15-1お
よび出力バッファ16-1が一組となり、バイリニア構成の
ＣＣＤラインセンサを形成している。またフォトダイオ
ード群11-2、シフトゲート12-2，13-2、アナログシフト
レジスタ14-2，15-2および出力バッファ16-2が一組とな
り、やはりバイリニア構成のＣＣＤラインセンサを形成
している。そして、この２組のＣＣＤラインセンサをお
のおの動作させるべく、シフトゲート12-1，12-2，13-
1，13-2のそれぞれにシフトパルスＳＨが、アナログシ
フトレジスタ14-1に転送パルスφ_1Aが、アナログシフト
レジスタ14-2に転送パルスφ_1Bが、アナログシフトレジ
スタ15-1に転送パルスφ_2Aが、アナログシフトレジスタ
15-2に転送パルスφ_2Bが、そして出力バッファ16-1，16
-2のそれぞれにリセットパルスＲＳがそれぞれ与えられ
ている。

【００１６】出力バッファ16-1の出力信号Ｏ１および出
力バッファ16-2の出力信号Ｏ２は、ともに選択回路２に
入力される。選択回路２は、合成処理制御部３から出力
される選択制御信号ＳＥＬに基づき、出力信号Ｏ１およ
び出力信号Ｏ２のいずれか一方を選択し、Ａ／Ｄ変換回
路４へと出力する。

【００１７】合成処理制御部３は、外部から与えられる
解像度情報（８ppm および１６ppmのいずれの解像度で
の読み取りを行うかを示す情報）に基づき、選択制御信
号ＳＥＬを予め設定された２種類のパターンのいずれか
とする。

【００１８】Ａ／Ｄ変換回路４は、選択回路２から与え
られる信号をディジタル化し、画像データとして出力す
る。次に以上のように構成された画像読取装置の動作を
図３に示すタイムチャートを参照しながら説明する。

【００１９】まず各フォトダイオード21-1で光電変換に
より得られた電荷は、シフトパルスＳＨが「Ｈ」レベル
である期間にシフトゲート12-1，13-1が開くことによっ
てアナログシフトレジスタ14-1，15-1へと一斉に転送さ
れる。

【００２０】アナログシフトレジスタ14-1，15-1に転送
された電荷は、転送パルスφ_1A，φ_2Aに同期してアナロ
グシフトレジスタ14-1，15-1中を転送されていき、出力
バッファ16-1へと出力される。ここで転送パルスφ_1A，
φ_2Aは、図３に示すように同一の信号であり、アナログ
シフトレジスタ14-1，15-1のそれぞれでは、この転送パ
ルスφ_1A，φ_2Aの立下り２回に１素子分の割合いで電荷
が転送されて行く。また、フォトダイオード群11-1、シ
フトゲート12-1，13-1、アナログシフトレジスタ14-1，
15-1および出力バッファ16-1が一組となってバイリニア
構成のＣＣＤラインセンサを形成しているので、出力バ
ッファ16-1への出力が変化するタイミングは、アナログ
シフトレジスタ14-1，15-1のそれぞれで異なっている。
従って出力バッファ16-1には、アナログシフトレジスタ
14-1を転送される電荷、すなわちフォトダイオード群11
-1における奇数番目のフォトダイオードが出力した電荷
と、アナログシフトレジスタ14-2を転送される電荷、す
なわちフォトダイオード群11-1における偶数番目のフォ
トダイオードが出力した電荷とが交互に与えられること
になる。結果として出力バッファ16-1には、転送パルス
φ_1A，φ_2Aの立下りに同期して、フォトダイオード群11
-1の各フォトダイオード21-1のそれぞれの出力電荷が順
番に与えられることになる。

【００２１】出力バッファ16-1は、その出力をアナログ
シフトレジスタ14-1，15-1から与えられる電荷に応じた
レベルとするが、図３に示すようなリセットパルスＲＳ
の立上がりに同期して出力をリセットする。これにより
出力バッファ16-1からは、図３に示すような出力信号Ｏ
１が出力される。なお図３において、ハッチングして示
す部分が各フォトダイオード21-1のそれぞれの出力電荷
に対応するレベルとなっている部分を示す。

【００２２】一方、フォトダイオード群11-2、シフトゲ
ート12-2，13-2、アナログシフトレジスタ14-2，15-2お
よび出力バッファ16-2でも、以上説明したのと同様な動
作が行われる。ただし、アナログシフトレジスタ14-2，
15-2に与えられる転送パルスφ_1B，φ_2Bは、図３に示す
ように転送パルスφ_1A，φ_2Aとは位相が逆となっている
ので、出力バッファ16-2からは図３に示すように、各フ
ォトダイオード21-2のそれぞれの出力電荷に対応するレ
ベルとなっている部分が出力信号Ｏ１に対して時間的に
ずれている出力信号Ｏ２が出力される。

【００２３】さて合成処理制御部３では、解像度８ppm
での読み取りが指定されているときには解像度８ppm を
示す解像度情報が与えられており、このときには選択制
御信号ＳＥＬを出力バッファ16-1の出力の選択を示す
「Ｌ」レベルに固定する。そうすると選択回路２は、出
力バッファ16-1の出力信号Ｏ１のみを選択出力し、出力
バッファ16-2の出力Ｏ２は遮断する。

【００２４】一方、合成処理制御部３では、解像度１６
ppm での読み取りが指定されているときには解像度１６
ppm を示す解像度情報が与えられており、このときには
合成処理制御部３は選択制御信号ＳＥＬを図３に示すよ
うに、出力バッファ16-1の出力の選択を示す「Ｌ」レベ
ルと出力バッファ16-2の出力の選択を示す「Ｈ」レベル
とに転送パルスφ_1A，φ_2A，φ_1B，φ_2Bと同一の周期で
交互に変化させる。そうすると選択回路２は、出力バッ
ファ16-1の出力信号Ｏ１と出力バッファ16-2の出力信号
Ｏ２とを交互に選択出力する。

【００２５】そして選択回路２の出力は、Ａ／Ｄ変換回
路４において、例えば各フォトダイオード21-1，21-2の
出力をそれぞれ８ビットで示す画像データに変換され、
出力される。

【００２６】かくして画像データは、図３に示すように
解像度８ppm が指定されている期間ＴＡにおいては、フ
ォトダイオード群11-1によって得られた情報のみを含ん
だものとなる。フォトダイオード群11-1は８個／mmの密
度でフォトダイオード21-1が配置されているので、この
ときの画像データは８ppm の解像度を有している。

【００２７】また解像度１６ppm が指定されている期間
ＴＢにおいては、フォトダイオード群11-1によって得ら
れた情報とフォトダイオード群11-2によって得られた情
報とが交互に合成されたものとなる。フォトダイオード
群11-1，11-2はともに８個／mmの密度でフォトダイオー
ド21-1，21-2が配置されており、かつフォトダイオード
群11-1とフォトダイオード群11-2とはフォトダイオード
21-1どうしまたは、フォトダイオード21-2どうしのピッ
チ（１／８ｍｍ）の１／２に相当する長さ（１／１６ｍ
ｍ）だけずらした状態で配置されているので、このとき
の画像データは１６ppm の解像度を有している。

【００２８】このようにして、指定された解像度を有す
る画像データを、画像処理を行うことなしに簡単に生成
することができる。画像処理を行う必要がないので、読
取速度の低下は生じず、高速な読み取りが可能である。

【００２９】また、以上のように１６ppm の解像度を有
した画像データを生成可能でありながら、フォトダイオ
ード21-1，21-2の実際の配置密度は８個／mmである。こ
のため、１６個／mmの密度でフォトダイオードを配置す
る場合に比べてフォトダイオードどうしのピッチが大き
くなり、フォトダイオードのアパーチャを大きく取るこ
とができる。ただし、フォトダイオード群11-1とフォト
ダイオード群11-2とは同一のラインを読み取るため、フ
ォトダイオード群11-1とフォトダイオード群11-2との間
隔が大きくなるほど実際の読取位置のずれが大きくな
り、得られる画像データが読取画像に忠実ではなくなっ
てしまう。このため、フォトダイオード21-1，21-2の配
列方向に直交する方向についてのアパーチャの長さはで
きるだけ小さくすることが望ましい。しかし、フォトダ
イオード21-1，21-2のアパーチャのフォトダイオード21
-1，21-2の配列方向に直交する方向の長さを１６ppm 相
当にしたとしても、フォトダイオード21-1，21-2の配列
方向に沿った長さを可能な限り大きくすれば、フォトダ
イオード21-1，21-2のアパーチャは１６個／mmで配置す
る場合の約２倍にすることができる。このように、フォ
トダイオード21-1，21-2のアパーチャを１６個／mmの密
度で配置する場合の２倍に設定したとすれば、フォトダ
イオード21-1，21-2の蓄積電荷量と読取時間との関係は
図４に示すようになる。これにより、図５（ａ）に示す
ように、フォトダイオード21-1，21-2の蓄積電荷量Ｑが
所定量（例えば飽和電荷量）Ｑｓに到達するのに要する
時間を基準に読取周期を設定すれば、読取周期（シフト
パルスＳＨの周期）を図５（ｂ）に示す１６個／mmの密
度でフォトダイオードを配置する場合に比べて１／２と
することができ、２倍の速度での読み取りが可能とな
る。

【００３０】逆に、１ラインの読取時間を一定とすれ
ば、本実施例の画像読取装置を用いる場合には光源の光
量を１／２に低減することができる。なお、本発明は上
記実施例に限定されるものではない。例えば上記実施例
では、フォトダイオード21-1，21-2の配列方向に直交す
る方向についてのアパーチャの長さは１６ppm 相当と
し、フォトダイオード21-1，21-2のアパーチャを長方形
としているが、図６に示すようにフォトダイオード22-
1，22-2の配列方向に直交する方向についてのアパーチ
ャの長さをフォトダイオード22-1，22-2の配列方向に沿
う方向の長さとほぼ一致させ、フォトダイオード22-1，
22-2のアパーチャを正方形に近い形としても良い。この
ようにすると、アパーチャをより大きくすることがで
き、読取速度のさらなる高速化を図ることが可能とな
る。

【００３１】また上記実施例では、８個／mmの密度のフ
ォトダイオード群を２つ設けることにより、８ppm およ
び１６ppm の解像度を得られるものとして説明している
が、フォトダイオード群のフォトダイオードの密度は任
意であって良く、またフォトダイオード群も３つ以上設
けるようにしても良い。このほか、本発明の要旨を逸脱
しない範囲で種々の変形実施が可能である。

【００３２】

【発明の効果】本発明によれば、それぞれ多数の例えば
フォトダイオードなどの光電変換素子を、所定の密度
（例えば８個／mm）でほぼ等間隔、かつほぼ直線状に配
置してなるｎ個（例えば２個）の例えばフォトダイオー
ド群などの光電変換素子群と、このｎ個の光電変換素子
群のそれぞれに対応して設けられ、対応する光電変換素
子群を構成している多数の光電変換素子のそれぞれの出
力を連ねて素子群信号を生成する、例えばシフトゲー
ト、アナログシフトレジスタおよび出力バッファからな
る素子群信号生成手段と、この素子群信号生成手段のそ
れぞれで生成されたｎ個の素子群信号のうちの少なくと
も１つを選択するとともに、この選択した素子群信号を
合成して画像信号を生成する、例えば選択回路および合
成処理制御部からなる画像信号生成手段とを備え、かつ
前記ｎ個の光電変換素子群を、前記光電変換素子の配列
方向に沿った方向については、前記光電変換素子の配置
間隔の１／ｎに相当する長さずつ互いにずらして配置し
たので、高速な読み取りを行うことが可能で、しかも複
数種類の解像度での読み取りを画像処理を行うことなし
に実現することができる画像読取装置となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像読取装置の要部構
成を示す機能ブロック図。

【図２】図１中のフォトダイオード群11-1，11-2におけ
るフォトダイオード21-1，21-2の配置状態を模式的に示
す図。

【図３】図１に示す画像読取装置の動作を示すタイムチ
ャート。

【図４】フォトダイオード21-1，21-2の蓄積電荷量と読
取時間との関係を示す図。

【図５】フォトダイオード21-1，21-2の蓄積電荷量Ｑが
所定量Ｑｓに到達するのに要する時間を基準に読取周期
を設定した場合の読取周期の違いを比較する図。

【図６】図１中のフォトダイオード群11-1，11-2におけ
るフォトダイオードの配置状態を変形例を模式的に示す
図。

【符号の説明】

１…ＣＣＤパッケージ ２…選択回路 ３…合成処理制御部 ４…Ａ／Ｄ変換回路 11-1，11-2…フォトダイオード群 12-1，12-2，13-1，13-2…シフトゲート 14-1，14-2，15-1，15-2…アナログシフトレジスタ 16-1，16-2…出力バッファ 21-1，21-2…フォトダイオード

Claims (1)

【特許請求の範囲】
1. 【請求項１】 それぞれ多数の光電変換素子を、所定の
   密度でほぼ等間隔、かつほぼ直線状に配置してなるｎ個
   の光電変換素子群と、 このｎ個の光電変換素子群のそれぞれに対応して設けら
   れ、対応する光電変換素子群を構成している多数の光電
   変換素子のそれぞれの出力を連ねて素子群信号を生成す
   る素子群信号生成手段と、 この素子群信号生成手段のそれぞれで生成されたｎ個の
   素子群信号のうちの少なくとも１つを選択するととも
   に、この選択した素子群信号を合成して画像信号を生成
   する画像信号生成手段とを有し、 前記ｎ個の光電変換素子群は、前記光電変換素子の配列
   方向に沿った方向については、前記光電変換素子の配置
   間隔の１／ｎに相当する長さずつ互いにずらして配置し
   てなることを特徴とする画像読取装置。