JPH0889U - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH0889U
JPH0889U JP006668U JP666895U JPH0889U JP H0889 U JPH0889 U JP H0889U JP 006668 U JP006668 U JP 006668U JP 666895 U JP666895 U JP 666895U JP H0889 U JPH0889 U JP H0889U
Authority
JP
Japan
Prior art keywords
wiring pattern
printed wiring
wiring board
pattern
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP006668U
Other languages
English (en)
Inventor
崇司 小林
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP006668U priority Critical patent/JPH0889U/ja
Publication of JPH0889U publication Critical patent/JPH0889U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 大電流用印刷配線パターンの基板面上に占め
る面積が小さく済むようにして電子部品の実装密度を高
くできるようにする。 【解決手段】 幅寸法x深さ寸法yの溝24内に、導電
ペーストが流入されるとともに焼成されて配線パターン
22が形成され、かつ、幅寸法xが導電ペーストが流入
された際にその表面に盛り上がりを生じない程度に小さ
な寸法に設定されてなるもの。

Description

【考案の詳細な説明】
【0001】
【考案の属する技術分野】
本考案は、配線基板における配線パターン、とくに大電流用配線パターンの構 成に関する。
【0002】
【従来の技術】
第2図は大電流制御用素子と小信号制御用素子との回路図である。第2図にお いて、2,4はそれぞれ大電流制御用素子としてのトランジスタであり、6は小 信号制御用素子としてのトランジスタであり、8はエミッタ抵抗である。
【0003】 第3図は第2図の回路素子を搭載する印刷配線基板の平面図である。第3図に 示される印刷配線基板10の基板面12には、大電流制御用トランジスタ2,4 の実装用の印刷配線パターン14,16と、小信号制御用トランジスタ6の実装 用の印刷配線パターン18と、エミッタ抵抗8となる小信号用印刷配線パターン 20と、電源ラインとなる大電流用印刷配線パターン22とが周知の印刷配線技 術により同一の厚みでかつそれぞれに対応したパターン幅と形状に形成されてい る。
【0004】
【考案が解決しようとする課題】
上記のように、現状においては大電流用印刷配線パターン22はその幅が大き く設計されることで形成されているが、そのように大きな幅に形成されると、第 3図に示すように、大電流用印刷配線パターン22が基板面12上の広い面積を 占めることになる。そのために、従来例の印刷配線基板10では、その基板面に おける電子部品の実装密度がきわめて低くなってしまうという問題があった。
【0005】 本考案は、上記課題に鑑みてなされたものであって、大電流用印刷配線パター ンの基板面上に占める面積が小さく済むようにして電子部品の実装密度を高くで きるようにすることを目的としている。
【0006】
【課題を解決するための手段】
このような目的を達成するために、本考案の配線基板においては、幅寸法x 深さ寸法yの溝内に、導電ペーストが流入されるとともに焼成されて配線パター ンが形成され、かつ、前記幅寸法xが前記導電ペーストが流入された際にその表 面に盛り上がりを生じない程度に小さな寸法に設定されてなる構成とした。
【0007】 この考案により大電流用配線パターンを形成することで、大電流用配線パター ンの配線基板における占有面積が小さくなり、その分、当該印刷配線基板への電 子部品の実装密度を高くすることができる。
【0008】 さらに、大電流用配線パターンの幅寸法が小さいので、その表面に盛り上がり が発生しにくく、これにより、その断面積が所定値に維持される。
【0009】
【考案の実施の形態】
以下、本考案の実施例を図面を参照して詳細に説明する。第1図は本考案の実 施例に係る印刷配線基板の要部の断面を示す斜視図である。第1図において、従 来例に係る第3図と同一の部分には同一の符号を付すとともに、その同一の符号 に係る部分についての説明は省略する。
【0010】 本実施例の印刷配線基板23にあっては、その基板面12に小信号用印刷配線 パターン20のパターン幅W1と略等しい溝幅(x)と、この溝幅との積が第3 図における大電流用印刷配線パターン(配線パターン)22の断面積W2×tに 略等しくなる溝深さd(y)とを有する溝24が形成されているとともに、この 溝24内に大電流用印刷配線パターン22が形成されているに特徴を有している 。
【0011】 なお、この大電流用印刷配線パターン22は、例えばAgーPdのような導電 ペーストをその溝24内に流し込んだのちに焼成することで得られる。
【0012】 なお、本実施例のその他の構成は従来例と同様である。
【0013】 上記構成を有する本実施例の印刷配線基板23にあっては、大電流用印刷配線 パターン22の断面積が直流抵抗値が略ゼロとなる程度の大きさの断面積を持つ 溝24内に形成され、かつその溝24の溝幅が小信号用印刷配線パターンのパタ ーン幅と略等しくされていることから、大電流用印刷配線パターン22の印刷配 線基板23における占有面積が大幅に小さくなる。その結果、印刷配線基板23 への電子部品の実装密度を高くすることができる。また、溝深さが浅い構成にお いて大電流用印刷配線パターン22の溝幅を大きく形成する場合には、パターン の盛り上がりやはみ出しが発生しやすく、これによりその断面積が一定となりに くいが、本考案によれば、パターンの盛り上がりやはみ出しが発生しにくいので 断面積が所定値に維持され、これにより抵抗値が安定した大電流用印刷配線パタ ーン22が得られる。
【0014】 また、配線基板としては、大電流用印刷配線パターン22の溝幅を小さくでき ることにより、配線基板スペースを一定とする場合にはパターン間の間隔を広く とれ、これにより、周波数特性が向上され、とくに、高周波特性が向上される。 さらに、大電流用印刷配線パターン22と小信号用印刷配線パターン20とが 略等しいパターン幅とされることにより、この配線基板のパターン設計が簡略な 配線パターンにおいて容易に行われるとともに、この配線基板への回路素子の搭 載動作も単純な動作により簡単に行えるようになる。
【0015】
【効果】
以上説明したことから明らかなように本考案によれば、大電流用パターンの基 板面上に占める面積が小さくなるので、電子部品の実装密度を高くすることがで きるようになるとともに、大電流用配線パターンの幅が小さくてパターンの盛り 上がりが発生しにくいのでその断面積が所定値に維持され、これにより抵抗値が 安定した大電流用配線パターンが得られる。
【図面の簡単な説明】
【図1】本考案の実施例に係る印刷配線基板の要部の断
面斜視図
【図2】印刷配線基板に搭載される回路素子の回路図
【図3】従来例に係る印刷配線基板の平面図
【符号の説明】
10…印刷配線基板 22…大電流用印刷配線パターン(配線パターン) 24…溝

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 幅寸法x深さ寸法yの溝内に、導電ペー
    ストが流入されるとともに焼成されて配線パターンが形
    成され、かつ、前記幅寸法xが前記導電ペーストが流入
    された際にその表面に盛り上がりを生じない程度に小さ
    な寸法に設定されてなることを特徴とする配線基板。
JP006668U 1995-07-03 1995-07-03 配線基板 Pending JPH0889U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP006668U JPH0889U (ja) 1995-07-03 1995-07-03 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP006668U JPH0889U (ja) 1995-07-03 1995-07-03 配線基板

Publications (1)

Publication Number Publication Date
JPH0889U true JPH0889U (ja) 1996-01-19

Family

ID=18527957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP006668U Pending JPH0889U (ja) 1995-07-03 1995-07-03 配線基板

Country Status (1)

Country Link
JP (1) JPH0889U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625685A (ja) * 1985-07-01 1987-01-12 株式会社村田製作所 厚膜混成集積回路のフアインライン形成方法
JPS62216393A (ja) * 1986-03-18 1987-09-22 三洋電機株式会社 回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625685A (ja) * 1985-07-01 1987-01-12 株式会社村田製作所 厚膜混成集積回路のフアインライン形成方法
JPS62216393A (ja) * 1986-03-18 1987-09-22 三洋電機株式会社 回路基板の製造方法

Similar Documents

Publication Publication Date Title
JPH0631734Y2 (ja) 印刷配線基板
JPH0889U (ja) 配線基板
JPH08316611A (ja) 配線基板
JP2631641B2 (ja) 印刷配線基板
JPH04352379A (ja) 半導体装置及びその製造方法
JPH01157468U (ja)
JPH01118474U (ja)
JPH0230843Y2 (ja)
JP2538032Y2 (ja) プリント板
JPS62172173U (ja)
JPH05347498A (ja) 電子部品の実装方法
JPS58158443U (ja) 混成集積回路基板
JPH0428469U (ja)
JPS60106363U (ja) プリント配線基板
JPS63188899U (ja)
JPS62120397U (ja)
JPS6452201U (ja)
JPS6454355U (ja)
JPS6013749U (ja) 高周波スタツドレストランジスタの放熱構造
JPS6351495U (ja)
JPH0358197B2 (ja)
JPS63119593A (ja) プリント基板
JPS5895668U (ja) 印刷配線基板
JPH044775U (ja)
JPS5958984U (ja) 高周波電子装置