JPH08316611A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH08316611A JPH08316611A JP15963196A JP15963196A JPH08316611A JP H08316611 A JPH08316611 A JP H08316611A JP 15963196 A JP15963196 A JP 15963196A JP 15963196 A JP15963196 A JP 15963196A JP H08316611 A JPH08316611 A JP H08316611A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring pattern
- pattern
- width
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
Abstract
(57)【要約】
【課題】 大電流用印刷配線パターンの基板面上に占め
る面積が小さく済むようにして電子部品の実装密度を高
くできるようにする。 【解決手段】 幅寸法ｘ深さ寸法ｙの溝２４内に、導電
ペーストが流入されるとともに焼成されて配線パターン
２２が形成され、かつ、幅寸法ｘが導電ペーストが流入
された際にその表面に盛り上がりを生じない程度に小さ
な寸法に設定されてなるもの。
る面積が小さく済むようにして電子部品の実装密度を高
くできるようにする。 【解決手段】 幅寸法ｘ深さ寸法ｙの溝２４内に、導電
ペーストが流入されるとともに焼成されて配線パターン
２２が形成され、かつ、幅寸法ｘが導電ペーストが流入
された際にその表面に盛り上がりを生じない程度に小さ
な寸法に設定されてなるもの。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板における
配線パターン、とくに大電流用配線パターンの構成に関
する。
配線パターン、とくに大電流用配線パターンの構成に関
する。
【０００２】
【従来の技術】図２は大電流制御用素子と小信号制御用
素子との回路図である。図２において、２,４はそれぞ
れ大電流制御用素子としてのトランジスタであり、６は
小信号制御用素子としてのトランジスタであり、８はエ
ミッタ抵抗である。
素子との回路図である。図２において、２,４はそれぞ
れ大電流制御用素子としてのトランジスタであり、６は
小信号制御用素子としてのトランジスタであり、８はエ
ミッタ抵抗である。
【０００３】図３は図２の回路素子を搭載する印刷配線
基板の平面図である。図３に示される印刷配線基板１０
の基板面１２には、大電流制御用トランジスタ２,４の
実装用の印刷配線パターン１４,１６と、小信号制御用
トランジスタ６の実装用の印刷配線パターン１８と、エ
ミッタ抵抗８となる小信号用印刷配線パターン２０と、
電源ラインとなる大電流用印刷配線パターン２２とが周
知の印刷配線技術により同一の厚みでかつそれぞれに対
応したパターン幅と形状に形成されている。
基板の平面図である。図３に示される印刷配線基板１０
の基板面１２には、大電流制御用トランジスタ２,４の
実装用の印刷配線パターン１４,１６と、小信号制御用
トランジスタ６の実装用の印刷配線パターン１８と、エ
ミッタ抵抗８となる小信号用印刷配線パターン２０と、
電源ラインとなる大電流用印刷配線パターン２２とが周
知の印刷配線技術により同一の厚みでかつそれぞれに対
応したパターン幅と形状に形成されている。
【０００４】
【発明が解決しようとする課題】上記のように、現状に
おいては大電流用印刷配線パターン２２はその幅が大き
く設計されることで形成されているが、そのように大き
な幅に形成されると、図３に示すように、大電流用印刷
配線パターン２２が基板面１２上の広い面積を占めるこ
とになる。そのために、従来例の印刷配線基板１０で
は、その基板面における電子部品の実装密度がきわめて
低くなってしまうという問題があった。
おいては大電流用印刷配線パターン２２はその幅が大き
く設計されることで形成されているが、そのように大き
な幅に形成されると、図３に示すように、大電流用印刷
配線パターン２２が基板面１２上の広い面積を占めるこ
とになる。そのために、従来例の印刷配線基板１０で
は、その基板面における電子部品の実装密度がきわめて
低くなってしまうという問題があった。
【０００５】本発明は、上記課題に鑑みてなされたもの
であって、大電流用印刷配線パターンの基板面上に占め
る面積が小さく済むようにして電子部品の実装密度を高
くできるようにすることを目的としている。
であって、大電流用印刷配線パターンの基板面上に占め
る面積が小さく済むようにして電子部品の実装密度を高
くできるようにすることを目的としている。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために、本発明の配線基板においては、幅寸法ｘ深さ
寸法ｙの溝内に、導電ペーストが流入されるとともに焼
成されて配線パターンが形成され、かつ、前記幅寸法ｘ
が前記導電ペーストが流入された際にその表面に盛り上
がりを生じない程度に小さな寸法に設定されてなる構成
とした。
るために、本発明の配線基板においては、幅寸法ｘ深さ
寸法ｙの溝内に、導電ペーストが流入されるとともに焼
成されて配線パターンが形成され、かつ、前記幅寸法ｘ
が前記導電ペーストが流入された際にその表面に盛り上
がりを生じない程度に小さな寸法に設定されてなる構成
とした。
【０００７】この発明により大電流用配線パターンを形
成することで、大電流用配線パターンの配線基板におけ
る占有面積が小さくなり、その分、当該印刷配線基板へ
の電子部品の実装密度を高くすることができる。
成することで、大電流用配線パターンの配線基板におけ
る占有面積が小さくなり、その分、当該印刷配線基板へ
の電子部品の実装密度を高くすることができる。
【０００８】さらに、大電流用配線パターンの幅寸法が
小さいので、その表面に盛り上がりが発生しにくく、こ
れにより、その断面積が所定値に維持される。
小さいので、その表面に盛り上がりが発生しにくく、こ
れにより、その断面積が所定値に維持される。
【０００９】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して詳細に説明する。図１は本発明の実施例に係る印
刷配線基板の要部の断面を示す斜視図である。図１にお
いて、従来例に係る図３と同一の部分には同一の符号を
付すとともに、その同一の符号に係る部分についての説
明は省略する。
照して詳細に説明する。図１は本発明の実施例に係る印
刷配線基板の要部の断面を示す斜視図である。図１にお
いて、従来例に係る図３と同一の部分には同一の符号を
付すとともに、その同一の符号に係る部分についての説
明は省略する。
【００１０】本実施例の印刷配線基板２３にあっては、
その基板面１２に小信号用印刷配線パターン２０のパタ
ーン幅Ｗ１と略等しい溝幅（ｘ）と、この溝幅との積が
図３における大電流用印刷配線パターン（配線パター
ン）２２の断面積Ｗ２×ｔに略等しくなる溝深さｄ
（ｙ）とを有する溝２４が形成されているとともに、こ
の溝２４内に大電流用印刷配線パターン２２が形成され
ているに特徴を有している。
その基板面１２に小信号用印刷配線パターン２０のパタ
ーン幅Ｗ１と略等しい溝幅（ｘ）と、この溝幅との積が
図３における大電流用印刷配線パターン（配線パター
ン）２２の断面積Ｗ２×ｔに略等しくなる溝深さｄ
（ｙ）とを有する溝２４が形成されているとともに、こ
の溝２４内に大電流用印刷配線パターン２２が形成され
ているに特徴を有している。
【００１１】なお、この大電流用印刷配線パターン２２
は、例えばＡｇーＰｄのような導電ペーストをその溝２
４内に流し込んだのちに焼成することで得られる。
は、例えばＡｇーＰｄのような導電ペーストをその溝２
４内に流し込んだのちに焼成することで得られる。
【００１２】なお、本実施例のその他の構成は従来例と
同様である。
同様である。
【００１３】上記構成を有する本実施例の印刷配線基板
２３にあっては、大電流用印刷配線パターン２２の断面
積が直流抵抗値が略ゼロとなる程度の大きさの断面積を
持つ溝２４内に形成され、かつその溝２４の溝幅が小信
号用印刷配線パターンのパターン幅と略等しくされてい
ることから、大電流用印刷配線パターン２２の印刷配線
基板２３における占有面積が大幅に小さくなる。その結
果、印刷配線基板２３への電子部品の実装密度を高くす
ることができる。また、溝深さが浅い構成において大電
流用印刷配線パターン２２の溝幅を大きく形成する場合
には、パターンの盛り上がりやはみ出しが発生しやす
く、これによりその断面積が一定となりにくいが、本発
明によれば、パターンの盛り上がりやはみ出しが発生し
にくいので断面積が所定値に維持され、これにより抵抗
値が安定した大電流用印刷配線パターン２２が得られ
る。
２３にあっては、大電流用印刷配線パターン２２の断面
積が直流抵抗値が略ゼロとなる程度の大きさの断面積を
持つ溝２４内に形成され、かつその溝２４の溝幅が小信
号用印刷配線パターンのパターン幅と略等しくされてい
ることから、大電流用印刷配線パターン２２の印刷配線
基板２３における占有面積が大幅に小さくなる。その結
果、印刷配線基板２３への電子部品の実装密度を高くす
ることができる。また、溝深さが浅い構成において大電
流用印刷配線パターン２２の溝幅を大きく形成する場合
には、パターンの盛り上がりやはみ出しが発生しやす
く、これによりその断面積が一定となりにくいが、本発
明によれば、パターンの盛り上がりやはみ出しが発生し
にくいので断面積が所定値に維持され、これにより抵抗
値が安定した大電流用印刷配線パターン２２が得られ
る。
【００１４】また、配線基板としては、大電流用印刷配
線パターン２２の溝幅を小さくできることにより、配線
基板スペースを一定とする場合にはパターン間の間隔を
広くとれ、これにより、周波数特性が向上され、とく
に、高周波特性が向上される。
線パターン２２の溝幅を小さくできることにより、配線
基板スペースを一定とする場合にはパターン間の間隔を
広くとれ、これにより、周波数特性が向上され、とく
に、高周波特性が向上される。
【００１５】さらに、大電流用印刷配線パターン２２と
小信号用印刷配線パターン２０とが略等しいパターン幅
とされることにより、この配線基板のパターン設計が簡
略な配線パターンにおいて容易に行われるとともに、こ
の配線基板への回路素子の搭載動作も単純な動作により
簡単に行えるようになる。
小信号用印刷配線パターン２０とが略等しいパターン幅
とされることにより、この配線基板のパターン設計が簡
略な配線パターンにおいて容易に行われるとともに、こ
の配線基板への回路素子の搭載動作も単純な動作により
簡単に行えるようになる。
【００１６】
【効果】以上説明したことから明らかなように本発明に
よれば、大電流用パターンの基板面上に占める面積が小
さくなるので、電子部品の実装密度を高くすることがで
きるようになるとともに、大電流用配線パターンの幅が
小さくてパターンの盛り上がりが発生しにくいのでその
断面積が所定値に維持され、これにより抵抗値が安定し
た大電流用配線パターンが得られる。
よれば、大電流用パターンの基板面上に占める面積が小
さくなるので、電子部品の実装密度を高くすることがで
きるようになるとともに、大電流用配線パターンの幅が
小さくてパターンの盛り上がりが発生しにくいのでその
断面積が所定値に維持され、これにより抵抗値が安定し
た大電流用配線パターンが得られる。
【図１】本発明の実施例に係る印刷配線基板の要部の断
面斜視図
面斜視図
【図２】印刷配線基板に搭載される回路素子の回路図
【図３】従来例に係る印刷配線基板の平面図
１０…印刷配線基板 ２２…大電流用印刷配線パターン（配線パターン） ２４…溝
Claims (1)
- 【請求項１】 幅寸法ｘ深さ寸法ｙの溝内に、導電ペー
ストが流入されるとともに焼成されて配線パターンが形
成され、かつ、前記幅寸法ｘが前記導電ペーストが流入
された際にその表面に盛り上がりを生じない程度に小さ
な寸法に設定されてなることを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8159631A JP2739311B2 (ja) | 1996-06-20 | 1996-06-20 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8159631A JP2739311B2 (ja) | 1996-06-20 | 1996-06-20 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316611A true JPH08316611A (ja) | 1996-11-29 |
| JP2739311B2 JP2739311B2 (ja) | 1998-04-15 |
Family
ID=15697941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8159631A Expired - Fee Related JP2739311B2 (ja) | 1996-06-20 | 1996-06-20 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2739311B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128765U (ja) * | 1983-02-18 | 1984-08-30 | 市光工業株式会社 | プリント回路板 |
| JPS6270473U (ja) * | 1985-10-22 | 1987-05-02 | ||
| JPS63216398A (ja) * | 1987-03-05 | 1988-09-08 | ジエコ−株式会社 | 回路基板の製造方法 |
-
1996
- 1996-06-20 JP JP8159631A patent/JP2739311B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59128765U (ja) * | 1983-02-18 | 1984-08-30 | 市光工業株式会社 | プリント回路板 |
| JPS6270473U (ja) * | 1985-10-22 | 1987-05-02 | ||
| JPS63216398A (ja) * | 1987-03-05 | 1988-09-08 | ジエコ−株式会社 | 回路基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2739311B2 (ja) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232560B1 (en) | Arrangement of printed circuit traces | |
| JPH0631734Y2 (ja) | 印刷配線基板 | |
| JPH08316611A (ja) | 配線基板 | |
| JP2631641B2 (ja) | 印刷配線基板 | |
| JPS6126284A (ja) | 混成集積回路基板 | |
| JPH0528918B2 (ja) | ||
| JPH0889U (ja) | 配線基板 | |
| JPH0555013A (ja) | チツプ型抵抗減衰器 | |
| JP2880335B2 (ja) | 厚膜回路基板の製造方法 | |
| JPH0747897Y2 (ja) | プリント基板 | |
| JPH03257990A (ja) | 混成集積回路基板の実装方法 | |
| JPS5810369Y2 (ja) | 多層配線基板 | |
| JPH0223004Y2 (ja) | ||
| JPH04352379A (ja) | 半導体装置及びその製造方法 | |
| JP2869943B2 (ja) | 抵抗付中継台を有したハイブリッドｉｃ | |
| JPH05347498A (ja) | 電子部品の実装方法 | |
| JPS5849653Y2 (ja) | プリント配線板 | |
| JPH0230843Y2 (ja) | ||
| JPH0411383Y2 (ja) | ||
| JPH01118474U (ja) | ||
| JPH0322584A (ja) | 印刷フレキシブルプリント基板 | |
| JPH04297085A (ja) | 混成集積回路装置 | |
| JPH07142836A (ja) | ピングリッドアレーパッケージ | |
| JPH04299810A (ja) | 混成集積回路 | |
| JPS6244463U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |