JPH088986A - 搬送波発生回路 - Google Patents
搬送波発生回路Info
- Publication number
- JPH088986A JPH088986A JP14285594A JP14285594A JPH088986A JP H088986 A JPH088986 A JP H088986A JP 14285594 A JP14285594 A JP 14285594A JP 14285594 A JP14285594 A JP 14285594A JP H088986 A JPH088986 A JP H088986A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- phase
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】セルラ電話機などの直交変調回路に与える、互
いに９０度の位相差を持つ二つの搬送波を精度良く生成
でき、かつ実装が容易であり、送信周波数帯の違う他の
システムでも部品共用が可能となるものを提供するこ
と。 【構成】差動増幅器より出力される正逆両相の２信号
を、ミクサ回路を用いた２逓倍回路に与えて２逓倍信号
を生成し、ＨＰＦと増幅器を介してＤタイプＦＦ回路に
与え、目的とする周波数で互いに９０度の位相差を持つ
二つの搬送波を生成する。
いに９０度の位相差を持つ二つの搬送波を精度良く生成
でき、かつ実装が容易であり、送信周波数帯の違う他の
システムでも部品共用が可能となるものを提供するこ
と。 【構成】差動増幅器より出力される正逆両相の２信号
を、ミクサ回路を用いた２逓倍回路に与えて２逓倍信号
を生成し、ＨＰＦと増幅器を介してＤタイプＦＦ回路に
与え、目的とする周波数で互いに９０度の位相差を持つ
二つの搬送波を生成する。
Description
【０００１】
【産業上の利用分野】本発明は直交変調回路の搬送波発
生回路に係り、特に移動体通信に用いるような１００Ｍ
Ｈｚ級から２ＧＨｚ級といった周波数の高い、互いに直
交した搬送波を発生するに適した搬送波発生回路に関す
る。
生回路に係り、特に移動体通信に用いるような１００Ｍ
Ｈｚ級から２ＧＨｚ級といった周波数の高い、互いに直
交した搬送波を発生するに適した搬送波発生回路に関す
る。
【０００２】
【従来の技術】自動車電話、携帯電話の分野では、ディ
ジタル変調方式により伝送を行なうディジタルセルラ電
話が実用化された。日本では、送信する際の変調方式と
してπ／４シフトＱＰＳＫ変調が用いられる。これはハ
ードウェア的には、２ビット毎の変調シンボルを一組み
として差動符号化した後のＩ，Ｑデータで、規格により
定められた周波数の搬送波を直交変調することで実現さ
れる。この搬送波の周波数は８００ＭＨｚ帯及び１．５
ＧＨｚ帯の２箇所で規格化されている。これらの事項の
詳細は、（財）電波システム開発センター；ディジタル
方式自動車電話システム標準規格 ＲＣＲ ＳＴＤ−２
７Ｂ；ｐ．１７〜１９（平成４年１２月）に書かれてい
る。
ジタル変調方式により伝送を行なうディジタルセルラ電
話が実用化された。日本では、送信する際の変調方式と
してπ／４シフトＱＰＳＫ変調が用いられる。これはハ
ードウェア的には、２ビット毎の変調シンボルを一組み
として差動符号化した後のＩ，Ｑデータで、規格により
定められた周波数の搬送波を直交変調することで実現さ
れる。この搬送波の周波数は８００ＭＨｚ帯及び１．５
ＧＨｚ帯の２箇所で規格化されている。これらの事項の
詳細は、（財）電波システム開発センター；ディジタル
方式自動車電話システム標準規格 ＲＣＲ ＳＴＤ−２
７Ｂ；ｐ．１７〜１９（平成４年１２月）に書かれてい
る。
【０００３】直交変調には、変調信号で規格の周波数の
搬送波を直接変調する直接変調方式と、規格の１／１０
程度の周波数の搬送波を一度変調した後に、規格の周波
数にアップコンバートするＩＦ変調方式によるものがあ
る。
搬送波を直接変調する直接変調方式と、規格の１／１０
程度の周波数の搬送波を一度変調した後に、規格の周波
数にアップコンバートするＩＦ変調方式によるものがあ
る。
【０００４】直交変調する際には、互いに９０度の位相
差を持つ二つの搬送波が必要であるが、低周波ではＬＣ
フィルタ、オールパス位相回路等を用いて、与えられた
一つの搬送波から位相シフトした信号を生成することが
多い。また上記セルラ電話機のような高周波では、全波
整流回路を用いて位相シフトすることもあった。
差を持つ二つの搬送波が必要であるが、低周波ではＬＣ
フィルタ、オールパス位相回路等を用いて、与えられた
一つの搬送波から位相シフトした信号を生成することが
多い。また上記セルラ電話機のような高周波では、全波
整流回路を用いて位相シフトすることもあった。
【０００５】
【発明が解決しようとする課題】ディジタルセルラ電話
機において、上記した二つの搬送波間における９０度か
らの位相誤差は、厳しくおさえる必要がある。この位相
誤差を生じた場合、変調精度が劣化するなどの問題があ
り、バラツキの少ない実装の容易な位相シフト回路が望
まれていた。
機において、上記した二つの搬送波間における９０度か
らの位相誤差は、厳しくおさえる必要がある。この位相
誤差を生じた場合、変調精度が劣化するなどの問題があ
り、バラツキの少ない実装の容易な位相シフト回路が望
まれていた。
【０００６】この場合、一般には全波整流回路を用い
て、与えられた搬送波の２倍の周波数の２逓倍信号を得
て、さらにＤタイプＦＦ（Ｆｌｉｐ Ｆｌｏｐ）回路に
よりカウントダウンして、互いに９０度の位相差を持つ
二つの搬送波を得る。このとき全波整流回路の出力波形
は原理的に二次歪成分を多く含んでいる。精度良く互い
に９０度の位相差を持つ二つの搬送波を得るためには、
ここでの二次歪成分を低減しなければならない。そこで
一般には全波整流回路とＦＦ回路との間にＢＰＦ（Ｂａ
ｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）を設け、２逓倍信号成
分のみを通過させるようにして二次歪成分の低減を行な
う。
て、与えられた搬送波の２倍の周波数の２逓倍信号を得
て、さらにＤタイプＦＦ（Ｆｌｉｐ Ｆｌｏｐ）回路に
よりカウントダウンして、互いに９０度の位相差を持つ
二つの搬送波を得る。このとき全波整流回路の出力波形
は原理的に二次歪成分を多く含んでいる。精度良く互い
に９０度の位相差を持つ二つの搬送波を得るためには、
ここでの二次歪成分を低減しなければならない。そこで
一般には全波整流回路とＦＦ回路との間にＢＰＦ（Ｂａ
ｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）を設け、２逓倍信号成
分のみを通過させるようにして二次歪成分の低減を行な
う。
【０００７】しかしこの方法ではある特定帯域のＢＰＦ
を使用するため、送信周波数帯が違うシステムとの間で
は部品を共用できないという問題があった。例えば８０
０ＭＨｚ帯のディジタルセルラ、１．５ＧＨｚ帯のディ
ジタルセルラ、１．９ＧＨｚ帯を用いたディジタルコー
ドレス電話では別の部品を使わねばならなかった。
を使用するため、送信周波数帯が違うシステムとの間で
は部品を共用できないという問題があった。例えば８０
０ＭＨｚ帯のディジタルセルラ、１．５ＧＨｚ帯のディ
ジタルセルラ、１．９ＧＨｚ帯を用いたディジタルコー
ドレス電話では別の部品を使わねばならなかった。
【０００８】本発明の目的は上記問題点を考慮し、送信
周波数帯の違う他のシステムでも部品共用が可能であ
り、ＩＣに内蔵できて実装が容易であり、精度の高い位
相シフト回路を提供し、高周波帯においても特性の良好
な直交変調回路を実現することにある。
周波数帯の違う他のシステムでも部品共用が可能であ
り、ＩＣに内蔵できて実装が容易であり、精度の高い位
相シフト回路を提供し、高周波帯においても特性の良好
な直交変調回路を実現することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明の最も代表的な実施例では、目的とする周波数
で互いに９０度の位相差を持つ二つの搬送波の発生回路
において、目的とした周波数の搬送波信号を正逆両相の
２つの信号として出力する差動増幅器と、差動増幅器よ
り出力された２つの信号を自乗演算して、周波数が二倍
となった２逓倍信号と直流成分とを出力するフルバラン
ス型のミクサ回路を使用した２逓倍回路と、２逓倍回路
出力のうち直流成分を除去するＨＰＦと、直流成分が除
去された２逓倍信号を、次段のＤタイプＦＦ回路におい
てトリガできるよう最適なレベルに増幅して出力する増
幅器と、増幅器の出力をタイミングクロックとして、そ
の周波数を１／２にカウントダウンして出力する第１の
ＤタイプＦＦ回路と、先の第１のＤタイプＦＦ回路のＱ
出力をデータとして、そのＱ出力よりも９０度位相の遅
れた同一周波数の信号を出力する第２のＤタイプＦＦ回
路で構成される。また必要に応じて、上記フルバランス
型のミクサ回路を使用した２逓倍回路の入力直流電位を
変化できるよう、例えば５０Ωインピーダンスの調整抵
抗を設ける。目的とする搬送波は各々、第１及び第２の
ＤタイプＦＦ回路のＱ出力端子に得られる。
に本発明の最も代表的な実施例では、目的とする周波数
で互いに９０度の位相差を持つ二つの搬送波の発生回路
において、目的とした周波数の搬送波信号を正逆両相の
２つの信号として出力する差動増幅器と、差動増幅器よ
り出力された２つの信号を自乗演算して、周波数が二倍
となった２逓倍信号と直流成分とを出力するフルバラン
ス型のミクサ回路を使用した２逓倍回路と、２逓倍回路
出力のうち直流成分を除去するＨＰＦと、直流成分が除
去された２逓倍信号を、次段のＤタイプＦＦ回路におい
てトリガできるよう最適なレベルに増幅して出力する増
幅器と、増幅器の出力をタイミングクロックとして、そ
の周波数を１／２にカウントダウンして出力する第１の
ＤタイプＦＦ回路と、先の第１のＤタイプＦＦ回路のＱ
出力をデータとして、そのＱ出力よりも９０度位相の遅
れた同一周波数の信号を出力する第２のＤタイプＦＦ回
路で構成される。また必要に応じて、上記フルバランス
型のミクサ回路を使用した２逓倍回路の入力直流電位を
変化できるよう、例えば５０Ωインピーダンスの調整抵
抗を設ける。目的とする搬送波は各々、第１及び第２の
ＤタイプＦＦ回路のＱ出力端子に得られる。
【００１０】
【作用】上記２逓倍回路にフルバランス型のミクサ回路
を使用したことにより、送信周波数帯の違う他のシステ
ムでも部品共用が可能となる。また上記調整抵抗を使用
したことにより、部品を増やすことなく入力信号のスル
ーリークを抑圧するための微妙な調整を行うことができ
る。さらに回路構成全体としては、ＩＣに内蔵できて実
装が容易となり、また９０度からの位相誤差の精度が良
く、バラツキの少ない二つの直交した搬送波を得られる
ために、直交変調回路における変調精度の劣化が低減で
きるなどの効果がある。
を使用したことにより、送信周波数帯の違う他のシステ
ムでも部品共用が可能となる。また上記調整抵抗を使用
したことにより、部品を増やすことなく入力信号のスル
ーリークを抑圧するための微妙な調整を行うことができ
る。さらに回路構成全体としては、ＩＣに内蔵できて実
装が容易となり、また９０度からの位相誤差の精度が良
く、バラツキの少ない二つの直交した搬送波を得られる
ために、直交変調回路における変調精度の劣化が低減で
きるなどの効果がある。
【００１１】
【実施例】以下、本発明の実施例を図面を用いながら詳
しく説明する。図１は本発明の第１の実施例を示す回路
ブロック図である。図１において、１は搬送波信号の入
力端子、２は差動増幅器、３は２逓倍回路、３Ａ及び３
Ｂは２逓倍回路３の信号入力端子、３Ｃは２逓倍回路３
の信号出力端子、４はＨＰＦ（Ｈｉｇｈ ＰａｓｓＦｉ
ｌｔｅｒ），５は増幅器、６及び７はＤタイプＦＦ（Ｆ
ｌｉｐ Ｆｌｏｐ）回路、８Ａ及び８Ｂは出力端子であ
る。
しく説明する。図１は本発明の第１の実施例を示す回路
ブロック図である。図１において、１は搬送波信号の入
力端子、２は差動増幅器、３は２逓倍回路、３Ａ及び３
Ｂは２逓倍回路３の信号入力端子、３Ｃは２逓倍回路３
の信号出力端子、４はＨＰＦ（Ｈｉｇｈ ＰａｓｓＦｉ
ｌｔｅｒ），５は増幅器、６及び７はＤタイプＦＦ（Ｆ
ｌｉｐ Ｆｌｏｐ）回路、８Ａ及び８Ｂは出力端子であ
る。
【００１２】入力端子１からは、目的とした周波数の搬
送波信号が入力される。これはセルラ電話機の場合、基
地局からの指令に基づき決められた単一周波数の信号を
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路で
発生することにより得られる。これは差動増幅器２に入
力され、もとの信号と同相の信号と、逆相の信号の二つ
が出力され、それぞれ信号入力端子３Ａ及び３Ｂに与え
られる。そして２逓倍回路３に入力され、自乗演算がな
される。尚、本発明ではこの２逓倍回路３については以
下で詳しく説明するように、フルバランス型のミクサ回
路を使用することを特徴としている。さて２逓倍回路３
の出力は信号出力端子３Ｃに与えられ、周波数がもとの
信号の二倍となった２逓倍信号と直流成分とが現われ
る。そのうち直流成分は、次段のＨＰＦ４（単なるコン
デンサで良い）で除去され、増幅器５に入力される。こ
こで次段のＤタイプＦＦ回路６及び７においてトリガで
きるよう最適なレベルに増幅された信号は、ＤタイプＦ
Ｆ回路６及び７にそれぞれ入力される。ＦＦ回路６は１
／２カウントダウン回路として動作し、正エッジトリガ
とすれば、Ｑ端子には目的とした周波数の信号が得られ
る。これは出力端子８ＡとＦＦ回路７のデータ入力端子
に与えられる。一方、ＦＦ回路７では前記したＦＦ回路
６と同様に動作し、Ｑ端子には出力端子８Ａに得られる
信号より位相が９０度遅れた信号が得られ、出力端子８
Ｂに与えられる。以上により、目的とした周波数で互い
に９０度位相のシフトした二つの搬送波信号を得ること
ができる。
送波信号が入力される。これはセルラ電話機の場合、基
地局からの指令に基づき決められた単一周波数の信号を
ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路で
発生することにより得られる。これは差動増幅器２に入
力され、もとの信号と同相の信号と、逆相の信号の二つ
が出力され、それぞれ信号入力端子３Ａ及び３Ｂに与え
られる。そして２逓倍回路３に入力され、自乗演算がな
される。尚、本発明ではこの２逓倍回路３については以
下で詳しく説明するように、フルバランス型のミクサ回
路を使用することを特徴としている。さて２逓倍回路３
の出力は信号出力端子３Ｃに与えられ、周波数がもとの
信号の二倍となった２逓倍信号と直流成分とが現われ
る。そのうち直流成分は、次段のＨＰＦ４（単なるコン
デンサで良い）で除去され、増幅器５に入力される。こ
こで次段のＤタイプＦＦ回路６及び７においてトリガで
きるよう最適なレベルに増幅された信号は、ＤタイプＦ
Ｆ回路６及び７にそれぞれ入力される。ＦＦ回路６は１
／２カウントダウン回路として動作し、正エッジトリガ
とすれば、Ｑ端子には目的とした周波数の信号が得られ
る。これは出力端子８ＡとＦＦ回路７のデータ入力端子
に与えられる。一方、ＦＦ回路７では前記したＦＦ回路
６と同様に動作し、Ｑ端子には出力端子８Ａに得られる
信号より位相が９０度遅れた信号が得られ、出力端子８
Ｂに与えられる。以上により、目的とした周波数で互い
に９０度位相のシフトした二つの搬送波信号を得ること
ができる。
【００１３】次に前記した２逓倍回路３について、図２
を用いて説明する。図２は２逓倍回路３の構成を示す回
路図である。また図２において、先の図１と同じ構成要
素については同じ番号を付してある。
を用いて説明する。図２は２逓倍回路３の構成を示す回
路図である。また図２において、先の図１と同じ構成要
素については同じ番号を付してある。
【００１４】図２における各トランジスタＱ１〜Ｑ６に
おいて、充分なリニア動作を行なえるように入力レベル
が設定された同相信号及び逆相信号をそれぞれ、信号入
力端子３Ａ及び３Ｂに入力することにより、信号出力端
子３Ｃには周波数がもとの二倍であり、出力波形として
は１／２デューティである、言い替えるならば出力波形
において二次歪成分の少ない２逓倍信号が得られる。こ
れは前記した従来例に示した全波整流回路のような、原
理的に二次歪を伴う回路にはない特徴である。ゆえに二
次歪成分の低減を行なうためのＢＰＦは原理的に不要と
なる。
おいて、充分なリニア動作を行なえるように入力レベル
が設定された同相信号及び逆相信号をそれぞれ、信号入
力端子３Ａ及び３Ｂに入力することにより、信号出力端
子３Ｃには周波数がもとの二倍であり、出力波形として
は１／２デューティである、言い替えるならば出力波形
において二次歪成分の少ない２逓倍信号が得られる。こ
れは前記した従来例に示した全波整流回路のような、原
理的に二次歪を伴う回路にはない特徴である。ゆえに二
次歪成分の低減を行なうためのＢＰＦは原理的に不要と
なる。
【００１５】以上のことからフルバランス型のミクサ回
路を使用した２逓倍回路を用いることにより、原理的に
ＢＰＦを不要とすることで、送信周波数帯の違う他のシ
ステムでも部品共用が可能となる効果がある。
路を使用した２逓倍回路を用いることにより、原理的に
ＢＰＦを不要とすることで、送信周波数帯の違う他のシ
ステムでも部品共用が可能となる効果がある。
【００１６】さて第１の実施例において、フルバランス
型のミクサ回路を使用した２逓倍回路を用いることによ
り、各トランジスタのＶBEのバラツキが生じた場合、も
との入力信号のスルーリークがでてしまう。よってＶBE
のバラツキに対する調整を考えておく必要がある。さら
に信号系回路はＩＣに集積される方向にあり、同時にＩ
Ｃピンへの信号入力するその経路は５０Ω系でなければ
ならない。しかしＶBEのバラツキに対する調整のための
部品を増やすことは出来る限り避けたい。そこでこの問
題を解決するための第２の実施例を図面を用いて詳しく
説明する。
型のミクサ回路を使用した２逓倍回路を用いることによ
り、各トランジスタのＶBEのバラツキが生じた場合、も
との入力信号のスルーリークがでてしまう。よってＶBE
のバラツキに対する調整を考えておく必要がある。さら
に信号系回路はＩＣに集積される方向にあり、同時にＩ
Ｃピンへの信号入力するその経路は５０Ω系でなければ
ならない。しかしＶBEのバラツキに対する調整のための
部品を増やすことは出来る限り避けたい。そこでこの問
題を解決するための第２の実施例を図面を用いて詳しく
説明する。
【００１７】図３は第２の実施例を示す回路ブロック図
である。また図３において、先の図２と同じ構成要素に
ついては同じ符号を付してある。９は信号入力端子であ
る。図中の太線はＩＣの境界を示しており、これより右
側はＩＣ内に集積されるものである。１０Ａ、１０Ｂ、
１０ＣはＩＣピン、１１Ａ及び１２Ａは可変抵抗、１１
Ｂ及び１２Ｂは抵抗である。
である。また図３において、先の図２と同じ構成要素に
ついては同じ符号を付してある。９は信号入力端子であ
る。図中の太線はＩＣの境界を示しており、これより右
側はＩＣ内に集積されるものである。１０Ａ、１０Ｂ、
１０ＣはＩＣピン、１１Ａ及び１２Ａは可変抵抗、１１
Ｂ及び１２Ｂは抵抗である。
【００１８】動作については第１の実施例と同様に、図
３における各トランジスタＱ１〜Ｑ６において、充分な
リニア動作を行なえるように入力レベルが設定された信
号を信号入力端子９に入力することにより、信号出力端
子３Ｃには周波数がもとの２倍であり、二次歪成分の少
ない２逓倍信号が得られる。ここでトランジスタＱ１〜
Ｑ４、及びＱ５とＱ６におけるＶBEのバラツキが生じた
場合、出力には２逓倍信号と、もとの入力信号のスルー
リークがでてしまう。そこで可変抵抗１１Ａ及び１２Ａ
と抵抗１１Ｂ及び１２Ｂを用いて、トランジスタのＶBE
のバラツキを補償するよう直流バイアスにオフセットを
持たせ、スルーリークが出力しないように調整を行な
う。ここで例えば、可変抵抗１１Ａにおける最適調整点
において、図中左側でインピーダンスが１５０Ω、図中
右側でインピーダンスが３０Ωであり、また抵抗１１Ｂ
のインピーダンスが７５Ωであるならば、可変抵抗１１
Ａと抵抗１１Ｂからなる１組の調整抵抗全体としてのイ
ンピーダンスは１００Ωとなる。また同様に例えば、可
変抵抗１２Ａにおける最適調整点において、図中左側で
インピーダンスが５０Ω、図中右側でインピーダンスが
５０Ωであり、また抵抗１２Ｂのインピーダンスが７５
Ωであるならば、可変抵抗１２Ａと抵抗１２Ｂからなる
１組の調整抵抗全体としてのインピーダンスは１００Ω
となる。従って信号入力端子９より見たインピーダンス
は５０Ωに見える。このことから分かるように、可変抵
抗１１Ａと抵抗１１Ｂからなる１組の調整抵抗と、可変
抵抗１２Ａと抵抗１２Ｂからなる１組の調整抵抗は共に
５０Ω終端抵抗を兼ねている。以上述べた抵抗値はあく
まで一例である。このように設計中心値で５０Ωとなる
ように定数設計しておけば、調整の結果、抵抗値が変わ
ったとしても問題ない。その理由はＶBEのバラツキは５
ｍＶ以内であり、調整に伴う抵抗値の変化は僅かである
から、５０Ωからのずれは殆ど問題にならない。さらに
調整抵抗の値がこのように小さいために、調整中のベー
ス電流の変化による、ベース電位の変化は殆どなく、精
度の高い調整ができるという効果もある。
３における各トランジスタＱ１〜Ｑ６において、充分な
リニア動作を行なえるように入力レベルが設定された信
号を信号入力端子９に入力することにより、信号出力端
子３Ｃには周波数がもとの２倍であり、二次歪成分の少
ない２逓倍信号が得られる。ここでトランジスタＱ１〜
Ｑ４、及びＱ５とＱ６におけるＶBEのバラツキが生じた
場合、出力には２逓倍信号と、もとの入力信号のスルー
リークがでてしまう。そこで可変抵抗１１Ａ及び１２Ａ
と抵抗１１Ｂ及び１２Ｂを用いて、トランジスタのＶBE
のバラツキを補償するよう直流バイアスにオフセットを
持たせ、スルーリークが出力しないように調整を行な
う。ここで例えば、可変抵抗１１Ａにおける最適調整点
において、図中左側でインピーダンスが１５０Ω、図中
右側でインピーダンスが３０Ωであり、また抵抗１１Ｂ
のインピーダンスが７５Ωであるならば、可変抵抗１１
Ａと抵抗１１Ｂからなる１組の調整抵抗全体としてのイ
ンピーダンスは１００Ωとなる。また同様に例えば、可
変抵抗１２Ａにおける最適調整点において、図中左側で
インピーダンスが５０Ω、図中右側でインピーダンスが
５０Ωであり、また抵抗１２Ｂのインピーダンスが７５
Ωであるならば、可変抵抗１２Ａと抵抗１２Ｂからなる
１組の調整抵抗全体としてのインピーダンスは１００Ω
となる。従って信号入力端子９より見たインピーダンス
は５０Ωに見える。このことから分かるように、可変抵
抗１１Ａと抵抗１１Ｂからなる１組の調整抵抗と、可変
抵抗１２Ａと抵抗１２Ｂからなる１組の調整抵抗は共に
５０Ω終端抵抗を兼ねている。以上述べた抵抗値はあく
まで一例である。このように設計中心値で５０Ωとなる
ように定数設計しておけば、調整の結果、抵抗値が変わ
ったとしても問題ない。その理由はＶBEのバラツキは５
ｍＶ以内であり、調整に伴う抵抗値の変化は僅かである
から、５０Ωからのずれは殆ど問題にならない。さらに
調整抵抗の値がこのように小さいために、調整中のベー
ス電流の変化による、ベース電位の変化は殆どなく、精
度の高い調整ができるという効果もある。
【００１９】以上のことから、もとの入力信号のスルー
リークを抑圧するための調整抵抗と、ＩＣピンへの信号
入力経路に対する５０Ω終端抵抗を共用することによ
り、部品を増やすことなく、もとの入力信号のスルーリ
ークを抑圧するための微妙な調整を行うことができると
いう効果がある。
リークを抑圧するための調整抵抗と、ＩＣピンへの信号
入力経路に対する５０Ω終端抵抗を共用することによ
り、部品を増やすことなく、もとの入力信号のスルーリ
ークを抑圧するための微妙な調整を行うことができると
いう効果がある。
【００２０】次に図３の実施例と本質的には同じながら
も若干変更を施したものとして１つの変形例を図４に示
す。また図４において、先の図３と同じ構成要素につい
ては同じ符号を付してある。
も若干変更を施したものとして１つの変形例を図４に示
す。また図４において、先の図３と同じ構成要素につい
ては同じ符号を付してある。
【００２１】図４では、調整抵抗と５０Ω終端抵抗を兼
ねるのは、可変抵抗１１Ａと抵抗１１Ｂからなる１組し
かない。動作については第１の実施例と同様に、図４に
おける各トランジスタＱ１〜Ｑ６において、充分なリニ
ア動作を行なえるように入力レベルが設定された信号を
信号入力端子９に入力することにより、信号出力端子３
Ｃには周波数がもとの二倍であり、二次歪成分の少ない
２逓倍信号が得られる。ここでトランジスタＱ１〜Ｑ６
におけるＶBEのバラツキが生じた場合、出力には２逓倍
信号と、もとの入力信号のスルーリークがでてしまう。
そこで可変抵抗１１Ａ及び抵抗１１Ｂを用いて、トラン
ジスタのＶBEのバラツキを補償するよう直流バイアスに
オフセットを持たせ、スルーリークが出力しないように
調整を行なう。ここで例えば、可変抵抗１１Ａにおける
最適調整点において、図中左側でインピーダンスが１５
０Ω、図中右側でインピーダンスが３０Ωであり、また
抵抗１１Ｂのインピーダンスが２５Ωであるならば、可
変抵抗１１Ａと抵抗１１Ｂからなる１組の調整抵抗全体
としてのインピーダンスは５０Ωとなる。従って信号入
力端子９より見たインピーダンスは５０Ωに見える。
ねるのは、可変抵抗１１Ａと抵抗１１Ｂからなる１組し
かない。動作については第１の実施例と同様に、図４に
おける各トランジスタＱ１〜Ｑ６において、充分なリニ
ア動作を行なえるように入力レベルが設定された信号を
信号入力端子９に入力することにより、信号出力端子３
Ｃには周波数がもとの二倍であり、二次歪成分の少ない
２逓倍信号が得られる。ここでトランジスタＱ１〜Ｑ６
におけるＶBEのバラツキが生じた場合、出力には２逓倍
信号と、もとの入力信号のスルーリークがでてしまう。
そこで可変抵抗１１Ａ及び抵抗１１Ｂを用いて、トラン
ジスタのＶBEのバラツキを補償するよう直流バイアスに
オフセットを持たせ、スルーリークが出力しないように
調整を行なう。ここで例えば、可変抵抗１１Ａにおける
最適調整点において、図中左側でインピーダンスが１５
０Ω、図中右側でインピーダンスが３０Ωであり、また
抵抗１１Ｂのインピーダンスが２５Ωであるならば、可
変抵抗１１Ａと抵抗１１Ｂからなる１組の調整抵抗全体
としてのインピーダンスは５０Ωとなる。従って信号入
力端子９より見たインピーダンスは５０Ωに見える。
【００２２】以上のことから図３の実施例と同様に、も
との入力信号のスルーリークを抑圧するための調整抵抗
と、ＩＣピンへの信号入力経路に対する５０Ω終端抵抗
を共用することにより、部品を増やすことなく、もとの
入力信号のスルーリークを抑圧するための微妙な調整を
行うことが可能である。またこの場合においては図３の
例とは異なり、トランジスタＱ１〜Ｑ４におけるＶBEの
バラツキのみを調整することになる。実際にはトランジ
スタＱ５、Ｑ６における調整は行わず、エミッタ間に抵
抗のないトランジスタＱ１〜Ｑ４のみを調整すれば充分
なことが多い。この時、調整のためのＩＣピンは１つで
良く、回路構成が簡単となる効果がある。
との入力信号のスルーリークを抑圧するための調整抵抗
と、ＩＣピンへの信号入力経路に対する５０Ω終端抵抗
を共用することにより、部品を増やすことなく、もとの
入力信号のスルーリークを抑圧するための微妙な調整を
行うことが可能である。またこの場合においては図３の
例とは異なり、トランジスタＱ１〜Ｑ４におけるＶBEの
バラツキのみを調整することになる。実際にはトランジ
スタＱ５、Ｑ６における調整は行わず、エミッタ間に抵
抗のないトランジスタＱ１〜Ｑ４のみを調整すれば充分
なことが多い。この時、調整のためのＩＣピンは１つで
良く、回路構成が簡単となる効果がある。
【００２３】
【発明の効果】本発明によれば、セルラ電話機等に用い
る直交変調回路の搬送波発生回路において、送信周波数
帯の違う他のシステムでも部品共用が可能であり、さら
に部品を増やすことなく、入力信号のスルーリークを抑
圧するための微妙な調整を行うことができる。さらに
は、ＩＣに内蔵できて実装が容易となり、また９０度か
らの位相誤差の精度が良く、バラツキの少ない二つの直
交した搬送波を得られるために、直交変調回路における
変調精度の劣化が低減できるなどの効果がある。
る直交変調回路の搬送波発生回路において、送信周波数
帯の違う他のシステムでも部品共用が可能であり、さら
に部品を増やすことなく、入力信号のスルーリークを抑
圧するための微妙な調整を行うことができる。さらに
は、ＩＣに内蔵できて実装が容易となり、また９０度か
らの位相誤差の精度が良く、バラツキの少ない二つの直
交した搬送波を得られるために、直交変調回路における
変調精度の劣化が低減できるなどの効果がある。
【図１】本発明の第１の実施例を示す回路ブロック図で
ある。
ある。
【図２】本発明の第１の実施例で用いる２逓倍回路の回
路図である。
路図である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】図３の実施例の変形例を示す回路図である。
１，３Ａ，３Ｂ，９…入力端子、 ２…差動増幅器、 ３…２逓倍回路、 ３Ｃ，８Ａ，８Ｂ…出力端子、 ４…ＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）、 ５…増幅器、 ６，７…ＤタイプＦＦ（Ｆｌｉｐ Ｆｌｏｐ）回路、 １０Ａ，１０Ｂ，１０Ｃ…ＩＣピン、 １１Ａ，１２Ａ…可変抵抗、 １１Ｂ，１２Ｂ…抵抗。
Claims (3)
- 【請求項１】二つのデータで変調された直交変調信号を
生成するための、目的とする周波数で互いに９０度の位
相差を持つ二つの搬送波を発生する回路において、 目的とした周波数の搬送波信号を自乗演算して、周波数
が二倍となった２逓倍信号と直流成分とを出力するフル
バランス型のミクサ回路を使用した２逓倍回路と、 上記２逓倍回路出力のうち直流成分を除去するＨＰＦ
と、 上記ＨＰＦより得られる２逓倍信号を次段のＤタイプＦ
Ｆ回路においてトリガできるよう最適なレベルに増幅し
て出力する増幅器と、 上記増幅器の出力をタイミングクロックとして、その周
波数を１／２にカウントダウンして出力する第１のＤタ
イプＦＦ回路と、 上記第１のＤタイプＦＦ回路のＱ出力をデータとして、
そのＱ出力よりも９０度位相の遅れた同一周波数の信号
を出力する第２のＤタイプＦＦ回路から構成されたこと
を特徴とする搬送波発生回路。 - 【請求項２】上記２逓倍回路における二つの信号入力端
子の各々に対して、入力直流電位を調整するための５０
Ω終端抵抗を兼ねた調整抵抗を備えたことを特徴とする
請求項１記載の搬送波発生回路。 - 【請求項３】上記２逓倍回路における二つの信号入力端
子のうちの一方に対して、入力直流電位を調整するため
の５０Ω終端抵抗を兼ねた調整抵抗を備えたことを特徴
とする請求項１記載の搬送波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14285594A JPH088986A (ja) | 1994-06-24 | 1994-06-24 | 搬送波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14285594A JPH088986A (ja) | 1994-06-24 | 1994-06-24 | 搬送波発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088986A true JPH088986A (ja) | 1996-01-12 |
Family
ID=15325192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14285594A Pending JPH088986A (ja) | 1994-06-24 | 1994-06-24 | 搬送波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088986A (ja) |
-
1994
- 1994-06-24 JP JP14285594A patent/JPH088986A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100356004B1 (ko) | 저 잡음 길버트 승산기 셀 및 직각 위상 변조기와 그의 방법 | |
| Stetzler et al. | A 2.7-4.5 V single chip GSM transceiver RF integrated circuit | |
| KR100387249B1 (ko) | 영상제거믹서 | |
| US7116950B2 (en) | Direct-conversion transmitting circuit and integrated transmitting/receiving circuit | |
| US7088980B2 (en) | Frequency converter with nonlinear distortion cancellation | |
| JPH10335940A (ja) | 低域変換ミクサ | |
| JP2004534454A (ja) | 低漏洩局部発振器システム | |
| US9379798B2 (en) | Modulation circuit for a radio device and a method thereof | |
| JP3480492B2 (ja) | 無線受信器 | |
| JP4851458B2 (ja) | 装置、発振段、周波数選択器、システム、方法 | |
| JP2002198746A (ja) | 位相線形広帯域周波数変換 | |
| US7978789B2 (en) | Frequency shift keying modulator and applications thereof | |
| EP0798849A1 (en) | Circuit and method for correcting phase error in a multiplier circuit and quadrature generating circuit | |
| JP4809962B2 (ja) | 変調器および移動局 | |
| US20040032303A1 (en) | Oscillator transmission circuit and radio apparatus | |
| JPH088986A (ja) | 搬送波発生回路 | |
| US10594342B1 (en) | Power amplifying system and associated power amplifying method for bluetooth device | |
| KR20010023488A (ko) | 위상 시프터 네트워크와 주파수 변조 복조기 | |
| JP3115821B2 (ja) | 変調回路 | |
| JPH07250113A (ja) | 搬送波発生回路 | |
| WO2008121521A1 (en) | Phase noise compensated voltage controlled oscillator | |
| JP2001217886A (ja) | 移相器 | |
| JPH06152322A (ja) | ９０度移相回路及びこれを用いた直交変調回路 | |
| JP2002232502A (ja) | 信号生成回路 | |
| JPH10209814A (ja) | 高周波信号分配器、高周波信号合成器、直交ミクサ及び送受信機 |