JPH06152322A - ９０度移相回路及びこれを用いた直交変調回路 - Google Patents
９０度移相回路及びこれを用いた直交変調回路Info
- Publication number
- JPH06152322A JPH06152322A JP32857192A JP32857192A JPH06152322A JP H06152322 A JPH06152322 A JP H06152322A JP 32857192 A JP32857192 A JP 32857192A JP 32857192 A JP32857192 A JP 32857192A JP H06152322 A JPH06152322 A JP H06152322A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- capacitor
- phase shift
- quadrature modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 少ない素子数で回路を構成でき、かつ低消費
電力化が可能な９０度移相回路及びこれを用いた直交変
調回路を提供する。 【構成】 抵抗Ｒ1 、コンデンサＣ及び抵抗Ｒ2 からな
るＣＲ直列電流路１の両端に搬送波ｅ0 を印加し、抵抗
Ｒ1 、コンデンサＣ及び抵抗Ｒ2 の各両端に接続された
エミッタフォロワのトランジスタＱ21〜Ｑ24を介してそ
の両端電圧ｅR1，ｅC ，ｅR2を差動アンプ２，３，４で
検出し、差動アンプ２，４の各出力信号を合成して次段
の混合器１３のドライブ電流ｉ1 ，ｉ2 とし、これと９
０度の移相差を持つ差動アンプ３の出力を次段の混合器
１５のドライブ電流ｉ3 ，ｉ4 とする。
電力化が可能な９０度移相回路及びこれを用いた直交変
調回路を提供する。 【構成】 抵抗Ｒ1 、コンデンサＣ及び抵抗Ｒ2 からな
るＣＲ直列電流路１の両端に搬送波ｅ0 を印加し、抵抗
Ｒ1 、コンデンサＣ及び抵抗Ｒ2 の各両端に接続された
エミッタフォロワのトランジスタＱ21〜Ｑ24を介してそ
の両端電圧ｅR1，ｅC ，ｅR2を差動アンプ２，３，４で
検出し、差動アンプ２，４の各出力信号を合成して次段
の混合器１３のドライブ電流ｉ1 ，ｉ2 とし、これと９
０度の移相差を持つ差動アンプ３の出力を次段の混合器
１５のドライブ電流ｉ3 ，ｉ4 とする。
Description
【０００１】
【産業上の利用分野】本発明は、９０度移相回路及びこ
れを用いた直交変調回路に関し、特にアナログ方式によ
る４相ＰＳＫ(phase shift keying)変調回路に用いて好
適な９０度移相回路及びこれを用いた直交変調回路に関
する。
れを用いた直交変調回路に関し、特にアナログ方式によ
る４相ＰＳＫ(phase shift keying)変調回路に用いて好
適な９０度移相回路及びこれを用いた直交変調回路に関
する。
【０００２】
【従来の技術】直交変調回路の従来例を図５に示す。図
５において、搬送波パルスは、二乗回路５１でその周波
数が２倍にされ、バンドパスフィルタ（ＢＰＦ）５２で
高調波成分がカットされた後、２つのフリップフロップ
（Ｆ．Ｆ）５３，５４に供給される。一方のフリップフ
ロップ５３は入力パルスの立上がりでトリガされ、他方
のフリップフロップ５４は入力パルスの立下がりでトリ
ガされる構成となっている。
５において、搬送波パルスは、二乗回路５１でその周波
数が２倍にされ、バンドパスフィルタ（ＢＰＦ）５２で
高調波成分がカットされた後、２つのフリップフロップ
（Ｆ．Ｆ）５３，５４に供給される。一方のフリップフ
ロップ５３は入力パルスの立上がりでトリガされ、他方
のフリップフロップ５４は入力パルスの立下がりでトリ
ガされる構成となっている。
【０００３】これにより、フリップフロップ５３，５４
の出力として、図６に示すように、入力パルスＣの１／
２の周波数、即ち元の搬送波パルスと同一周波数でかつ
互いに９０度の位相差を有する２つの搬送波パルスＱ，
Ｑ′が導出される。２つの搬送波パルスＱ，Ｑ′は、混
合器５５，５６で変調信号Ａ，Ｂと混合される。混合器
５５，５６の各出力は加算器５７で加算され、変調出力
として導出される。
の出力として、図６に示すように、入力パルスＣの１／
２の周波数、即ち元の搬送波パルスと同一周波数でかつ
互いに９０度の位相差を有する２つの搬送波パルスＱ，
Ｑ′が導出される。２つの搬送波パルスＱ，Ｑ′は、混
合器５５，５６で変調信号Ａ，Ｂと混合される。混合器
５５，５６の各出力は加算器５７で加算され、変調出力
として導出される。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の直交変調回路では、搬送波パルスの周波数を逓
倍した後、２つのフリップフロップ５３，５４を用いて
ディジタル的に９０度の位相差を有する２つの搬送波パ
ルスＱ，Ｑ′を生成する構成となっていたので、回路素
子数が多く、その結果消費電力が大きいという問題があ
った。この直交変調回路は、例えば、ディジタル・セル
ラと称される移動体通信における携帯電話機に用いられ
るものであるため、消費電力が大きいということは、電
池の長寿命化の大きな妨げとなっていた。
た従来の直交変調回路では、搬送波パルスの周波数を逓
倍した後、２つのフリップフロップ５３，５４を用いて
ディジタル的に９０度の位相差を有する２つの搬送波パ
ルスＱ，Ｑ′を生成する構成となっていたので、回路素
子数が多く、その結果消費電力が大きいという問題があ
った。この直交変調回路は、例えば、ディジタル・セル
ラと称される移動体通信における携帯電話機に用いられ
るものであるため、消費電力が大きいということは、電
池の長寿命化の大きな妨げとなっていた。
【０００５】また、二乗回路４１を例えば掛算器を用い
て構成した場合には、ディジタル的にスイッチングが行
われるため高調波が発生することから、この高調波によ
るフリップフロップ５３，５４の誤動作を防止するため
には、二乗回路４１の後段にフィルタ４２を挿入するこ
とが不可欠であった。
て構成した場合には、ディジタル的にスイッチングが行
われるため高調波が発生することから、この高調波によ
るフリップフロップ５３，５４の誤動作を防止するため
には、二乗回路４１の後段にフィルタ４２を挿入するこ
とが不可欠であった。
【０００６】本発明は、上述した点に鑑みてなされたも
のであり、少ない素子数で回路を構成でき、かつ低消費
電力化が可能な９０度移相回路及びこれを用いた直交変
調回路を提供することを目的とする。
のであり、少ない素子数で回路を構成でき、かつ低消費
電力化が可能な９０度移相回路及びこれを用いた直交変
調回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による９０度移相
回路においては、互いに直列接続された少なくとも２つ
の第１，第２の抵抗及びコンデンサからなりかつ両端に
搬送波が印加されるＲＣ直列接続回路と、第１，第２の
抵抗の各両端電圧を検出する第１，第２の差動アンプ
と、コンデンサの両端電圧を検出する第３の差動アンプ
とを備え、第１，第２の差動アンプの各出力信号の合成
信号と第３の差動アンプの出力信号とを９０度の位相差
を有する２つの搬送波信号として導出する構成となって
いる。
回路においては、互いに直列接続された少なくとも２つ
の第１，第２の抵抗及びコンデンサからなりかつ両端に
搬送波が印加されるＲＣ直列接続回路と、第１，第２の
抵抗の各両端電圧を検出する第１，第２の差動アンプ
と、コンデンサの両端電圧を検出する第３の差動アンプ
とを備え、第１，第２の差動アンプの各出力信号の合成
信号と第３の差動アンプの出力信号とを９０度の位相差
を有する２つの搬送波信号として導出する構成となって
いる。
【０００８】また、本発明による直交変調回路において
は、上記構成の９０度移相回路を用いた直交変調回路で
あって、この９０度移相回路からの２つの搬送波信号の
一方と第１の変調信号とを混合する第１の混合器と、こ
の２つの信号の他方と第２の変調信号とを混合する第２
の混合器とを備え、第１及び第２の混合器の各出力信号
を加算して変調出力として導出する構成となっている。
は、上記構成の９０度移相回路を用いた直交変調回路で
あって、この９０度移相回路からの２つの搬送波信号の
一方と第１の変調信号とを混合する第１の混合器と、こ
の２つの信号の他方と第２の変調信号とを混合する第２
の混合器とを備え、第１及び第２の混合器の各出力信号
を加算して変調出力として導出する構成となっている。
【０００９】
【作用】少なくとも２つの第１，第２の抵抗及びコンデ
ンサによる直列接続回路の両端に搬送波を印加し、これ
ら素子の両端電圧を差動アンプで検出し、抵抗側差動ア
ンプの各出力信号の合成信号とコンデンサ側差動アンプ
の出力信号とを９０度の位相差を有する２つの搬送波信
号として導出する。これによれば、抵抗が１個の場合よ
りも分割した方が抵抗分での寄生素子の影響を低減でき
るので、位相バランスの良い２つの搬送波信号が得られ
る。また、このＣＲ移相回路を用いて直交変調回路を構
成したことで、直流バランスが良く、高周波でも安定し
た直交変調が可能となり、しかも少ない素子数で回路を
構成できるので、消費電力を低減できる。
ンサによる直列接続回路の両端に搬送波を印加し、これ
ら素子の両端電圧を差動アンプで検出し、抵抗側差動ア
ンプの各出力信号の合成信号とコンデンサ側差動アンプ
の出力信号とを９０度の位相差を有する２つの搬送波信
号として導出する。これによれば、抵抗が１個の場合よ
りも分割した方が抵抗分での寄生素子の影響を低減でき
るので、位相バランスの良い２つの搬送波信号が得られ
る。また、このＣＲ移相回路を用いて直交変調回路を構
成したことで、直流バランスが良く、高周波でも安定し
た直交変調が可能となり、しかも少ない素子数で回路を
構成できるので、消費電力を低減できる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明による９０度移相回路の一
実施例を示す回路図である。図１において、電源（Ｖc
c）ラインＬと接地間には、エミッタフォロワのトラン
ジスタＱ11，Ｑ12が電流源Ｉ1 ，Ｉ2 を介して接続され
ている。これらトランジスタＱ11，Ｑ12の各ベースは直
流電源Ｅ1 によって抵抗Ｒ11，Ｒ12を介してバイアスさ
れ、そのベース間には搬送波ｅ0 が印加されている。ト
ランジスタＱ11，Ｑ12のエミッタ間には、互いに直列接
続された抵抗Ｒ1 、コンデンサＣ及び抵抗Ｒ2 からなる
ＣＲ直列電流路１が接続されている。なお、ＣＲ直列電
流路１における抵抗の数は２つに限定されるものではな
い。
に説明する。図１は、本発明による９０度移相回路の一
実施例を示す回路図である。図１において、電源（Ｖc
c）ラインＬと接地間には、エミッタフォロワのトラン
ジスタＱ11，Ｑ12が電流源Ｉ1 ，Ｉ2 を介して接続され
ている。これらトランジスタＱ11，Ｑ12の各ベースは直
流電源Ｅ1 によって抵抗Ｒ11，Ｒ12を介してバイアスさ
れ、そのベース間には搬送波ｅ0 が印加されている。ト
ランジスタＱ11，Ｑ12のエミッタ間には、互いに直列接
続された抵抗Ｒ1 、コンデンサＣ及び抵抗Ｒ2 からなる
ＣＲ直列電流路１が接続されている。なお、ＣＲ直列電
流路１における抵抗の数は２つに限定されるものではな
い。
【００１１】このＣＲ直列電流路１において、抵抗Ｒ1
の一端、抵抗Ｒ1 の他端（コンデンサＣの一端）、コン
デンサＣの他端（抵抗Ｒ2 の一端）、抵抗Ｒ2 の他端に
は、エミッタフォロワのトランジスタＱ21〜Ｑ24の各ベ
ースが接続されている。これらトランジスタＱ21〜Ｑ24
は、バッファとしての作用をなし、各コレクタが電源ラ
インＬに接続され、また各エミッタが電流源Ｉ3 〜Ｉ6
を介して接地されている。なお、説明の都合上、トラン
ジスタＱ21〜Ｑ24についてのみ、その等価的なエミッタ
抵抗ｒe を図示している。
の一端、抵抗Ｒ1 の他端（コンデンサＣの一端）、コン
デンサＣの他端（抵抗Ｒ2 の一端）、抵抗Ｒ2 の他端に
は、エミッタフォロワのトランジスタＱ21〜Ｑ24の各ベ
ースが接続されている。これらトランジスタＱ21〜Ｑ24
は、バッファとしての作用をなし、各コレクタが電源ラ
インＬに接続され、また各エミッタが電流源Ｉ3 〜Ｉ6
を介して接地されている。なお、説明の都合上、トラン
ジスタＱ21〜Ｑ24についてのみ、その等価的なエミッタ
抵抗ｒe を図示している。
【００１２】トランジスタＱ21，Ｑ22の各エミッタには
差動トランジスタ対Ｑ1 ，Ｑ2 の各ベースが、トランジ
スタＱ22，Ｑ23の各エミッタには差動トランジスタ対Ｑ
3 ，Ｑ4 の各ベースが、トランジスタＱ23，Ｑ24の各エ
ミッタには差動トランジスタ対Ｑ5 ，Ｑ6 の各ベースが
それぞれ接続されている。差動トランジスタ対Ｑ1 ，Ｑ
2 は、各エミッタが抵抗ｒ1 ，ｒ2 を介して共通接続さ
れ、抵抗ｒ1 ，ｒ2 の共通接続点と接地間に接続された
電流源Ｉ7 とともに、抵抗Ｒ1 の両端電圧ｅR1を検出す
る差動アンプ３を構成している。
差動トランジスタ対Ｑ1 ，Ｑ2 の各ベースが、トランジ
スタＱ22，Ｑ23の各エミッタには差動トランジスタ対Ｑ
3 ，Ｑ4 の各ベースが、トランジスタＱ23，Ｑ24の各エ
ミッタには差動トランジスタ対Ｑ5 ，Ｑ6 の各ベースが
それぞれ接続されている。差動トランジスタ対Ｑ1 ，Ｑ
2 は、各エミッタが抵抗ｒ1 ，ｒ2 を介して共通接続さ
れ、抵抗ｒ1 ，ｒ2 の共通接続点と接地間に接続された
電流源Ｉ7 とともに、抵抗Ｒ1 の両端電圧ｅR1を検出す
る差動アンプ３を構成している。
【００１３】同様に、差動トランジスタ対Ｑ3 ，Ｑ
4 は、そのエミッタが抵抗ｒ3 ，ｒ4 を介して共通接続
され、抵抗ｒ3 ，ｒ4 の共通接続点と接地間に接続され
た電流源Ｉ8 とともに、コンデンサＣの両端電圧ｅC を
検出する差動アンプ３を構成している。また、差動トラ
ンジスタ対Ｑ5 ，Ｑ6 は、各エミッタが抵抗ｒ5 ，ｒ6
を介して共通接続され、抵抗ｒ5 ，ｒ6 の共通接続点と
接地間に接続された電流源Ｉ9とともに、抵抗Ｒ2 の両
端電圧ｅR2を検出する差動アンプ４を構成している。
4 は、そのエミッタが抵抗ｒ3 ，ｒ4 を介して共通接続
され、抵抗ｒ3 ，ｒ4 の共通接続点と接地間に接続され
た電流源Ｉ8 とともに、コンデンサＣの両端電圧ｅC を
検出する差動アンプ３を構成している。また、差動トラ
ンジスタ対Ｑ5 ，Ｑ6 は、各エミッタが抵抗ｒ5 ，ｒ6
を介して共通接続され、抵抗ｒ5 ，ｒ6 の共通接続点と
接地間に接続された電流源Ｉ9とともに、抵抗Ｒ2 の両
端電圧ｅR2を検出する差動アンプ４を構成している。
【００１４】差動トランジスタＱ1 ，Ｑ5 は、各コレク
タが互いに共通接続され、後述する混合器１３（図３参
照）から出力端子５を介してドライブ電流ｉ1 を吸い込
む。同様に、差動トランジスタＱ2 ，Ｑ6 は、各コレク
タが互いに共通接続され、当該混合器１３から出力端子
６を介してドライブ電流ｉ2 を吸い込む。一方、差動ト
ランジスタ対Ｑ3 ，Ｑ4 は、後述する混合器１６（図３
参照）から出力端子７，８を介してドライブ電流ｉ3 ，
ｉ4 をそれぞれ吸い込む。
タが互いに共通接続され、後述する混合器１３（図３参
照）から出力端子５を介してドライブ電流ｉ1 を吸い込
む。同様に、差動トランジスタＱ2 ，Ｑ6 は、各コレク
タが互いに共通接続され、当該混合器１３から出力端子
６を介してドライブ電流ｉ2 を吸い込む。一方、差動ト
ランジスタ対Ｑ3 ，Ｑ4 は、後述する混合器１６（図３
参照）から出力端子７，８を介してドライブ電流ｉ3 ，
ｉ4 をそれぞれ吸い込む。
【００１５】上記の構成において、搬送波ｅ0 が印加さ
れ、ＣＲ直列電流路１に電流が流れることによって、抵
抗Ｒ1 、抵抗Ｒ2 及びコンデンサＣの各両端には電圧ｅ
R1，ｅR2，ｅC が発生する。これら電圧ｅR1，ｅR2，ｅ
C は、
れ、ＣＲ直列電流路１に電流が流れることによって、抵
抗Ｒ1 、抵抗Ｒ2 及びコンデンサＣの各両端には電圧ｅ
R1，ｅR2，ｅC が発生する。これら電圧ｅR1，ｅR2，ｅ
C は、
【数１】
【数２】
【数３】 となる。
【００１６】また、ドライブ電流ｉ1 ，ｉ3 は、
【数４】
【数５】 となる。ここで、抵抗Ｒ1 ，Ｒ2 の各抵抗値を等しく設
定し、Ｒ1 ＋Ｒ2 ＝１／ωＣとすれば、ｅR1＋ｅR2≒ｅ
C が得られ、ドライブ電流ｉ1 ，ｉ3 は、互いに９０度
の位相差を有し、かつ大きさの同じ電流として導出され
る。
定し、Ｒ1 ＋Ｒ2 ＝１／ωＣとすれば、ｅR1＋ｅR2≒ｅ
C が得られ、ドライブ電流ｉ1 ，ｉ3 は、互いに９０度
の位相差を有し、かつ大きさの同じ電流として導出され
る。
【００１７】上述したように、抵抗Ｒ1 、コンデンサＣ
及び抵抗Ｒ2 からなるＣＲ直列電流路１の両端に信号ｅ
0 を印加し、抵抗Ｒ1 、コンデンサＣ及び抵抗Ｒ2 の各
両端に接続されたエミッタフォロワのトランジスタＱ21
〜Ｑ24を介してその両端電圧ｅR1，ｅC ，ｅR2を差動ア
ンプ２，３，４で検出し、差動アンプ２，４の各出力信
号を合成するようにしたことにより、バッファ（Ｑ21〜
Ｑ24）にて差動アンプ２〜４のインピーダンスによる影
響を最小限に抑えることができ、しかも抵抗が１個の場
合よりも分割した方が抵抗分での寄生素子の影響を低減
できるので、位相バランスの良いドライブ電流ｉ1 ，ｉ
2 ／ｉ3 ，ｉ4 を導出できる。
及び抵抗Ｒ2 からなるＣＲ直列電流路１の両端に信号ｅ
0 を印加し、抵抗Ｒ1 、コンデンサＣ及び抵抗Ｒ2 の各
両端に接続されたエミッタフォロワのトランジスタＱ21
〜Ｑ24を介してその両端電圧ｅR1，ｅC ，ｅR2を差動ア
ンプ２，３，４で検出し、差動アンプ２，４の各出力信
号を合成するようにしたことにより、バッファ（Ｑ21〜
Ｑ24）にて差動アンプ２〜４のインピーダンスによる影
響を最小限に抑えることができ、しかも抵抗が１個の場
合よりも分割した方が抵抗分での寄生素子の影響を低減
できるので、位相バランスの良いドライブ電流ｉ1 ，ｉ
2 ／ｉ3 ，ｉ4 を導出できる。
【００１８】しかしながら、本回路で扱う周波数が例え
ば８００ＭＨｚ程度の高調波であるため、バッファ（Ｑ
21〜Ｑ24）だけで寄生素子の影響を完全に排除すること
は困難である。そこで、図１に破線で示すように、ＣＲ
直列電流路１の両端（直列接続された抵抗Ｒ1 ，Ｒ2 の
両端）に接続されたトランジスタＱ21，Ｑ24の各エミッ
タ、又はコンデンサＣの両端に接続されたトランジスタ
Ｑ22，Ｑ23の各エミッタにコンデンサＣA 又はＣB を接
続する。
ば８００ＭＨｚ程度の高調波であるため、バッファ（Ｑ
21〜Ｑ24）だけで寄生素子の影響を完全に排除すること
は困難である。そこで、図１に破線で示すように、ＣＲ
直列電流路１の両端（直列接続された抵抗Ｒ1 ，Ｒ2 の
両端）に接続されたトランジスタＱ21，Ｑ24の各エミッ
タ、又はコンデンサＣの両端に接続されたトランジスタ
Ｑ22，Ｑ23の各エミッタにコンデンサＣA 又はＣB を接
続する。
【００１９】このように、トランジスタＱ21，Ｑ24の各
エミッタ、又はトランジスタＱ22，Ｑ23の各エミッタに
コンデンサＣA 又はＣB を接続することにより、トラン
ジスタＱ21〜Ｑ24の等価的なエミッタ抵抗ｒe とコンデ
ンサＣA 又はＣB によってフィルタが形成され、図２に
示すように、相対的に９０度の位相差を有する２つの搬
送波信号の一方の位相を遅らせることができるので、上
記寄生素子に起因する位相誤差を安定に補正することが
できる。
エミッタ、又はトランジスタＱ22，Ｑ23の各エミッタに
コンデンサＣA 又はＣB を接続することにより、トラン
ジスタＱ21〜Ｑ24の等価的なエミッタ抵抗ｒe とコンデ
ンサＣA 又はＣB によってフィルタが形成され、図２に
示すように、相対的に９０度の位相差を有する２つの搬
送波信号の一方の位相を遅らせることができるので、上
記寄生素子に起因する位相誤差を安定に補正することが
できる。
【００２０】このエミッタ抵抗ｒe とコンデンサＣA 又
はＣB による位相補正回路では、位相を遅らせる方向に
しか補正することができないが、図３に示すように、コ
ンデンサＣA を接続することにより、電圧（ｅR1＋
ｅR2）に基づく搬送波信号の位相が遅れ、これに伴い位
相差が拡大する方向に位相補正できる。また、コンデン
サＣB を接続することにより、電圧ｅC に基づく搬送波
信号の位相が遅れ、位相差が縮小する方向に位相補正で
きる。
はＣB による位相補正回路では、位相を遅らせる方向に
しか補正することができないが、図３に示すように、コ
ンデンサＣA を接続することにより、電圧（ｅR1＋
ｅR2）に基づく搬送波信号の位相が遅れ、これに伴い位
相差が拡大する方向に位相補正できる。また、コンデン
サＣB を接続することにより、電圧ｅC に基づく搬送波
信号の位相が遅れ、位相差が縮小する方向に位相補正で
きる。
【００２１】したがって、コンデンサＣA 又はＣB を接
続することにより、２つの搬送波信号の相対的な位相差
が９０度になるように±数度の範囲で位相調整を行える
ことになる。なお、図２は、コンデンサＣA ，ＣB とし
て、１ｐＦの容量のものを用いた場合を示している。ま
た、本実施例では、トランジスタＱ21，Ｑ24の各エミッ
タ、又はトランジスタＱ22，Ｑ23の各エミッタにコンデ
ンサを接続するとしたが、コンデンサ及び抵抗の直列接
続回路を接続することによっても、位相の微調整が可能
である。
続することにより、２つの搬送波信号の相対的な位相差
が９０度になるように±数度の範囲で位相調整を行える
ことになる。なお、図２は、コンデンサＣA ，ＣB とし
て、１ｐＦの容量のものを用いた場合を示している。ま
た、本実施例では、トランジスタＱ21，Ｑ24の各エミッ
タ、又はトランジスタＱ22，Ｑ23の各エミッタにコンデ
ンサを接続するとしたが、コンデンサ及び抵抗の直列接
続回路を接続することによっても、位相の微調整が可能
である。
【００２２】図４は、上記構成の９０度移相回路を用い
た本発明による直交変調回路の一実施例を示す回路図で
ある。図４において、差動トランジスタ対Ｑ31，Ｑ32及
び差動トランジスタ対Ｑ33，Ｑ34からなる掛算器１１
と、各エミッタが抵抗ｒ11，ｒ12を介して共通接続され
た差動トランジスタ対Ｑ35，Ｑ36からなる差動アンプ１
２と、抵抗ｒ11，ｒ12の共通接続点と接地間に接続され
た電流源Ｉ11とによって混合器１３が構成されている。
た本発明による直交変調回路の一実施例を示す回路図で
ある。図４において、差動トランジスタ対Ｑ31，Ｑ32及
び差動トランジスタ対Ｑ33，Ｑ34からなる掛算器１１
と、各エミッタが抵抗ｒ11，ｒ12を介して共通接続され
た差動トランジスタ対Ｑ35，Ｑ36からなる差動アンプ１
２と、抵抗ｒ11，ｒ12の共通接続点と接地間に接続され
た電流源Ｉ11とによって混合器１３が構成されている。
【００２３】この混合器１３において、差動トランジス
タＱ31とＱ34、Ｑ32とＱ33の各ベースが共通接続され、
各共通接続点が９０度移相回路１０の出力端子５，６に
接続されるとともに、トランジスタＱ37，Ｑ38のエミッ
タに接続されている。トランジスタＱ37，Ｑ38のベース
は、直流電源Ｅ2 によってバイアスされている。一方、
差動トランジスタ対Ｑ35，Ｑ36の各ベース間には、変調
信号Ｉが印加される。
タＱ31とＱ34、Ｑ32とＱ33の各ベースが共通接続され、
各共通接続点が９０度移相回路１０の出力端子５，６に
接続されるとともに、トランジスタＱ37，Ｑ38のエミッ
タに接続されている。トランジスタＱ37，Ｑ38のベース
は、直流電源Ｅ2 によってバイアスされている。一方、
差動トランジスタ対Ｑ35，Ｑ36の各ベース間には、変調
信号Ｉが印加される。
【００２４】また、差動トランジスタ対Ｑ41，Ｑ42及び
差動トランジスタ対Ｑ43，Ｑ44からなる掛算器１４と、
各エミッタが抵抗ｒ13，ｒ14を介して共通接続された差
動トランジスタ対Ｑ45，Ｑ46からなる差動アンプ１５
と、抵抗ｒ13，ｒ14の共通接続点と接地間に接続された
電流源Ｉ12とによって混合器１６が構成されている。こ
の混合器１６において、差動トランジスタＱ42とＱ43、
Ｑ41とＱ44の各ベースが共通接続され、各共通接続点が
９０度移相回路１０の出力端子７，８に接続されるとと
もに、トランジスタＱ47，Ｑ48のエミッタに接続されて
いる。トランジスタＱ47，Ｑ48のベースは、直流電源Ｅ
3 によってバイアスされている。一方、差動トランジス
タ対Ｑ45，Ｑ46の各ベース間には、変調信号Ｑが印加さ
れる。
差動トランジスタ対Ｑ43，Ｑ44からなる掛算器１４と、
各エミッタが抵抗ｒ13，ｒ14を介して共通接続された差
動トランジスタ対Ｑ45，Ｑ46からなる差動アンプ１５
と、抵抗ｒ13，ｒ14の共通接続点と接地間に接続された
電流源Ｉ12とによって混合器１６が構成されている。こ
の混合器１６において、差動トランジスタＱ42とＱ43、
Ｑ41とＱ44の各ベースが共通接続され、各共通接続点が
９０度移相回路１０の出力端子７，８に接続されるとと
もに、トランジスタＱ47，Ｑ48のエミッタに接続されて
いる。トランジスタＱ47，Ｑ48のベースは、直流電源Ｅ
3 によってバイアスされている。一方、差動トランジス
タ対Ｑ45，Ｑ46の各ベース間には、変調信号Ｑが印加さ
れる。
【００２５】掛算器１１の差動トランジスタＱ31，Ｑ33
の各コレクタと掛算器１４の差動トランジスタＱ41，Ｑ
43の各コレクタが共通接続され、各コレクタ出力は加算
されかつ抵抗Ｒ11を介して、また掛算器１１の差動トラ
ンジスタＱ32，Ｑ34の各コレクタと掛算器１４の差動ト
ランジスタＱ42，Ｑ44の各コレクタは共通接続され、各
コレクタ出力は加算されかつ抵抗Ｒ12を介してそれぞれ
変調出力として導出される。
の各コレクタと掛算器１４の差動トランジスタＱ41，Ｑ
43の各コレクタが共通接続され、各コレクタ出力は加算
されかつ抵抗Ｒ11を介して、また掛算器１１の差動トラ
ンジスタＱ32，Ｑ34の各コレクタと掛算器１４の差動ト
ランジスタＱ42，Ｑ44の各コレクタは共通接続され、各
コレクタ出力は加算されかつ抵抗Ｒ12を介してそれぞれ
変調出力として導出される。
【００２６】ところで、上記構成の直交変調回路におい
て、回路素子のバラツキ等に起因して混合器１３，１６
間にゲイン差が生ずるのは、避けられない問題である。
この混合器１３，１６間にゲイン差が存在すると、たと
え９０度移相回路１０で９０度の位相差でかつ大きさの
同じドライブ電流ｉ1 ，ｉ2 ／ｉ3 ，ｉ4 が得られたと
しても、上記ゲイン差に応じて回路内に電圧差が生じ、
その結果、周波数特性がアンバランスなものとなってし
まう。
て、回路素子のバラツキ等に起因して混合器１３，１６
間にゲイン差が生ずるのは、避けられない問題である。
この混合器１３，１６間にゲイン差が存在すると、たと
え９０度移相回路１０で９０度の位相差でかつ大きさの
同じドライブ電流ｉ1 ，ｉ2 ／ｉ3 ，ｉ4 が得られたと
しても、上記ゲイン差に応じて回路内に電圧差が生じ、
その結果、周波数特性がアンバランスなものとなってし
まう。
【００２７】そこで、例えば、ドライブ電流ｉ3 ，ｉ4
側の電流路に、各エミッタが抵抗ｒ15，ｒ16を介して共
通接続されかつ各ベースが直流電源Ｅ4 によってバイア
スされた差動トランジスタ対Ｑ51，Ｑ52と、抵抗ｒ15，
ｒ16の共通接続点と接地間に接続された電流源Ｉ13とか
らなるゲイン調整回路１７を設ける。そして、このゲイ
ン調整回路１７において、電流源Ｉ13に流れる電流を変
化させることによって混合器１６のゲイン調整を行う。
側の電流路に、各エミッタが抵抗ｒ15，ｒ16を介して共
通接続されかつ各ベースが直流電源Ｅ4 によってバイア
スされた差動トランジスタ対Ｑ51，Ｑ52と、抵抗ｒ15，
ｒ16の共通接続点と接地間に接続された電流源Ｉ13とか
らなるゲイン調整回路１７を設ける。そして、このゲイ
ン調整回路１７において、電流源Ｉ13に流れる電流を変
化させることによって混合器１６のゲイン調整を行う。
【００２８】これによれば、回路素子のバラツキ等に起
因して混合器１３，１６間にゲイン差が生じたとして
も、ゲイン調整によってゲイン差をなくすことができる
ので、バランスの良い周波数特性を得ることができる。
なお、本実施例では、ゲイン調整回路１７をドライブ電
流ｉ3 ，ｉ4 側の電流路に入れて混合器１６のゲインを
調整するとしたが、ゲイン調整回路１７をドライブ電流
ｉ1 ，ｉ2 側の電流路に入れて混合器１３のゲインを調
整するように構成することも可能であり、要は、混合器
１３，１６間のゲイン差を０にできれば良いのである。
因して混合器１３，１６間にゲイン差が生じたとして
も、ゲイン調整によってゲイン差をなくすことができる
ので、バランスの良い周波数特性を得ることができる。
なお、本実施例では、ゲイン調整回路１７をドライブ電
流ｉ3 ，ｉ4 側の電流路に入れて混合器１６のゲインを
調整するとしたが、ゲイン調整回路１７をドライブ電流
ｉ1 ，ｉ2 側の電流路に入れて混合器１３のゲインを調
整するように構成することも可能であり、要は、混合器
１３，１６間のゲイン差を０にできれば良いのである。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
少なくとも２つの第１，第２の抵抗及びコンデンサによ
る直列接続回路の両端に搬送波を印加し、これら素子の
両端電圧を差動アンプで検出し、抵抗側差動アンプの各
出力信号の合成信号とコンデンサ側差動アンプの出力信
号とを９０度の位相差を有する２つの搬送波信号として
導出するようにしたことにより、抵抗が１個の場合より
も分割した方が抵抗分での寄生素子の影響を低減できる
ので、位相バランスの良い２つの搬送波信号を得ること
ができる。
少なくとも２つの第１，第２の抵抗及びコンデンサによ
る直列接続回路の両端に搬送波を印加し、これら素子の
両端電圧を差動アンプで検出し、抵抗側差動アンプの各
出力信号の合成信号とコンデンサ側差動アンプの出力信
号とを９０度の位相差を有する２つの搬送波信号として
導出するようにしたことにより、抵抗が１個の場合より
も分割した方が抵抗分での寄生素子の影響を低減できる
ので、位相バランスの良い２つの搬送波信号を得ること
ができる。
【００３０】また、このＣＲ移相回路を用いて直交変調
回路を構成したことで、直流バランスが良く、高周波で
も安定した直交変調が可能となり、しかも少ない素子数
で回路を構成できるので、消費電力を低減できることに
なる。さらに、２つの混合器の一方のゲインを調整する
ゲイン調整回路を設けたことにより、回路素子のバラツ
キ等に起因して両混合器間にゲイン差が生じたとして
も、ゲイン調整によってバランスの良い周波数特性を得
ることができる。
回路を構成したことで、直流バランスが良く、高周波で
も安定した直交変調が可能となり、しかも少ない素子数
で回路を構成できるので、消費電力を低減できることに
なる。さらに、２つの混合器の一方のゲインを調整する
ゲイン調整回路を設けたことにより、回路素子のバラツ
キ等に起因して両混合器間にゲイン差が生じたとして
も、ゲイン調整によってバランスの良い周波数特性を得
ることができる。
【図１】本発明による９０度移相回路の一実施例を示す
回路図である。
回路図である。
【図２】位相補正による位相変化を示す周波数‐位相特
性図である。
性図である。
【図３】位相補正による位相関係を示す図である。
【図４】本発明による直交変調回路の一実施例を示す回
路図である。
路図である。
【図５】直交変調回路の従来例を示すブロック図であ
る。
る。
【図６】図５の各部の波形図である。
１ ＣＲ直列電流路 ２〜４ 差動アンプ １０ ９０度移相回路 １１，１４ 掛算器 １３，１６ 混合器 １７ ゲイン調整回路
Claims (6)
- 【請求項１】 互いに直列接続された少なくとも第１，
第２の抵抗及びコンデンサからなりかつ両端に搬送波が
印加されるＲＣ直列接続回路と、 前記第１，第２の抵抗の各両端電圧を検出する第１，第
２の差動アンプと、 前記コンデンサの両端電圧を検出する第３の差動アンプ
とを備え、 前記第１，第２の差動アンプの各出力信号の合成信号と
前記第３の差動アンプの出力信号とを９０度の位相差を
有する２つの搬送波信号として導出することを特徴とす
る９０度移相回路。 - 【請求項２】 前記第１，第２の抵抗及び前記コンデン
サの各両端に接続されたエミッタフォロワ回路を有し、 前記第１，第２及び第３の差動アンプは、前記エミッタ
フォロワ回路を介して両端電圧の検出を行うことを特徴
とする請求項１記載の９０度移相回路。 - 【請求項３】 前記第１，第２の抵抗の各両端電圧又は
前記コンデンサの両端電圧の位相を補正する位相補正回
路を有し、 前記２つの信号の相対的な位相調整を前記位相補正回路
にて行うことを特徴とする請求項１又は２記載の９０度
移相回路。 - 【請求項４】 前記第１，第２の抵抗の抵抗値が互いに
等しく設定されたことを特徴とする請求項１，２又は３
記載の９０度移相回路。 - 【請求項５】 請求項１，２，３又は４記載の９０度移
相回路を用いた直交変調回路であって、 前記９０度移相回路からの２つの搬送波信号の一方と第
１の変調信号とを混合する第１の混合器と、 前記２つの搬送波信号の他方と第２の変調信号とを混合
する第２の混合器とを備え、 前記第１及び第２の混合器の各出力信号を加算して変調
出力として導出することを特徴とする直交変調回路。 - 【請求項６】 前記第１又は前記第２の混合器のゲイン
を調整するゲイン調整回路を有することを特徴とする請
求項５記載の直交変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32857192A JP3154147B2 (ja) | 1992-11-13 | 1992-11-13 | ９０度移相回路及びこれを用いた直交変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32857192A JP3154147B2 (ja) | 1992-11-13 | 1992-11-13 | ９０度移相回路及びこれを用いた直交変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152322A true JPH06152322A (ja) | 1994-05-31 |
| JP3154147B2 JP3154147B2 (ja) | 2001-04-09 |
Family
ID=18211765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32857192A Expired - Fee Related JP3154147B2 (ja) | 1992-11-13 | 1992-11-13 | ９０度移相回路及びこれを用いた直交変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154147B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358560A (ja) * | 2000-06-15 | 2001-12-26 | Fujitsu Ltd | 位相シフタ回路のゲイン切替方法、位相シフタ回路の制御回路及び位相シフタ回路 |
| US8477896B2 (en) | 2011-01-05 | 2013-07-02 | International Business Machines Corporation | Structure for window comparator circuit for clock data recovery from bipolar RZ data |
-
1992
- 1992-11-13 JP JP32857192A patent/JP3154147B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358560A (ja) * | 2000-06-15 | 2001-12-26 | Fujitsu Ltd | 位相シフタ回路のゲイン切替方法、位相シフタ回路の制御回路及び位相シフタ回路 |
| US8477896B2 (en) | 2011-01-05 | 2013-07-02 | International Business Machines Corporation | Structure for window comparator circuit for clock data recovery from bipolar RZ data |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3154147B2 (ja) | 2001-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1829202B1 (en) | Direct conversion device with compensation means for a transmission path of a wireless communication equipment | |
| US5942935A (en) | Filter circuit | |
| KR100297243B1 (ko) | 믹서회로를위한보정회로,보정회로를이용한더블슈퍼헤테로다인수신기,보정회로를이용한주파수스펙트럼변환회로 | |
| US20060208820A1 (en) | Quadrature modulator and calibration method | |
| EP0707379A1 (en) | Tunable quadrature phase shifter | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| EP0507919B1 (en) | Controlled slew rate amplifier | |
| US6417712B1 (en) | Phase shifter using sine and cosine weighting functions | |
| US5650749A (en) | FM demodulator using injection locked oscillator having tuning feedback and linearizing feedback | |
| US6771945B1 (en) | Dynamic DC balancing of a direct conversion receiver and method | |
| US5414383A (en) | Four quadrant multiplier circuit and a receiver including such a circuit | |
| KR100382864B1 (ko) | 개선된 90°이상기 | |
| US6815993B1 (en) | π/2 phase shifter | |
| GB2208340A (en) | Oscillator or phase shift network employing gyrator | |
| US20070190959A1 (en) | Apparatus and method for frequency conversion with minimized intermodulation distortion | |
| JP3154147B2 (ja) | ９０度移相回路及びこれを用いた直交変調回路 | |
| KR850000315B1 (ko) | 위상보상 제어발진기 | |
| JPS6230521B2 (ja) | ||
| JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| JP2003283253A (ja) | Ｉｑ変復調回路 | |
| JP3492964B2 (ja) | 移相器及びそれを用いた復調器 | |
| JP3050185B2 (ja) | アナログ乗算回路 | |
| JPH08256187A (ja) | 直交変調器 | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| JP4075127B2 (ja) | 位相シフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |