JPH0888727A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】画像読み取り装置において、マトリクス駆動に
よって駆動ゲート数を減少させながら、入力配線と入力
用抵抗によるノイズを低減する。 【構成】基板上に配設された光電変換素子と、当該光電
変換素子に並設されて所定の配列方向に延設される、第
１および第２の印加手段からの第１および第２の入力配
線との間に、当該第１および第２の入力配線から光電変
換素子に向かって屈曲部で一方向に折り返しながら延び
る第１および第２の抵抗Ｒｄ及びＲｅを対向位置に配設
するとともに、当該第１および第２の抵抗における折り
返し方向を、少なくとも第２の入力配線Ｅ（１−Ｘ）の
延設方向と同一方向とし、かつ第１および第２の抵抗の
パターンを、対向位置の中心線Ｊに対して線対称とし
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像読み取り装置に関
し、さらに詳しくは、ファクシミリ、イメージスキャ
ナ、デジタル複写機、電子黒板などの原稿上の画像を時
系列的に読み取る装置に関するものである。

【０００２】

【従来の技術】近年、ファクシミリなどの原稿読み取り
部には、電荷結合素子（charge coupled device;ＣＣ
Ｄ）を用いた縮小光学系の画像読み取り装置に代わっ
て、一般に密着型イメージセンサと呼ばれる画像読み取
り装置が使用されている。この画像読み取り装置は、ガ
ラス基板上にアモルファスシリコンa-Siなどの薄膜半導
体から成る光電変換素子が一次元状に複数形成されたも
ので、原稿上の画像を等倍で読み取ることができる。光
電変換素子には通常フォトダイオードが用いられるが、
フォトダイオードに生じる光電流は極めて微弱であるた
め、この光電流をフォトダイオードの接合容量に一端蓄
積させてから検出する電荷蓄積法が広く採用されてい
る。

【０００３】そして、本発明者らは一次元の画像読み取
り装置において、光電変換素子を駆動する駆動ゲート数
を減少させ、効率の良い安価な画像読み取り装置を提供
することを目的として鋭意研究を重ねた結果、駆動側の
ゲート数を極めて少なく構成することのできる発明を想
到し、特願平５−２５７７９２号にそれを開示した。こ
の画像読み取り装置は駆動側をマトリクス構成としたも
のであり、全体回路図は図８に示すような構成となって
いる。図は絶縁基板上で一次元に配列された複数の光電
変換素子５０…に駆動電圧が印加されて当該光電変換素
子５０…の電気信号が読み出される画像読み取り装置で
あって、前記光電変換素子５０…をｍ個毎にｎ個の第１
ブロックＢ_1.Ｂ_2.…Ｂ _n に区分し、さらに当該ｎ個の第
１ブロックＢ_1.Ｂ_2.…Ｂ_n をｘ個毎にｙ個の第２ブロッ
クＣ_1.Ｃ_2.…Ｃ_y に分割し、一つの第２ブロックＣ_(y)
内におけるｘ個の第１ブロックＢ_1.Ｂ_2.…Ｂ_x を１単位
として順次第１の駆動電圧を印加するｙ個の第１の印加
手段Ｄ_1.Ｄ_2.…Ｄ_y と、各第２ブロックＣ_1.Ｃ_2.…Ｃ_y
間で一定の位置関係にあるｘ個の第１ブロックＢ_1.Ｂ_2.
…Ｂ_x を１単位として順次第２の駆動電圧を印加するｘ
個の第２の印加手段Ｅ_1.Ｅ_2.…Ｅ_x とによってマトリッ
クスを構成したものである。そして第１の印加手段Ｄ_1.
Ｄ_2.…Ｄ_y から延びる第１の入力配線Ｄ_(1-y) と、第２
の印加手段Ｅ_1.Ｅ_2.…Ｅ_x から延びる第２の入力配線Ｅ
_(1-x) とから、第１および第２の抵抗Ｒｄ，Ｒｅを介し
て第１の印加手段Ｄ_1.Ｄ_2.…Ｄ_y からの第１の駆動電圧
と、第２の印加手段Ｅ_1.Ｅ_2.…Ｅ_x からの第２の駆動電
圧とが同時に印加された第１ブロックＢ_1.Ｂ_2.…Ｂ_n 内
のフォトダイオード５２が駆動され、信号が読み出され
るようになっている。そしてフォトダイオード５２には
蓄積中の電荷を保持させるため、ブロッキングダイオー
ド５４が接続されている。

【０００４】

【発明が解決しようとする課題】そして上述した特願平
５−２５７７９２号記載の画像読み取り装置は、続く図
９のタイミングチャートによって駆動される。図示する
ように、第１の印加手段Ｄ_1.Ｄ_2.…Ｄ_y から第１の駆動
電圧Ｖ_D1. Ｖ_D2. …Ｖ_Dyが供給されている間に、第２の
印加手段Ｅ_1.Ｅ_2.…Ｅ_x から第２の駆動電圧Ｖ_E1. Ｖ
_E2. …Ｖ_Exを順番に印加し、２つの印加電圧が同時に印
加されたフォトダイオード５２から信号が順次読み出さ
れる。しかしながらこのような画像読み取り装置にあっ
ては、絶縁基板上に光電変換素子のみならず多くの配線
や抵抗パターンが配設されるので、これら配線等に起因
するノイズが問題となっていた。ここで第１および第２
の入力配線Ｄ_(1-y) ，Ｅ_(1-x) と、第１および第２の抵
抗Ｒｄ，Ｒｅとの位置関係を図１０に基づいて模式的に
説明する。

【０００５】本図は図８に基づいたものであり、基板上
に配列された光電変換素子と、光電変換素子に対して第
１および第２の駆動電圧を与える第１および第２の入力
配線Ｄ_(1-y) ，Ｅ_(1-x) との間を、第１および第２の抵
抗Ｒｄ，Ｒｅで接続した等価回路を表している。仮にい
ま第１ブロックＢ_(m) が属する第２ブロックＣ_(n) が非
選択（第１の駆動電圧が入力配線Ｄ_(y) に印加されてい
ない場合）で、その隣の第１ブロックＢ_(m+1) が属する
第２ブロックＣ_(n+1) が選択されているとすると、第２
の印加手段Ｅ_(m+1) からの第２の駆動電圧に基づく電流
が、非選択時にある第１ブロックＢ_(m) の第１および第
２の抵抗Ｒｄ，Ｒｅの近傍を通過することになる。ここ
で非選択時には第１および第２の駆動電圧の入力側、す
なわち第１および第２の抵抗Ｒｄ，Ｒｅと第１および第
２の入力配線Ｄ_(1-y) ，Ｅ_(1-x)との接続点が接地電位
であるので、図中矢印方向に流れる電流ｉ_(m+1) が発生
してしまう。このような電流により第１および第２の抵
抗Ｒｄ，Ｒｅに電圧が発生し、この電圧がノイズとなっ
て観測されることになる。

【０００６】また、第１ブロックＢ_(m) が属する第２ブ
ロックＣ_(n) が非選択で、かつ第２の印加手段Ｅ_(m) か
ら第２の駆動電圧が印加される場合には、第１の印加手
段Ｄ _(n) 側が接地電位となっているため、第２の駆動電
圧に基づく電流ｉ_(m) が第１および第２の抵抗Ｒｄ，Ｒ
ｅに渡って流れ、対向して設けられる第１および第２の
抵抗Ｒｄ，Ｒｅ間で誘導し合うことでノイズとなって観
測される。

【０００７】

【課題を解決するための手段】本発明者らはこのような
ノイズに対して、第１および第２の入力配線Ｄ_(1-y)，
Ｅ_(1-x) と、第１および第２の抵抗Ｒｄ，Ｒｅとの位置
関係、並びに第１および第２の抵抗Ｒｄ，Ｒｅのパター
ンに着目し、このノイズを低減できる本発明を完成し
た。このような本発明は、複数の光電変換素子が基板上
に配設された画像読み取り装置において、配設された光
電変換素子を所定個数毎のブロックに分割し、当該分割
されたブロックを一単位として第１の駆動電圧を印加す
る第１の印加手段と、第１の印加手段に対してマトリッ
クスを構成し、前記ブロックのそれぞれから選択された
複数の光電変換素子に対して第２の駆動電圧を印加する
第２の印加手段が設けられるとともに、第１および第２
の駆動電圧がそれぞれ第１および第２の抵抗を介して光
電変換素子に印加される回路構成を有し、当該第１およ
び第２の駆動電圧が同時に印加された時に光電変換素子
が駆動される画像読み取り装置であって、基板上に配設
された光電変換素子と、当該光電変換素子に並設されて
所定の配列方向に延設される、第１および第２の印加手
段からの第１および第２の入力配線との間に、当該第１
および第２の入力配線から光電変換素子に向かって屈曲
部で一方向に折り返しながら延びる第１および第２の抵
抗を対向位置に配設するとともに、当該第１および第２
の抵抗における折り返し方向を、少なくとも第２の入力
配線の延設方向と同一方向とし、かつ第１および第２の
抵抗のパターンを、対向位置の中心線に対して線対称と
したことを特徴とする画像読み取り装置である。

【０００８】

【作用】上記構成の画像読み取り装置において、基板上
に配設された光電変換素子と、当該光電変換素子に並設
されて所定の配列方向に延設される、第１および第２の
印加手段からの第１および第２の入力配線との間に、当
該第１および第２の入力配線から光電変換素子に向かっ
て屈曲部で一方向に折り返しながら延びる第１および第
２の抵抗を対向位置に配設する構成は、例えば基板上で
一方向に配列した光電変換素子に対して、所定の間隔を
おいてかつ光電変換素子の配列方向と同一方向で第１お
よび第２の入力配線を配設し、光電変換素子と第１およ
び第２の入力配線に第１および第２の抵抗を接続する際
に、抵抗のパターンをジグザグなパターンで形成する構
成である。そしてこのような構成にあって、先ず当該第
１および第２の抵抗における折り返し方向、すなわちジ
グザグパターンの往復方向を、少なくとも第２の入力配
線の延設方向と同一方向とすると、入力配線に流れる電
流によって抵抗パターンに誘導される電流が、ジグザグ
パターンのうち入力配線寄りの一本目（１ターン目）に
現れる。ここで第２の入力配線側が接地電位となってい
るので、誘導された電流はこの入力配線に向かって流れ
ることになる。ここで上述したパターン構成とすると、
第１および第２の抵抗の全体抵抗と、ジグザグパターン
のうち第２の入力配線寄りの一本目の抵抗との比率でき
まる電圧が発生する。この第１および第２の抵抗におけ
る抵抗値は所定の値に設定されるので、ジグザグパター
ンの折り返し回数を多くするほど、この電流が発生する
ジグザグパターンの第２の入力配線寄りの一本目の抵抗
値が小さくなり、発生する電圧もそれに応じて小さくな
る。また、第１および第２の抵抗のパターンを、対向位
置の中心線に対して線対称とすると、例えば第１の印加
手段が非選択時にあっては、対向した第１および第２の
抵抗に流れる第２の駆動電圧に基づく電流の方向が逆と
なって良好に打ち消し合うことになる。

【０００９】

【実施例】以下、本発明の詳細を具体的実施例に基づき
説明する。先ず図１には、本発明の画像読み取り装置１
の全体回路例を概略図として示しているが、図例のもの
は前述の本発明者らが特願平５−２５７７９２号として
開示した画像読み取り装置であり、絶縁基板上で一次元
に配設された複数の光電変換素子３…に駆動電圧が印加
されて当該光電変換素子３…の電気信号が読み出される
画像読み取り装置であって、前記光電変換素子３…をｍ
個毎にｎ個の第１ブロックＢ_1.Ｂ_2.…Ｂ_n に区分し、さ
らに当該ｎ個の第１ブロックＢ_1.Ｂ_2.…Ｂ_n をｘ個毎に
ｙ個の第２ブロックＣ_1.Ｃ_2.…Ｃ_y に分割し、一つの第
２ブロックＣ_(y) 内におけるｘ個の第１ブロックＢ_1.Ｂ
_2.…Ｂ_x を１単位として順次第１の駆動電圧を印加する
ｙ個の第１の印加手段Ｄ_1.Ｄ_2.…Ｄ_y と、各第２ブロッ
クＣ_1.Ｃ_2.…Ｃ_y 間で一定の位置関係にあるｘ個の第１
ブロックＢ_1.Ｂ_2.…Ｂ_x を１単位として順次第２の駆動
電圧を印加するｘ個の第２の印加手段Ｅ_1.Ｅ_2.…Ｅ_x と
によってマトリックスを構成したものである。

【００１０】すなわち、第１の駆動電圧と第２の駆動電
圧とが、抵抗Ｒｄ，Ｒｅを介して同時に第１ブロックＢ
_1.Ｂ_2.…Ｂ_n に印加された時、当該第１ブロックＢ_1.Ｂ
_2.…Ｂ_n 内のｍ個の光電変換素子３…が単位に駆動され
ることになる。そして、第１の印加手段Ｄ_1.Ｄ_2.…Ｄ_y
と、第２の印加手段Ｅ_1.Ｅ_2.…Ｅ_x を入力とする一方、
光電変換素子３…の出力側極を出力とする論理積回路５
を構成している。ここでは論理積回路５として、抵抗Ｒ
ｄ，Ｒｅによる加算回路に光電変換素子３を接続してい
る。本例におけるこの光電変換素子３は、図示するよう
にフォトダイオード７とブロッキングダイオード９とを
逆極性に直列接続したものである。そしてフォトダイオ
ード７の各アノード端子は各第１ブロックＢ_1.Ｂ_2.…Ｂ
_n 間で相対的に同一位置にあるもの同士が、共通するマ
トリックス配線１１に接続されている。なお、これらマ
トリックス配線１１の出力端子には、通常、電流増幅回
路、積分回路、サンプルホールド回路、マルチプレクサ
回路などが接続され、各フォトダイオード７に流れる電
流Ｉ_1.Ｉ_2.…Ｉ_m を時間積分してシリアルに出力される
ようになっている。

【００１１】ここで上記構成は、第１の印加手段Ｄ_1.Ｄ
_2.…Ｄ_y と第２の印加手段Ｅ_1.Ｅ_2.…Ｅ_x から共に駆動
電圧が入力されたときのみフォトダイオード７から信号
が読み出される構成であるので、ここで言う論理積回路
５とは、第１の印加手段Ｄ_1.Ｄ_2.…Ｄ_y と第２の印加手
段Ｅ_1.Ｅ_2.…Ｅ_x が共に「ＯＮ」の時にのみフォトダイ
オード７が「ＯＮ」になるということを意味するもので
ある。従って、上述のように２つの抵抗Ｒｄ，Ｒｅの電
圧が加算、すなわち第１の印加手段Ｄ_1.Ｄ_2.…Ｄ_y と第
２の印加手段Ｅ_1.Ｅ_2.…Ｅ_x の両方に電圧が印加された
時にのみ閾値電圧に達し、結果フォトダイオード７が駆
動される構成もこれに含むものである。すなわち、フォ
トダイオード７には第１の印加手段Ｄ_1.Ｄ_2.…Ｄ_y と第
２の印加手段Ｅ_1.Ｅ_2.…Ｅ_x の両方の加算電圧が印加さ
れるので、加算回路として表現している。

【００１２】そして、図１の枠囲いＡで示した一つの第
１ブロックＢ_(n) の部分における基板上の回路パターン
を図２に表している。図例のものは、基板上に配設され
た光電変換素子３…と、当該光電変換素子３…に並設さ
れて所定の配列方向（ここでは光電変換素子３…の配列
方向）に延設される、第１および第２の印加手段Ｄ_1.Ｄ
_2.…Ｄ_y ，Ｅ_1.Ｅ_2.…Ｅ_x からの第１および第２の入力
配線Ｄ_(1-y) ，Ｅ_{(1-x )} との間に、当該第１および第２
の入力配線Ｄ_(1-y) ，Ｅ_(1-x) から光電変換素子３…に
向かって屈曲部Ｆで一方向（矢印Ｇ方向）に折り返しな
がら延びる第１および第２の抵抗Ｒｄ，Ｒｅを対向位置
に配設するとともに、当該第１および第２の抵抗Ｒｄ，
Ｒｅにおける折り返し方向（矢印Ｇ方向）を、少なくと
も第２の入力配線Ｅ_(1-x) の延設方向（矢印Ｈ方向）と
同一方向とし、かつ第１および第２の抵抗Ｒｄ，Ｒｅの
パターンを、対向位置の中心線Ｊに対して線対称とした
ものである。すなわち、基板上で一方向に配列した光電
変換素子３…に対して所定の間隔をおいて、かつ図例で
は光電変換素子３…の配列方向と同一方向で第１および
第２の入力配線Ｄ_(1-y) ，Ｅ_(1-x) を配設し、光電変換
素子３…と第１および第２の入力配線Ｄ_(1-y) ，Ｅ
_(1-x) との間に第１および第２の抵抗Ｒｄ，Ｒｅを接続
する際に、抵抗Ｒｄ，Ｒｅのパターンを複数の屈曲部を
有するジグザグなパターンで形成したものである。ここ
で図示するように、フォトダイオード７とブロッキング
ダイオード９は接続線１３で接続され、フォトダイオー
ド７とブロッキングダイオード９よりなる計８個の光電
変換素子３…が入力側共通配線１５で接続されて一つの
第１ブロックＢ_(n) を構成し、個々の光電変換素子３…
からの出力がマトリックス配線１１を介して信号処理回
路に入力されるようになっている。また交差する各線間
には層間絶縁膜が介装され、各接続点においては、コン
タクトホール１７によって接続されている。

【００１３】そしてこのような構成にあって、先ず当該
第１および第２の抵抗Ｒｄ，Ｒｅにおける折り返し方向
（矢印Ｇ方向）、すなわちジグザグパターンの往復方向
を、第１および第２の入力配線Ｄ_(1-y) ，Ｅ_(1-x) の延
設方向（矢印Ｈ方向）と同一方向にすると、ここでは主
に第２の入力配線Ｅ_(1-x) に流れる電流によって抵抗Ｒ
ｄ，Ｒｅのパターンに誘導される電流が、ジグザグパタ
ーンのうち入力配線Ｅ _(1-x) 寄りの一本目（１ターン
目）Ｒｄ１，Ｒｅ１に現れる。ここで入力配線
Ｄ _(1-y) ，Ｅ_(1-x) 側は接地電位となっているので、誘
導された電流はこの入力配線Ｄ_(1-y) ，Ｅ_(1-x) に向か
って流れることになる。すなわち、抵抗Ｒｄには第１の
抵抗Ｒｄの全体抵抗と、ジグザグパターンのうち入力配
線Ｅ_(1-x) 寄りの一本目の抵抗との比率できまる電圧
が、また抵抗Ｒｅには第２の抵抗Ｒｅの全体抵抗と、ジ
グザグパターンのうち入力配線Ｅ_(1-x) 寄りの一本目の
抵抗との比率できまる電圧がそれぞれ発生する。この第
１および第２の抵抗Ｒｄ，Ｒｅにおける抵抗値は所定の
値に設定されるので、ジグザグパターンの折り返し回数
を多くするほど、この電流が発生するジグザグパターン
の入力配線Ｅ_(1-x) 寄りの一本目の抵抗値が小さくな
り、発生する電圧もそれに応じて小さくなる。これを続
く図３を用いて説明する。

【００１４】続いて図３には、上記図２に示した一つの
第１ブロックＢ_(n) に対応する抵抗Ｒｄ，Ｒｅと入力配
線Ｄ_(1-y) ，Ｅ_(1-x) の位置関係を、説明のための等価
的表現を用いて表したものである。前記図２に示した抵
抗Ｒｄ，Ｒｅは、それぞれＲｄ（Ｒｅ）１〜Ｒｄ（Ｒ
ｅ）１５までの１５本のジグザグパターンとなってお
り、これは本図に示すように１５本の単位抵抗Ｒｕが直
列に接続されていることと等価である。そして抵抗Ｒ
ｄ，Ｒｅと入力配線Ｄ_(1-y) ，Ｅ_(1-x) との接続点は接
地電位とみなされるので、図２のパターンにおけるジグ
ザグパターンのうち、入力配線Ｅ_(1-x) 寄りの一本目
（１ターン目）であるＲｄ１，Ｒｅ１に発生する電流ｉ
_(Re)，ｉ_(Rd)によって発生する電圧Ｖ_(Re)，Ｖ_(Rd)は、
上記単位抵抗Ｒｕの抵抗をそれぞれ同じＲ（Ω）とする
と、 Ｖ_(Re)＝ｉ_(Re)×Ｒ Ｖ_(Rd)＝ｉ_(Rd)×Ｒ となる。従って、第１および第２の抵抗Ｒｄ，Ｒｅにお
ける抵抗値は所定の値に設定されているので、ジグザグ
に折り返しているターン数が多くなるほど上記単位抵抗
の抵抗値Ｒは小さくなり、電流ｉ_(Re)，ｉ_(Rd)によって
もたらされる電圧ノイズレベルは低くなる。

【００１５】また、図２で示した回路パターンのように
第１および第２の抵抗Ｒｄ，Ｒｅのパターンを、対向位
置の中心線Ｊに対して線対称とすると、例えば第１の印
加手段Ｄ_1.Ｄ_2.…Ｄ_y が非選択時にあっては、対向した
第１および第２の抵抗Ｒｄ，Ｒｅに流れる電流の方向が
逆となって良好に打ち消し合うことになる。

【００１６】これを続く図４を用いて説明する。図のよ
うに２つの抵抗Ｒｄ，Ｒｅは中心線Ｊに対して線対称と
なっており、Ｒｄ，Ｒｅそれぞれの屈曲部が向かい合う
パターンとなっている。そして互いに向かい合う屈曲部
において抵抗Ｒｄ（Ｒｅ）に流れる電流が、相手側の抵
抗（Ｒｄ）Ｒｅに対して影響を及ぼすことになる。しか
しながら図のように２つの抵抗Ｒｄ，Ｒｅが中心線Ｊに
対して線対称となっていると、向かい合う屈曲部におい
て抵抗Ｒｄ，Ｒｅに流れる電流はそれぞれ図中の矢印で
示しているように反対方向となる。従って、これら２つ
の電流は互いに打ち消し合うことになり、ノイズが発生
することは無いのである。

【００１７】ここで、このような本発明の効果をより理
解し易くするため、ノイズが発生し易いパターンを例に
挙げてさらに詳しく説明する。図５は、画像読み取り装
置に採用され得るパターン例であって、図２に示した部
分の回路パターン例を表している。本例では図示するよ
うに第１および第２の抵抗Ｒｄ，Ｒｅにおける折り返し
方向（矢印Ｋ方向）、すなわちジグザグパターンの往復
方向を、第１および第２の入力配線Ｄ_(1-y) ，Ｅ_(1-x)
の延設方向（矢印Ｌ方向）に対して直交方向とした例で
ある。このようなパターンでは、例えば第２の入力配線
Ｅ_(1-x) 流れる電流によって、各屈曲部において電流が
発生するので、電流が高インピーダンス部を流れるため
に大きな電圧ノイズが発生することになる。これを続く
図６の説明用の等価回路によって説明する。前記図５に
示した抵抗Ｒｄ，Ｒｅには、第２の入力配線Ｅ_(1-x) 側
にそれぞれ８個の屈曲部が存在し、図６に示すように各
屈曲部において電流ｉ_(Re)，ｉ_(Rd)が発生する。そして
この電流ｉ_(Re)，ｉ_(Rd)は接地電位にある第１および第
２の入力配線Ｄ_(1-y) ，Ｅ_(1-x) に向かって流れるの
で、その間のインピータンスは高くなって大きな電圧ノ
イズが発生してしまうことになる。また仮に、第１およ
び第２の抵抗Ｒｄ，Ｒｅにおける折り返し方向、すなわ
ち上述のジグザグパターンの往復方向を、第１および第
２の入力配線Ｄ_(1-y) ，Ｅ _(1-x) の延設方向と同一方向
にしたとしても、図７に示しているように２つの抵抗Ｒ
ｄ，Ｒｅが中心線Ｊに対して線対称にならない場合に
は、図２や図３のように屈曲部同士が向かい合わないの
で、電流を互いに打ち消し合うことなく大きな電圧ノイ
ズの発生を招いてしまうことになる。

【００１８】

【発明の効果】以上説明したように、本発明によれば上
記作用の項で説明したところにより、以下の優れた効果
が得られる。すなわち上述したように、本発明のパター
ン構成では先ず第１および第２の抵抗における折り返し
方向、すなわちジグザグパターンの往復方向を、少なく
とも第２の入力配線の延設方向と同一方向とすると、入
力配線に流れる電流によって抵抗パターンに誘導される
電流がジグザグパターンのうち入力配線寄りの一本目
（１ターン目）に現れることから、接地電位となってい
る入力配線側に向かって流れる。そしてこれによって発
生する電圧はジグザグパターンのうち入力配線寄りの一
本目の抵抗によって決まるので、電流の流路が極めて低
インピーダンスの部分となることから発生する電圧ノイ
ズを低減させることができる。またこの第１および第２
の抵抗における抵抗値は所定の値に設定されるので、ジ
グザグパターンの折り返し回数を多くするほど、この電
流が発生するジグザグパターンの入力配線寄りの一本目
の抵抗値を小さくすることができ、発生する電圧をそれ
に応じて極めて小さくすることができる。また第１およ
び第２の抵抗のパターンを、対向位置の中心線に対して
線対称とすると、例えば第１の印加手段が非選択時にあ
っては、対向した第１および第２の抵抗に流れる第２の
駆動電圧に基づく電流の方向が逆となって良好に打ち消
し合うことになるので、上記のノイズに加えてこの部分
で発生する電圧ノイズも低減することができる。このよ
うに本発明においては、第１および第２の印加手段から
の第１および第２の入力配線と、光電変換素子への２つ
の抵抗のパターンの配置を工夫することによって、回路
間に誘導される電流によってもたらされる電圧ノイズを
大幅に低減することができる。そして本発明の考え方に
基づく構成は、画像読み取り装置のみならず他の電子機
器にも広く応用可能である。

【図面の簡単な説明】

【図１】本発明の画像読み取り装置の全体回路例を表す
概略説明図

【図２】図１で示した一つの第１ブロック部分における
基板上の回路パターン例を表す要部説明図

【図３】図２の等価回路を表す説明図

【図４】図２の抵抗に流れる電流を表す説明図

【図５】ノイズが増大する回路パターン例を表す説明図

【図６】図５の等価回路を表す説明図

【図７】２つの抵抗が線対称とならない場合の電流を表
す説明図

【図８】本発明者らによって開示された画像読み取り装
置の全体回路例を表す概略説明図

【図９】図８の画像読み取り装置を駆動する際のタイミ
ングチャートの一例を表す説明図

【図１０】抵抗部分に電流が発生する原因を説明するた
めの概略図

【符号の説明】

３，５０ 光電変換素子 ５ 論理積回路 ７，５２ フォトダイオード ９，５４ ブロッキングダイオード １１ マトリックス配線 １３ 接続線 １５ 入力側共通配線 １７ コンタクトホール Ｄ_1.Ｄ_2.…Ｄ_y 第１の印加手段 Ｅ_1.Ｅ_2.…Ｅ_x 第２の印加手段 Ｂ_1.Ｂ_2.…Ｂ_n 第１ブロック Ｃ_1.Ｃ_2.…Ｃ_y 第２ブロック Ｄ_(1-y) 第１の入力配線 Ｅ_(1-x) 第２の入力配線 Ｒｄ，Ｒｅ 抵抗 Ｒｕ 単位抵抗

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の光電変換素子が基板上に配設された
   画像読み取り装置において、 配設された光電変換素子を所定個数毎のブロックに分割
   し、当該分割されたブロックを一単位として第１の駆動
   電圧を印加する第１の印加手段と、第１の印加手段に対
   してマトリックスを構成し、前記ブロックのそれぞれか
   ら選択された複数の光電変換素子に対して第２の駆動電
   圧を印加する第２の印加手段が設けられるとともに、第
   １および第２の駆動電圧がそれぞれ第１および第２の抵
   抗を介して光電変換素子に印加される回路構成を有し、
   当該第１および第２の駆動電圧が同時に印加された時に
   光電変換素子が駆動される画像読み取り装置であって、 基板上に配設された光電変換素子と、当該光電変換素子
   に並設されて所定の配列方向に延設される、第１および
   第２の印加手段からの第１および第２の入力配線との間
   に、当該第１および第２の入力配線から光電変換素子に
   向かって屈曲部で一方向に折り返しながら延びる第１お
   よび第２の抵抗を対向位置に配設するとともに、当該第
   １および第２の抵抗における折り返し方向を、少なくと
   も第２の入力配線の延設方向と同一方向とし、かつ第１
   および第２の抵抗のパターンを、対向位置の中心線に対
   して線対称としたことを特徴とする画像読み取り装置。